CN109542478A - 一种更新SPI Flash内FPGA程序的系统及方法 - Google Patents
一种更新SPI Flash内FPGA程序的系统及方法 Download PDFInfo
- Publication number
- CN109542478A CN109542478A CN201811331485.7A CN201811331485A CN109542478A CN 109542478 A CN109542478 A CN 109542478A CN 201811331485 A CN201811331485 A CN 201811331485A CN 109542478 A CN109542478 A CN 109542478A
- Authority
- CN
- China
- Prior art keywords
- flash
- fpga
- program
- spi
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种更新SPI Flash内FPGA程序的系统及方法，所述系统包括上位机、FPGA模块、SPI Flash配置芯片，上位机与FPGA模块之间通过PCI/PCIe总线连接，进行数据交互，上位机软件通过PCI/PCIe总线将FPGA程序传至FPGA模块，所述FPGA模块内部集成SPI Flash配置芯片的控制逻辑，由FPGA模块更新SPI Flash配置芯片中存储的FPGA程序；所述FPGA模块包括PCI/PCIe总线控制器、SPI总线控制器、SPI Flash读写控制器、读数据FIFO、写数据FIFO。本发明在底层直接通过SPI Flash支持的指令来进行程序更新，适用于所有采用SPI flash配置的FPGA程序更新，不需要额外硬件电路辅助，在电路板器件布局和产品价格上较现有技术更具优势。
Description
技术领域
本发明属于FPGA程序更新技术领域，特别涉及一种更新SPI Flash内FPGA程序的系统及方法。
背景技术
FPGA(现场可编程门阵列)作为专用集成电路领域中一种半定制电路，因具有高速的数据和可编程能力被广泛应用于通信和高速数字信号处理领域。由于FPGA是基于SRAM实现的，每次断电FPGA内的程序等都会消失，因此每次上电后FPGA都需要重新配置才能够实现设计的功能。FPGA程序配置可以通过SPI Flash、BPI Flash、单片机等多种方式，其中SPIFlash电路结构简单、配置速度快等优点被广泛采用。
SPI Flash内存储的程序通常都是通过FPGA厂家提供的程序下载器进行更新(烧写)，传统产品FPGA程序的更新需要打开产品机箱用专用程序下载器通过JATG接口更新FPGA程序，操作复杂需要专业维护人员完成。为了使产品可以更便捷的更新FPGA程序，避免开机箱，在设计时，设计人员通常把FPGA程序下载器功能集成到电路板中，利用厂商提供的程序下载软件更新程序。程序下载器功能主要由USB桥接芯片和CPLD及相应程序组成，原理图如图1所示。
传统电路板中集成程序下载器的方案主要存在以下两点问题：1)额外的电路器件的加入必然增加了电路板器件的布局空间和增加了功耗，这对于体积有严格限制的产品增加了设计难度；2)增加的额外器件增加了产品成本，在价格上降低了产品竞争力。
发明内容
针对现有技术存在的不足，本发明的目的是提供一种更新SPI Flash内FPGA程序的系统及方法，采用SPI Flash作为配置芯片更新FPGA程序，通过上位机软件利用PCI/PCIe总线将FPGA程序传给FPGA，然后由FPGA更新SPI Flash中存储的FPGA配置程序，可应用于数字荧光示波器等含有FPGA和上位机的产品，可以在不增加硬件电路条件下通过和FPGA连接的PCI/PCIe总线更新FPGA配置芯片SPI Flash内程序。
为了解决上述技术问题，本发明采用的技术方案是：
一种更新SPI Flash内FPGA程序的系统，包括上位机、FPGA模块、SPI Flash配置芯片，上位机与FPGA模块之间通过PCI/PCIe总线连接，进行数据交互，上位机软件通过PCI/PCIe总线将FPGA程序传至FPGA模块，所述FPGA模块内部集成SPI Flash配置芯片的控制逻辑，由FPGA模块更新SPI Flash配置芯片中存储的FPGA程序；
所述FPGA模块包括PCI/PCIe总线控制器、SPI总线控制器、SPI Flash读写控制器、读数据FIFO、写数据FIFO，所述PCI/PCIe总线控制器与SPI总线控制器之间通过读数据FIFO和写数据FIFO数据传输，SPI总线控制器和SPI Flash配置芯片之间数据读写采用单线模式或双线模式或四线模式。
一种更新SPI Flash内FPGA程序的方法，基于前述的更新SPI Flash内FPGA程序的系统，包括以下步骤：
步骤一、读取程序文件；
步骤二、Flash控制初始化；
步骤三、判断Flash是否已正常工作：正常工作，执行步骤四；否则执行步骤九；
步骤四、Flash数据擦除；
步骤五、Flash数据写入，写入次数N加1；
步骤六、Flash数据回读；
步骤七、判断Flash数据写入是否正确：写入正确，执行步骤九；写入不正确，执行步骤八；
步骤八、判断N是否大于等于3：若N＜3，执行步骤四；若N≥3，执行步骤九；
步骤九、结束。
进一步的，步骤一中，上位机软件提供的FPGA程序配置文件一种为.mcs文件，.mcs文件以文本的形式记录了FPGA的二进制程序，包含地址程序数据及校验信息；另一种配置文件是.bit文件，.bit文件分为两部分，第一部分包括该文件生成信息，第二部分包括配置FPGA的二进制程序；软件首先需要从硬盘或优盘中读取FPGA程序，并按照不同格式文件提取出配置FPGA程序的二进制形式。
进一步的，步骤二中，软件在控制SPI Flash之前需要首先复位写入/读取数据FIFO，然后向Flash发送读取ID的指令，根据读取数据判断Flash是否已正常工作。
进一步的，步骤四中，SPI Flash支持整块擦除、扇区擦除、子扇区擦除；如果SPIFlash中只存储FPGA程序，则几种擦除方式都可以，否则只能采用循环的方式擦除存储的FPGA程序区域。
进一步的，擦除开始时，首先向Flash发送WRITE ENABLE指令，然后发送擦除指令及擦除地址，最后发送READ STATUS REGISTER指令读取Flash的状态寄存器以判断擦除指令是否执行完毕，如果采用整块擦除，指令执行完毕；如果是采用扇区或子扇区擦除则需要循环执行上述指令。
进一步的，步骤五中，分多次将FPGA程序完整写入，
(1)上位机依次将FPGA程序256字节存写入写数据FIFO；
(2)向Flash发送WRITE ENABLE指令；
(3)向Flash发送PAGE PROGRAM指令并将写数据FIFO数据传送给Flash；
(4)循环向Flash发送READ STATUS REGISTER，读取状态寄存器直到写入指令执行完毕；
(5)如果FPGA程序没有写入完，则跳到第(1)步继续执行。
进一步的，步骤六中，为了保证FPGA程序正确写入SPI Flash中，需要将Flash中的数据读出来比较，读数据时，首先向Flash发送READ指令，然后利用读数据FIFO接收Flash读取数据，最后上位机通过PCI/PCIe总线将读数据FIFO数据读到内存中。
与现有技术相比，本发明优点在于：
(1)在FPGA内部集成SPI Flash芯片控制逻辑，由上位机软件将FPGA程序烧写到Flash中，SPI Flash底层控制由FPGA内部逻辑实现。
(2)上位机通过PCI/PCIe总线和FPGA进行数据交互，控制SPI总线控制器，向Flash发送指令进行读写等访问。
(3)在PCI/PCIe总线控制器和SPI总线控制器之间加入读、写FIFO进行速度匹配，提高效率。
(4)每次程序烧写，软件依次进行数据擦除、数据写入和数据回读已确定FPGA程序的完好。
(5)不需要额外硬件电路辅助，利于器件布板缩减功耗；可在不增加任何器件条件下实现产品FPGA程序的及时更新，方便产品开发人员及时修复产品bug、优化性能和增加产品功能，为产品维护提供便利，在电路板器件布局和产品价格上都更具优势。
附图说明
图1为传统电路板集成程序下载器设计方案；
图2本发明的通过PCI总线更新SPI Flash内FPGA程序的系统框图；
图3为本发明的更新SPI Flash内FPGA程序的方法流程图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的说明。
一种更新SPI Flash内FPGA程序的系统，包括上位机、FPGA模块、SPI Flash配置芯片，上位机与FPGA模块之间通过PCI/PCIe总线连接，进行数据交互。本实施例以PCI总线为例说明，如图2所示，上位机软件通过PCI总线将FPGA程序传至FPGA模块，FPGA模块内部集成SPI Flash配置芯片的控制逻辑，由FPGA模块更新SPI Flash配置芯片中存储的FPGA程序。FPGA模块和SPI Flash配置芯片之间的连线其中CS#、DQ0、DQ1、DQ2和DQ3为FPGA的配置管脚，在上电配置完成后可以作为普通IO管脚使用。连接CLK的管脚为配置时钟管脚，在上电配置完成后默认不能普通管脚使用，需要在程序中调用STARTUPE2原语来输出时钟信号。
FPGA模块包括PCI总线控制器、SPI总线控制器、SPI Flash读写控制器、读数据FIFO、写数据FIFO，SPI总线控制器与SPI Flash配置芯片之间数据传输，进行指令的发送与读写访问。
为了实现PCI总线速度和SPI Flash读写速度的匹配，在PCI总线控制器和SPI总线控制器之间加入读数据FIFO和写数据FIFO。SPI总线控制器和SPI Flash配置芯片之间数据读写可以采用单线模式(数据线只使用DQ0)、双线模式(数据线只使用DQ0和DQ1)、四线模式(数据线同时使用DQ0、DQ1、DQ2和DQ3)，不同模式间区别在读写速度上，为了控制简单可以使用单线模式。SPI总线控制器控制时序根据SPI Flash数据手册确定。
更新SPI Flash内FPGA程序的方法流程如图3所示，包括以下步骤：
步骤一、读取程序文件；
步骤二、Flash控制初始化；
步骤三、判断Flash是否已正常工作：正常工作，执行步骤四；否则执行步骤九；
步骤四、Flash数据擦除；
步骤五、Flash数据写入，写入次数N加1；
步骤六、Flash数据回读；
步骤七、判断Flash数据写入是否正确：写入正确，执行步骤九；写入不正确，执行步骤八；
步骤八、判断N是否大于等于3：若N＜3，执行步骤四；若N≥3，执行步骤九；
步骤九、结束。
下面详细说明各步骤。
·步骤一、读取程序文件
本发明直接根据SPI Flash器件控制规范来设计FPGA及上位机程序。本实施例以Xilinx ISE软件为例，Xilinx ISE软件提供的FPGA程序配置文件一般为.mcs文件，.mcs文件以文本的形式记录了FPGA的二进制程序，包含地址程序数据及校验等信息。ISE提供的另一种FPGA配置文件是.bit文件(一般用于JTAG临时配置FPGA使用)该文件分为两部分，第一部分包括该文件生成信息等，第二部分包括配置FPGA的二进制程序。软件首先需要从硬盘或优盘中读取FPGA程序(.bit或.mcs文件等)，并按照不同格式文件提取出配置FPGA程序的二进制形式。
·步骤二、Flash控制初始化
软件在控制SPI Flash之前需要首先复位写入/读取数据FIFO，然后向Flash发送读取ID的指令，根据读取数据判断Flash是否已正常工作。
·步骤四、Flash数据擦除
SPI Flash支持整块擦除、扇区擦除、子扇区擦除；如果SPI Flash中只存储FPGA程序，则几种擦除方式都可以，否则只能采用循环的方式擦除存储的FPGA程序区域。擦除开始时，首先向Flash发送WRITE ENABLE指令，然后发送擦除指令及擦除地址，最后发送READSTATUS REGISTER指令读取Flash的状态寄存器以判断擦除指令是否执行完毕，如果采用整块擦除，指令执行完毕；如果是采用扇区或子扇区擦除则需要循环执行上述指令。
·步骤五、Flash数据写入
SPI Flash写入指令写入数据最大为一页(256字节)，而FPGA程序通常比较大，需要分多次才能将程序完整写入。
(1)上位机依次将FPGA程序256字节存写入写数据FIFO；
(2)向Flash发送WRITE ENABLE指令；
(3)向Flash发送PAGE PROGRAM指令并将写数据FIFO数据传送给Flash；
(4)循环向Flash发送READ STATUS REGISTER，读取状态寄存器直到写入指令执行完毕；
(5)如果FPGA程序没有写入完，则跳到第(1)步继续执行。
·步骤六、Flash数据回读
为了保证FPGA程序正确写入SPI Flash中，需要将Flash中的数据读出来比较，读数据时，首先向Flash发送READ指令，然后利用读数据FIFO接收Flash读取数据，最后上位机通过PCI/PCIe总线将读数据FIFO数据读到内存中。
综上所述，本发明通过上位机软件利用PCI/PCIe总线将FPGA程序传给FPGA，然后由FPGA更新SPI Flash中存储的FPGA配置程序。本发明直接根据SPI Flash器件控制规范来设计FPGA及上位机程序，上位机程序直接发送扇区擦除等指令，直接写入程序，不依赖于FPGA器件厂商提供的程序下载库函数，在底层直接通过SPI Flash支持的指令来进行程序更新，适用于所有采用SPI flash配置的FPGA程序更新。可应用于数字荧光示波器等含有FPGA和上位机的产品，可以在不增加硬件电路条件下通过和FPGA连接的PCI/PCIe总线更新FPGA配置芯片SPI Flash内程序。
当然，上述说明并非是对本发明的限制，本发明也并不限于上述举例，本技术领域的普通技术人员，在本发明的实质范围内，做出的变化、改型、添加或替换，都应属于本发明的保护范围。
Claims (8)
1.一种更新SPI Flash内FPGA程序的系统，其特征在于，包括上位机、FPGA模块、SPIFlash配置芯片，上位机与FPGA模块之间通过PCI/PCIe总线连接，进行数据交互，上位机软件通过PCI/PCIe总线将FPGA程序传至FPGA模块，所述FPGA模块内部集成SPI Flash配置芯片的控制逻辑，由FPGA模块更新SPI Flash配置芯片中存储的FPGA程序；所述FPGA模块包括PCI/PCIe总线控制器、SPI总线控制器、SPI Flash读写控制器、读数据FIFO、写数据FIFO，所述PCI/PCIe总线控制器与SPI总线控制器之间通过读数据FIFO和写数据FIFO数据传输，SPI总线控制器和SPI Flash配置芯片之间数据读写采用单线模式或双线模式或四线模式。
2.一种更新SPI Flash内FPGA程序的方法，其特征在于，基于权利要求1所述的更新SPIFlash内FPGA程序的系统，包括以下步骤：
步骤一、读取程序文件；
步骤二、Flash控制初始化；
步骤三、判断Flash是否已正常工作：正常工作，执行步骤四；否则执行步骤九；
步骤四、Flash数据擦除；
步骤五、Flash数据写入，写入次数N加1；
步骤六、Flash数据回读；
步骤七、判断Flash数据写入是否正确：写入正确，执行步骤九；写入不正确，执行步骤八；
步骤八、判断N是否大于等于3：若N＜3，执行步骤四；若N≥3，执行步骤九；
步骤九、结束。
3.根据权利要求2所述的更新SPI Flash内FPGA程序的方法，其特征在于，步骤一中，上位机软件提供的FPGA程序配置文件一种为.mcs文件，.mcs文件以文本的形式记录了FPGA的二进制程序，包含地址程序数据及校验信息；另一种配置文件是.bit文件，.bit文件分为两部分，第一部分包括该文件生成信息，第二部分包括配置FPGA的二进制程序；软件首先需要从硬盘或优盘中读取FPGA程序，并按照不同格式文件提取出配置FPGA程序的二进制形式。
4.根据权利要求2所述的更新SPI Flash内FPGA程序的方法，其特征在于，步骤二中，软件在控制SPI Flash之前需要首先复位写入/读取数据FIFO，然后向Flash发送读取ID的指令，根据读取数据判断Flash是否已正常工作。
5.根据权利要求2所述的更新SPI Flash内FPGA程序的方法，其特征在于，步骤四中，SPI Flash支持整块擦除、扇区擦除、子扇区擦除；如果SPI Flash中只存储FPGA程序，则几种擦除方式都可以，否则只能采用循环的方式擦除存储的FPGA程序区域。
6.根据权利要求5所述的更新SPI Flash内FPGA程序的方法，其特征在于，擦除开始时，首先向Flash发送WRITE ENABLE指令，然后发送擦除指令及擦除地址，最后发送READSTATUS REGISTER指令读取Flash的状态寄存器以判断擦除指令是否执行完毕，如果采用整块擦除，指令执行完毕；如果是采用扇区或子扇区擦除则需要循环执行上述指令。
7.根据权利要求2所述的更新SPI Flash内FPGA程序的方法，其特征在于，步骤五中，分多次将FPGA程序完整写入，
(1)上位机依次将FPGA程序256字节存写入写数据FIFO；
(2)向Flash发送WRITE ENABLE指令；
(3)向Flash发送PAGE PROGRAM指令并将写数据FIFO数据传送给Flash；
(4)循环向Flash发送READ STATUS REGISTER，读取状态寄存器直到写入指令执行完毕；
(5)如果FPGA程序没有写入完，则跳到第(1)步继续执行。
8.根据权利要求2所述的更新SPI Flash内FPGA程序的方法，其特征在于，步骤六中，读数据时，首先向Flash发送READ指令，然后利用读数据FIFO接收Flash读取数据，最后上位机通过PCI/PCIe总线将读数据FIFO数据读到内存中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811331485.7A CN109542478A (zh) | 2018-11-09 | 2018-11-09 | 一种更新SPI Flash内FPGA程序的系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811331485.7A CN109542478A (zh) | 2018-11-09 | 2018-11-09 | 一种更新SPI Flash内FPGA程序的系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109542478A true CN109542478A (zh) | 2019-03-29 |
Family
ID=65846700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811331485.7A Pending CN109542478A (zh) | 2018-11-09 | 2018-11-09 | 一种更新SPI Flash内FPGA程序的系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109542478A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110445831A (zh) * | 2019-06-28 | 2019-11-12 | 深圳市紫光同创电子有限公司 | 一种与fpga通信的主机、fpga接口芯片 |
| CN111176911A (zh) * | 2019-11-18 | 2020-05-19 | 北京时代民芯科技有限公司 | 一种新型的大存储量高速fpga辅助配置系统 |
| CN111414182A (zh) * | 2020-03-30 | 2020-07-14 | 郑州精益达汽车零部件有限公司 | 一种基于spi的fpga远程升级方法 |
| CN111966385A (zh) * | 2020-06-24 | 2020-11-20 | 上海昊博影像科技有限公司 | 平板探测器在线升级方法、平板探测器以及上位机 |
| CN112000351A (zh) * | 2020-08-07 | 2020-11-27 | 北京浪潮数据技术有限公司 | Bmc固件的更新方法、更新装置、更新设备及存储介质 |
| CN112650543A (zh) * | 2020-12-21 | 2021-04-13 | 北京神州飞航科技有限责任公司 | 一种fpga动态配置方法 |
| CN112732635A (zh) * | 2021-01-11 | 2021-04-30 | 中国船舶重工集团公司第七0七研究所 | 一种基于对spi flash在线更新的fpga重构系统及其方法 |
| CN113050976A (zh) * | 2019-12-28 | 2021-06-29 | 浙江宇视科技有限公司 | 基于PCIe总线的FPGA并行升级方法、装置、介质及电子设备 |
| CN113535213A (zh) * | 2021-07-21 | 2021-10-22 | 联想长风科技(北京)有限公司 | 一种可编程逻辑器件的固件更新方法及系统 |
| CN115144637A (zh) * | 2022-09-02 | 2022-10-04 | 苏州联讯仪器有限公司 | 一种伏安特性测量数据的显示方法及相关装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087606A (zh) * | 2011-02-16 | 2011-06-08 | 电子科技大学 | 一种fpga配置文件更新装置 |
| CN105279127A (zh) * | 2015-11-25 | 2016-01-27 | 哈尔滨工业大学 | 一种基于PCI或PCIe总线的FPGA程序下载系统及方法 |
| CN107168720A (zh) * | 2017-06-06 | 2017-09-15 | 武汉虹信通信技术有限责任公司 | 一种基于fpga的spi接口配置方法 |
-
2018
- 2018-11-09 CN CN201811331485.7A patent/CN109542478A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087606A (zh) * | 2011-02-16 | 2011-06-08 | 电子科技大学 | 一种fpga配置文件更新装置 |
| CN105279127A (zh) * | 2015-11-25 | 2016-01-27 | 哈尔滨工业大学 | 一种基于PCI或PCIe总线的FPGA程序下载系统及方法 |
| CN107168720A (zh) * | 2017-06-06 | 2017-09-15 | 武汉虹信通信技术有限责任公司 | 一种基于fpga的spi接口配置方法 |
Non-Patent Citations (4)
| Title |
|---|
| 关珊珊等: "基于xilinx FPGA的SPI Flash控制器设计与验证", 《电子器件》 * |
| 吴莎莎等: "面向存储介质的数据安全删除", 《计算机系统应用》 * |
| 竺乐庆: "《嵌入式系统实验指导》", 31 August 2012 * |
| 赵庆平等: "基于FPGA的SPI接口Flash控制器设计", 《吉林大学学报(理学版)》 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110445831A (zh) * | 2019-06-28 | 2019-11-12 | 深圳市紫光同创电子有限公司 | 一种与fpga通信的主机、fpga接口芯片 |
| CN111176911B (zh) * | 2019-11-18 | 2023-08-08 | 北京时代民芯科技有限公司 | 一种新型的大存储量高速fpga辅助配置系统 |
| CN111176911A (zh) * | 2019-11-18 | 2020-05-19 | 北京时代民芯科技有限公司 | 一种新型的大存储量高速fpga辅助配置系统 |
| CN113050976A (zh) * | 2019-12-28 | 2021-06-29 | 浙江宇视科技有限公司 | 基于PCIe总线的FPGA并行升级方法、装置、介质及电子设备 |
| CN111414182A (zh) * | 2020-03-30 | 2020-07-14 | 郑州精益达汽车零部件有限公司 | 一种基于spi的fpga远程升级方法 |
| CN111414182B (zh) * | 2020-03-30 | 2023-09-19 | 郑州智驱科技有限公司 | 一种基于spi的fpga远程升级方法 |
| CN111966385A (zh) * | 2020-06-24 | 2020-11-20 | 上海昊博影像科技有限公司 | 平板探测器在线升级方法、平板探测器以及上位机 |
| CN111966385B (zh) * | 2020-06-24 | 2024-01-02 | 地太科特影像科技(上海)有限公司 | 平板探测器在线升级方法、平板探测器以及上位机 |
| CN112000351A (zh) * | 2020-08-07 | 2020-11-27 | 北京浪潮数据技术有限公司 | Bmc固件的更新方法、更新装置、更新设备及存储介质 |
| CN112000351B (zh) * | 2020-08-07 | 2023-04-07 | 北京浪潮数据技术有限公司 | Bmc固件的更新方法、更新装置、更新设备及存储介质 |
| CN112650543A (zh) * | 2020-12-21 | 2021-04-13 | 北京神州飞航科技有限责任公司 | 一种fpga动态配置方法 |
| CN112732635A (zh) * | 2021-01-11 | 2021-04-30 | 中国船舶重工集团公司第七0七研究所 | 一种基于对spi flash在线更新的fpga重构系统及其方法 |
| CN113535213A (zh) * | 2021-07-21 | 2021-10-22 | 联想长风科技(北京)有限公司 | 一种可编程逻辑器件的固件更新方法及系统 |
| CN113535213B (zh) * | 2021-07-21 | 2024-03-29 | 联想长风科技(北京)有限公司 | 一种可编程逻辑器件的固件更新方法及系统 |
| CN115144637A (zh) * | 2022-09-02 | 2022-10-04 | 苏州联讯仪器有限公司 | 一种伏安特性测量数据的显示方法及相关装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109542478A (zh) | 一种更新SPI Flash内FPGA程序的系统及方法 | |
| CN102087606B (zh) | 一种fpga配置文件更新装置 | |
| CN102999350B (zh) | 一种数字信号处理平台中fpga程序升级在线下载方法 | |
| CN104200843B (zh) | 闪存烧入器、烧入系统及烧入方法 | |
| US7538577B2 (en) | System and method for configuring a field programmable gate array | |
| US8365123B2 (en) | Automated pad ring generation for programmable logic device implementation of integrated circuit design | |
| US8140738B2 (en) | Flash memory interface device | |
| CN104951334B (zh) | FPGA双片QSPI flash的程序加载方法 | |
| CN110032520A (zh) | 系统开机代码存储器管理方法、存储器装置及其制造方法 | |
| CN1932789B (zh) | 利用usb和外设部件互连功能的增强ccid电路和系统 | |
| JPH06290106A (ja) | 作動可能／使用中マスク・レジスタと作動可能／使用中モード・レジスタを有するフラッシュ・メモリカード | |
| CN105404538A (zh) | 一种fpga的加载和升级目标代码的装置及方法 | |
| CN111931442B (zh) | Fpga内嵌flash控制器及电子装置 | |
| CN108920197B (zh) | 一种提高fpga串行被动加载速率的加载电路及加载方法 | |
| CN111190855A (zh) | 一种fpga多重远程配置系统及方法 | |
| CN107526614B (zh) | Fpga开发板的通信方法 | |
| US20110145779A1 (en) | Engineering Change Order Language for Modifying Integrated Circuit Design Files for Programmable Logic Device Implementation | |
| CN102915273A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN204155612U (zh) | 闪存烧入器及烧入系统 | |
| CN108052468A (zh) | 一种基于fpga的自主可控pci总线控制器 | |
| US9032252B2 (en) | Debug barrier transactions | |
| CN103677868A (zh) | 一种通过芯片内部的mcu配置芯片内置fpga的方法 | |
| CN106571156B (zh) | 一种高速读写ram的接口电路及方法 | |
| CN113010106B (zh) | 一种基于fpga的总线复用型flash读写系统 | |
| CN101980179B (zh) | 一种用于片上系统在线串行数据读写的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190329 |
|
| RJ01 | Rejection of invention patent application after publication |