CN102087606B - 一种fpga配置文件更新装置 - Google Patents

一种fpga配置文件更新装置 Download PDF

Info

Publication number
CN102087606B
CN102087606B CN201110038464.8A CN201110038464A CN102087606B CN 102087606 B CN102087606 B CN 102087606B CN 201110038464 A CN201110038464 A CN 201110038464A CN 102087606 B CN102087606 B CN 102087606B
Authority
CN
China
Prior art keywords
configuration file
fpga
microprocessor
fpga configuration
nonvolatile memory
Prior art date
Application number
CN201110038464.8A
Other languages
English (en)
Other versions
CN102087606A (zh
Inventor
向川云
曾浩
叶芃
张沁川
崔东岳
Original Assignee
电子科技大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 电子科技大学 filed Critical 电子科技大学
Priority to CN201110038464.8A priority Critical patent/CN102087606B/zh
Publication of CN102087606A publication Critical patent/CN102087606A/zh
Application granted granted Critical
Publication of CN102087606B publication Critical patent/CN102087606B/zh

Links

Abstract

本发明公开了一种FPGA配置文件更新装置,微处理器/微控制器通过通用即插即用接口从外部存储器导入FPGA配置文件,并将FPGA配置文件发送到FPGA芯片;FPGA芯片将FPGA配置文件转换为非易失性存储器可以识别的数据格式发送到非易失性存储器进行保存,更新FPGA配置文件;数字系统再次上电时,FPGA芯片自行读取存储在非易失性存储器中更新后的配置文件,实现自动加载,以正常工作。在本发明中,仅在需要更新FPGA配置文件时才向非易失性存储器中写入新的FPGA配置文件,实现在线配置的需求;同时,微处理器/微控制器为外部存储器提供接口,并将其FPGA配置文件读入自身的存储器中,然后再写入非易失性存储器中,实现更新FPGA配置文件,不受到专用下载线限制。

Description

—种FPGA配置文件更新装置
技术领域
[0001] 本发明属于数字系统技术领域,更为具体地讲,涉及一种更新数字系统中FPGA芯片配置文件的装置,以实现数字系统不同的电路功能。
背景技术
[0002] 数字系统是对数字信息进行存储、传输、处理等操作的电子系统,近年来广泛地应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术的各个领域。数字系统以二进制作为基础,具有实现简单、可靠性高的特点;同时具备数学运算和逻辑运算的能力,极其适合于运算、比较、存储、传输、控制、决策等应用;集成度高,体积小,功耗低,抗干扰能力强,易于实现小型化、模块化等也是其突出优点。
[0003] 随着微处理器/微控制器以及可编程逻辑器件的出现,数字系统开创了新的局面,不仅规模大,而且将硬件与软件相结合,使数字系统的功能更加完善,使用更加灵活。“可编程逻辑器件+微处理器/微控制器”架构是当今数字系统流行使用的系统架构。可编程逻辑器件可以大大减少系统硬件的面积,降低系统功耗,且可以根据用户需要在任何时候通过软件反复对其进行配置和编程以实现特定功能,不仅降低了成本,而且极大的提高了系统的灵活性。
[0004] FPGA(Field-Programmable Gate Array),即现场可编程门阵列作为一种重要的可编程逻辑器件,具有丰富的逻辑资源和I/O资源,设计周期短,开发费用低,风险小,能够提高数字系统的集成度,可靠性高,因此在数字系统中应用较为广泛。
[0005] 然而,通用FPGA芯片一般基于掉电易失性存储器而设计,在掉电后不能保存配置文件。为了保证上电后能够正常工作,必须通过外部非易失性存储器存储配置文件,在上电时再将配置文件导入FPGA芯片以正常加载。目前常用的FPGA配置方式有三种。
[0006] 第一种方式是边界扫描模式(Boundary Scan)。边界扫描测试发展于上个世纪90年代,随着大规模集成电路的出现,印制电路板制造工艺向小、微、薄发展,传统的ICT测试已经无法满足这类产品的测试要求。由于芯片的引脚多,元器件体积小,板的密度特别大,根本无法进行下探针测试。在这种情况下,一种新的测试技术产生了,联合测试行为组织(Joint Test Action Group,简称JTAG)定义这种新的测试方法即边界扫描测试。FPGA芯片可以使用边界扫描模式进行配置。此种模式是计算机通过专用下载线与FPGA芯片的专用配置引脚相连,通过专用软件进行控制,将FPGA配置文件直接写入FPGA芯片内部的易失性存储器中,FPGA芯片即可正常工作。此种模式的优点是,可以实时对FPGA芯片进行在线配置,适用于对FPGA芯片进行频繁调试的场合。然而,正由于该方式针对电路调试而产生,仅直接加载到FPGA芯片,无法对FPGA配置文件进行保存,FPGA掉电后必须人工重新加载。
[0007] 第二种方式是在FPGA芯片外部连接一个非易失性专用配置芯片,将FPGA配置文件写入非易失性配置芯片保存,FPGA芯片每次上电时通过专用电路自行读取FPGA配置文件并写入其内部易失性存储器中,实现自动加载。而该方式一旦要更新FPGA配置文件,则需要连接专用下载线,通过专用软件控制,将新的FPGA配置文件重新写入非易失性专用配置芯片中。若系统已经制作成产品,则必然受到必须连接专用下载线以及通过专用软件控制的限制,必须将产品返厂调试、更改,大大增加了调试维护的成本和周期。如果向用户提供专用下载线及专用软件,则会增加产品的成本,同时用户很难掌握专用软件的使用及调试的方法,增加使用难度,而且用户自行拆开产品进行频繁调试和维护也不现实。
[0008] 第三种方式是通过微处理器/微控制器进行加载。将FPGA配置文件放入通用外部非易失性存储器中,数字系统每次上电时由微处理器/微控制器从外部非易失性存储器读取FPGA配置文件,模拟FPGA芯片专用加载时序,将FPGA配置文件转化为匹配的位流写入FPGA内部易失性存储器中,实现外部加载。此种方案摆脱了专用下载线的限制,只需要将配置文件存入外部非易失性存储器供微处理器/微控制器读取即可。然而这种方法的弊端在于每次上电都需要通过微处理器/微控制器进行控制,这样不仅加重了微处理器/微控制器的负担,而且每次上电FPGA芯片必须等待微处理器/微控制器初始化完成后才能进行配置,这样增加了 FPGA芯片的等待配置的时间,也就是增加了整个系统从上电到开始正常工作的时间。同时,第二种方式所带来的维护成本、周期和难度方面的影响,在该方式中依然存在。
[0009] 以上三种常用的配置方式各自有其优点和特点,适用于不同场合,然后也受其自身的限制,无法同时满足在线配置、摆脱下载线的制约、方便快捷等需求。
发明内容
[0010] 本发明的目的在于克服现有技术的不足,提供一种同时满足在线配置的需求而不受到专用下载线限制的FPGA配置文件更新装置。
[0011] 为实现上述目的,本发明FPGA配置文件更新装置,包括微处理器/微控制器、FPGA芯片,其特征在于还包括:通用即插即用接口、外部存储器、非易失性存储器;
[0012] 微处理器/微控制器通过通用即插即用接口从外部存储器导入FPGA配置文件,并将FPGA配置文件发送到FPGA芯片;FPGA芯片将FPGA配置文件转换为非易失性存储器可以识别的数据格式发送到非易失性存储器进行保存,更新FPGA配置文件;
[0013] 数字系统再次上电时,FPGA芯片自行读取存储在非易失性存储器中更新后的配置文件,实现自动加载,以正常工作。
[0014] 本发明的发明目的是这样实现的:
[0015] 数字系统上电时,FPGA芯片自行读取与其相连的非易失性存储器,如Flash等中的FPGA配置文件,仅在需要更新FPGA配置文件时才通过微处理器/微控制器控制FPGA芯片向非易失性存储器中写入新的FPGA配置文件,这样,数字系统正常工作时不会对微处理器/微控制器造成负担,实现在线配置的需求。
[0016] 同时,微处理器/微控制器为外部存储器提供接口,并对其进行控制,可以将存储在外部存储器中的FPGA配置文件读入自身的存储器中,然后通过微处理器/微控制器控制FPGA芯片写入非易失性存储器中,实现更新FPGA配置文件,不受到专用下载线限制。
附图说明
[0017] 图1是本发明FPGA配置文件更新装置的一种具体实施方式原理图;
[0018] 图2是更新FPGA配置文件的具体实施流程图;[0019] 图3是图2所示的更新FPGA配置文件操作的具体实施流程图。
具体实施方式
[0020] 下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
[0021] 图1是本发明FPGA配置文件更新装置的一种具体实施方式原理图。
[0022] 在本实施例中,如图1所示,外部存储器存储FPGA配置文件供微处理器/微控制器读取,考虑到更新FPGA配置文件操作的易用性和通用性,外部存储器采用可移动磁盘,在本实施例中为U盘I,可移动磁盘具有USB接口,通用性强,接口简单,即插即用。
[0023] 在本实施例中,通用即插即用接口为USB控制器2,微处理器/微控制器采用微处理器3。微处理器3要实现对具有USB接口的U盘I进行访问,在硬件上连接USB控制器2,USB控制器2提供USB接口,用以连接U盘I ;在软件上微处理器3具有USB通信协议,以便控制USB控制器2对可移动磁盘,在本实施例中U盘I的读写操作。
[0024] 采用各个FPGA厂商提供的软件生成FPGA芯片的配置文件后,经过转化,将FPGA配置文件转为微处理器3能够识别的文件格式,将FPGA配置文件写入U盘I中,微处理器3通过USB控制器2在线访问U盘I,将FPGA配置文件导入自身的存储器中,用于后续的更新。
[0025] 在生成微处理器3能够识别的文件格式的FPGA配置文件时,在FPGA配置文件中加入配置文件版本、生成文件时间信息,用于在进行FPGA配置文件更新时微处理器3进行校验,升级时一旦检测到要升级版本早于系统现有版本,则停止升级,并提示用户进行检查。微处理器3能够识别并列出存储于可移动磁盘,在本实施例中U盘I所有可供升级的文件,以便用户自行选择需要的文件,以用于FPGA配置文件更新操作。
[0026] 微处理器3虽然可以直接访问非易失性存储器4,然而非易失性存储器4又要被FPGA芯片5访问,不易解决微处理器3和FPGA芯片5访问仲裁的问题。因此,将FPGA芯片5作为微处理器3与非易失性存储器4连接的桥梁,实现微处理器3通过FPGA芯片5访问非易失性存储器4,而FPGA芯片5也可以直接对非易失性存储器进行访问,很好地解决了二者访问仲裁的问题。
[0027] FPGA芯片5作为微处理器3与非易失性存储器4连接的桥梁,其内部集成了微处理器接口 501、非易失性存储器接口 502、数据转换模块A 503、数据转换模块B 504共四个模块。微处理器接口 501用于连接微处理器3与FPGA芯片5,实现FPGA芯片5与微处理器3的FPGA配置文件收发以及微处理器3向FPGA芯片5发送控制命令;非易失性存储器接口 502用于实现FPGA芯片5与非易失性存储器4的通信,FPGA芯片5可以产生相应的时序以访问非易失性存储器4,对其进行FPGA配置文件读写操作和控制;数据转换模块A 503将微处理器3发送的FPGA配置文件转化为非易失性存储器4能够识别的数据格式;数据转换模块B 504将从非易失性存储器4中读取的FPGA配置文件转化为微处理器3能够识别的数据格式。
[0028] 在本实施例中,用于存储FPGA配置文件的非易失性存储器4采用SPI FlashjFPGA芯片5通过SPI通信协议对其进行访问,因此,FPGA芯片5的非易失性存储器接口 502采用SPI接口,SPI接口包括片选信号CS,时钟信号CLK,数据输出DOUT,数据输入DIN。FPGA芯片5作为主设备,产生片选信号CS和时钟信号CLK ;非易失性存储器4 SPI Flash作为从设备,接收来自主设备的片选信号CS和时钟信号CLK。在片选信号CS、时钟信号CLK、数据输出DOUT、数据输入DIN共同作用下,FPGA芯片5和非易失性存储器4 SPI Flash实现数据的交互,即FPGA配置文件的写入和读取。SPI通信协议属于现有技术,在此不再赘述。
[0029] 微处理器3要向非易失性存储器4 SPI Flash写入FPGA配置文件时,先要发送写控制命令:微处理器3先将写控制命令发送给FPGA芯片5,FPGA芯片5通过微处理器接口501进行接收,然后通过数据转换模块A 503将写控制命令转换成非易失性存储器4 SPIFlash能够识别的写控制命令编码,通过SPI接口 502,在时钟CLK和片选CS的配合下,将写控制命令编码通过数据输出DOUT发送给非易失性存储器4 SPI Flash,非易失性存储器4 SPI Flash接到写控制命令后,开始接收FPGA配置文件。微处理器3发送FPGA配置文件时,先将FPGA配置文件通过微处理器接口 501发送给FPGA芯片5,FPGA配置文件在FPGA芯片5内部经过数据转换模块A 503转换成非易失性存储器4 SPI Flash能够识别的数据格式,再通过SPI接口,在时钟信号CLK和片选信号CS配合下,通过数据输出DOUT发送到非易失性存储器4 SPI Flash。只有在时钟信号CLK、片选信号CS和数据输出DOUT三个信号共同作用下,非易失性存储器4 SPI Flash才能够正确接收FPGA配置文件,否则会出现FPGA配置文件无法写入或者写入错误的情况。
[0030] 微处理器3要读取非易失性存储器4 SPI Flash中的FPGA配置文件时,先要发送读控制命令,微处理器3先将读控制命令发送给FPGA芯片5,FPGA芯片5通过微处理器接口 501进行接收,然后通过数据转换模块A 503将读控制命令转换成非易失性存储器4 SPIFlash能够识别的读控制命令编码,通过SPI接口 502,在时钟信号CLK和片选信号CS的配合下,将读控制命令编码通过数据输出DOUT发送给非易失性存储器4 SPI Flash,非易失性存储器4 SPI Flash接到读控制命令后,开始发送FPGA配置文件。非易失性存储器4 SPIFlash发送FPGA配置文件时,FPGA芯片5中的SPI接口 502产生时钟信号CLK和片选信号CS,非易失性存储器4 SPI Flash结合这两个信号,通过DIN输入把FPGA配置文件发送给FPGA芯片5进行接收,FPGA芯片5接收FPGA配置文件后,通过数据转换模块B 504将FPGA配置文件转换成微处理器3可以识别的格式,并通过微处理器接口 501发送到微处理器3,微处理器3将FPGA配置文件保存在自身的存储器中。只有在时钟信号CLK、片选信号CS和数据输入DIN三个信号共同作用下,FPGA芯片5才能够正确接收来自非易失性存储器4 SPI Flash的FPGA配置文件。
[0031] 在本实施例中,如图1所示,本发明的FPGA配置文件更新装置还包括有存储器直接编程接口 6与非易失性存储器4 SPI Flash连接,用于生产过程中,写入和调试维护。
[0032] 图2是更新FPGA配置文件的具体实施流程图。
[0033] 如图2所示,在本实施例中,当U盘I插入USB控制器2的USB接口后,微处理器3能够识别并检测U盘I内的数据,发现有可用的FPGA配置文件后,提示用户选择一个需要用于升级的FPGA配置文件读入自身存储器中。在微处理器3的存储器中划分一块存储区域,专门用于存储从U盘I中读取的FPGA配置文件数据。
[0034] 微处理器3检验FPGA配置文件,一旦检测到要升级版本早于现有版本,则版本错误,停止升级,并提示用户进行检查;如果比现有版本新,则版本正确,进行更新FPGA配置文件操作,FPGA芯片5重新上电,读取更新后的FPGA配置文件,完成更新。
[0035] 图3是图2所示的更新FPGA配置文件操作的具体实施流程图
[0036] 如图3所示,在本实施例中,微处理器3发送写使能时,先将写使能命令发送至FPGA芯片5,FPGA芯片5将其转化成非易失性存储器4 SPI Flash能够识别的数据格式,SPI接口 502的片选信号CS拉低,时钟信号CLK产生时钟信号,通过数据输出DOUT发送写使能命令,在片选信号CS、时钟信号CLK、数据输出DOUT的配合下非易失性存储器4 SPIFlash能够正确识别写使能命令,发送完成后片选信号CS拉高,发送完成,此时非易失性存储器4 SPI Flash不再接收任何数据。
[0037] 在发送写使能后,微处理器3可以对非易失性存储器4 SPI Flash进行擦除、写入操作。发送擦除SPI Flash命令的方式与发送写使能命令的方式相同。
[0038] 微处理器3发送FPGA配置文件时,发送的顺序是“写数据命令+写入SPI Flash的起始地址+要写入的数据”,微处理器3将所有内容先按顺序发送至FPGA芯片5,经过转化后通过SPI接口 502的数据输出DOUT发送给非易失性存储器4 SPI Flash,在发送整个FPGA配置文件,片选信号CS拉低,时钟信号CLK产生时钟信号,在整个内容发送完成后,片选信号CS拉高,时钟信号CLK不再产生时钟,整个发送过程完成。
[0039] 微处理器3要读取非易失性存储器4 SPI Flash中的FPGA配置文件,先要发送读数据命令和读取SPI Flash数据的起始地址到FPGA芯片5,经转化后由SPI接口 502的数据输出DOUT发送至非易失性存储器4 SPI Flash,非易失性存储器4 SPI Flash接收到命令和地址后,将FPGA配置文件数据发送至SPI接口的数据输入DIN,FPGA芯片5接收后将FPGA配置文件数据转化成微处理器3能够识别的数据格式再通过微处理器接口 501发送至微处理器3保存,整个过程开始时SPI接口 502的片选信号CS拉低,时钟信号CLK产生时钟,结束后片选信号CS拉高,时钟信号CLK停止产生时钟,整个接收数据过程完成。
[0040] 微处理器3向非易失性存储器4写入数据后,将写入后的FPGA配置文件数据读回进行校验,如果与存储在微处理器3发送的FPGA配置文件数据相同,则证明写入非易失性存储器4 SPI Flash正确;反之,如果校验不一致,则证明写入错误,微处理器3重新向非易失性存储器4 SPI Flash写入数据,并读回校验。
[0041] 本发明的优点在于,用可移动磁盘,如优盘等这类通用性非常好的存储设备代替通过专用下载线由计算机导入的方式,实用性和易用性有很大的提高。一方面,FPGA配置文件更新可由用户自行完成而不用返厂操作,可以在线随时升级FPGA的可编程逻辑电路。另一方面,该方式仅在需要更新配置文件时才利用微处理器/微控制器进行控制,避免了传统的基于微处理器/微控制器加载FPGA配置文件的方案在每次上电加载逻辑电路时对微处理器/微控制器造成的严重负担;更新配置文件后,正常上电情况下FPGA芯片自行读取专用配置芯片中配置文件进行加载,也避免了传统的基于微处理器加载方案用于等待微处理器/微控制器初始化的时间。同时,采用本方案不需要改变原数字系统的结构,可以直接利用现有系统的硬件连接方式,通过在FPGA设计中加入相应功能电路、在微处理器软件系统中加入相应控制模块,即可完成本发明的设计。
[0042] 尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种FPGA配置文件更新装置,包括微处理器/微控制器、FPGA芯片,其特征在于还包括:通用即插即用接口、外部存储器、非易失性存储器; 微处理器/微控制器通过通用即插即用接口从外部存储器导入FPGA配置文件,并将FPGA配置文件发送到FPGA芯片;FPGA芯片将FPGA配置文件转换为非易失性存储器可以识别的数据格式发送到非易失性存储器进行保存,更新FPGA配置文件; 数字系统再次上电时,FPGA芯片自行读取存储在非易失性存储器中更新后的配置文件,实现自动加载,以正常工作; 所述的外部存储器为可移动磁盘,通用即插即用接口为USB控制器,微处理器/微控制器采用微处理器; 微处理器在硬件上连接USB控制器,USB控制器提供USB接口,用以连接U盘;在软件上微处理器具有USB通信协议,以便控制USB控制器对可移动磁盘读写操作; 所述的FPGA芯片内部集成了微处理器接口、非易失性存储器接口、数据转换模块A、数据转换模块B共四个模块; 微处理器接口用于连接微处理器与FPGA芯片,实现FPGA芯片与微处理器的FPGA配置文件收发以及微处理器向FPGA芯片发送控制命令; 非易失性存储器接口用于实现FPGA芯片与非易失性存储器的通信,FPGA芯片产生相应的时序以访问非易失性存储器,对其进行FPGA配置文件读写操作和控制; 数据转换模块A将微处理器发送的FPGA配置文件转化为非易失性存储器能够识别的数据格式; 数据转换模块B将从非易失性存储器中读取的FPGA配置文件转化为微处理器能够识别的数据格式。
2.根据权利要求1所述的FPGA配置文件更新装置,其特征在于,所述的FPGA配置文件包含配置文件版本、生成文件时间信息; 当U盘插入USB控制器的USB接口后,微处理器识别并检测U盘内的数据,发现有可用的FPGA配置文件后,提示用户选择一个需要用于升级的FPGA配置文件读入自身存储器中;在微处理器的存储器中划分一块存储区域,专门用于存储从优盘中读取的FPGA配置文件数据; 微处理器检验FPGA配置文件,一旦检测到要升级版本早于现有版本,则版本错误,停止升级,并提示用户进行检查;如果比现有版本新,则版本正确,进行更新FPGA配置文件操作,FPGA芯片重新上电,读取更新后的FPGA配置文件,完成更新。
CN201110038464.8A 2011-02-16 2011-02-16 一种fpga配置文件更新装置 CN102087606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110038464.8A CN102087606B (zh) 2011-02-16 2011-02-16 一种fpga配置文件更新装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110038464.8A CN102087606B (zh) 2011-02-16 2011-02-16 一种fpga配置文件更新装置

Publications (2)

Publication Number Publication Date
CN102087606A CN102087606A (zh) 2011-06-08
CN102087606B true CN102087606B (zh) 2014-02-05

Family

ID=44099425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110038464.8A CN102087606B (zh) 2011-02-16 2011-02-16 一种fpga配置文件更新装置

Country Status (1)

Country Link
CN (1) CN102087606B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176017B (zh) * 2011-12-22 2016-08-03 北京普源精电科技有限公司 一种示波器及其配置装置和配置方法
CN102547288B (zh) * 2012-01-11 2015-01-07 山东大学 运行时可重构的嵌入式安全实时图像压缩系统及工作方法
CN103365680A (zh) * 2012-04-10 2013-10-23 中国科学院电子学研究所 对可编程逻辑器件进行自动重新配置的方法和电路
CN103777972B (zh) * 2012-10-24 2018-08-31 上海联影医疗科技有限公司 基于现场可编程门阵列的系统、配置方法以及升级方法
CN103885850B (zh) * 2013-03-01 2016-12-28 上海富欣智能交通控制有限公司 存储器在线检查系统及方法
CN103631618A (zh) * 2013-11-04 2014-03-12 西安电子工程研究所 基于光纤数据传输实现的多板卡fpga程序烧写方法
CN103729222B (zh) * 2013-12-30 2017-03-15 大唐移动通信设备有限公司 一种配置文件的加载装置与方法
CN105511897B (zh) * 2014-09-26 2018-11-09 新华三技术有限公司 用于初始化可编程器件的方法和装置
CN104461994A (zh) * 2014-11-12 2015-03-25 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的嵌入式处理器动态配置电路及方法
CN104636168A (zh) * 2015-02-09 2015-05-20 南京国电南自美卓控制系统有限公司 基于mlvds总线的soc fpga在线升级方法
CN105988389B (zh) * 2015-03-18 2019-05-17 中山市巨创电子科技有限公司 微电脑控制器的功能设计、功能配置与参数设置的方法
US9836417B2 (en) * 2015-04-20 2017-12-05 Western Digital Technologies, Inc. Bridge configuration in computing devices
CN105573798B (zh) * 2015-12-22 2019-03-01 北京华峰测控技术有限公司 一种可快速重新配置fpga的方法及电路
CN105704543A (zh) * 2016-01-26 2016-06-22 武汉精测电子技术股份有限公司 一种便携式图像信号源及其控制方法
CN105808290B (zh) * 2016-03-02 2020-02-07 中国科学院自动化研究所 用于多fpga整机系统的远程动态更新系统和方法
CN105930284A (zh) * 2016-04-14 2016-09-07 青岛海信电器股份有限公司 一种fpga加载的方法和设备
CN106406936A (zh) * 2016-08-31 2017-02-15 中国船舶重工集团公司第七〇二研究所 一种fpga程序多版本管理装置及方法
CN106528356A (zh) * 2016-11-21 2017-03-22 中国科学技术大学 基于自定义接口实现fpga内部存储空间读写操作的调试方法
CN106843982B (zh) * 2017-02-08 2020-11-20 广州致远电子有限公司 一种基于fpga的数据处理方法及装置
CN106843989A (zh) * 2017-03-10 2017-06-13 郑州云海信息技术有限公司 一种实现程序更新的系统及方法
CN107239305A (zh) * 2017-05-22 2017-10-10 哈尔滨工程大学 用于现场可编程门阵列芯片文件加载的系统及方法
CN107273170B (zh) * 2017-07-03 2018-07-27 西南交通大学 一种SoPC程序远程更新系统及方法
CN107797816A (zh) * 2017-09-15 2018-03-13 西南电子技术研究所(中国电子科技集团公司第十研究所) Fpga程序在线更新电路
CN108197063B (zh) * 2017-12-29 2021-01-22 西安智多晶微电子有限公司 Fpga的spi接口主动串行配置方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101298284A (zh) * 2008-06-04 2008-11-05 徐国栋 一种时变计算机及其实现方法
CN101354657A (zh) * 2008-09-09 2009-01-28 京信通信系统(中国)有限公司 现场可编程门阵列的加载方法及加载电路
CN201353157Y (zh) * 2008-12-30 2009-12-02 深圳市蓝韵实业有限公司 一种对设备内fpga芯片统一配置和管理的系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101298284A (zh) * 2008-06-04 2008-11-05 徐国栋 一种时变计算机及其实现方法
CN101354657A (zh) * 2008-09-09 2009-01-28 京信通信系统(中国)有限公司 现场可编程门阵列的加载方法及加载电路
CN201353157Y (zh) * 2008-12-30 2009-12-02 深圳市蓝韵实业有限公司 一种对设备内fpga芯片统一配置和管理的系统

Also Published As

Publication number Publication date
CN102087606A (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
CN102609287B (zh) 一种通过cpu远程更新fpga的装置及其方法
CN104484214B (zh) 一种sram型fpga的配置、刷新与程序上注一体化系统
US8151134B2 (en) SPI devices and method for transferring data between the SPI devices
US6434660B1 (en) Emulating one tape protocol of flash memory to a different type protocol of flash memory
CN101308698B (zh) 存储装置
US7496703B2 (en) Virtual IDE card reader with PCI express interface
CN101454746B (zh) 一种以多功能存储卡通讯的方法
CN102023956B (zh) 集成电路芯片中串行外设从器件接口结构及数据读写方法
JP2006202262A (ja) 非同期回路設計ツール及びコンピュータプログラム
CN103376400B (zh) 芯片测试方法及芯片
CN102609286A (zh) 一种基于处理器控制的fpga配置程序远程更新系统及其方法
CN100440805C (zh) 一种atca中jtag器件远程维护的方法及系统
TWI424176B (zh) 測試積體電路裝置之方法及系統
US4277827A (en) Microprocessor based system for the development and emulation of programmable calculator control read only memory software
CN102495565A (zh) 一种相控阵雷达天线波束控制装置
US7930162B1 (en) Accelerating hardware co-simulation using dynamic replay on first-in-first-out-driven command processor
CN102332311B (zh) 一种基于fpga的nand flash器件单粒子效应测试方法
CN102004219B (zh) 一种红外焦平面阵列探测器模拟装置及模拟方法
CN102929836B (zh) 一种航天专用asic芯片系统
CN102360329B (zh) 总线监控与调试控制装置及进行总线监控与总线调试的方法
CN101840368B (zh) 多核处理器的jtag实时片上调试方法及其系统
CN101719098B (zh) Nandflash芯片组存储控制器
CN103365751A (zh) 主板测试装置及其转接模组
TW201303583A (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
CN102130951A (zh) 一种服务器及其可编程逻辑器件的远程升级方法

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: XIANG CHUANYUN CENG HAO YE PENG ZHANG QINCHUAN CUI DONGYUE TO: WANG LI XIANG CHUANYUN CENG HAO YE PENG ZHANG QINCHUAN CUI DONGYUE

CB03 Change of inventor or designer information

Inventor after: Wang Li

Inventor after: Xiang Chuanyun

Inventor after: Zeng Hao

Inventor after: Ye Pi

Inventor after: Zhang Qinchuan

Inventor after: Cui Dongyue

Inventor before: Xiang Chuanyun

Inventor before: Zeng Hao

Inventor before: Ye Pi

Inventor before: Zhang Qinchuan

Inventor before: Cui Dongyue

Inventor after: Wang Li

Inventor after: Xiang Chuanyun

Inventor after: Zeng Hao

Inventor after: Ye Pi

Inventor after: Zhang Qinchuan

Inventor after: Cui Dongyue

Inventor before: Xiang Chuanyun

Inventor before: Zeng Hao

Inventor before: Ye Pi

Inventor before: Zhang Qinchuan

Inventor before: Cui Dongyue

C53 Correction of patent for invention or patent application
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140205

Termination date: 20200216