CN107977217A

CN107977217A - 在线加载xilinx-fpga多版本更新程序的方法

Info

Publication number: CN107977217A
Application number: CN201711173234.6A
Authority: CN
Inventors: 李波; 张清帅
Original assignee: Southwest Electronic Technology Institute No 10 Institute of Cetc
Current assignee: Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date: 2017-11-22
Filing date: 2017-11-22
Publication date: 2018-05-01
Anticipated expiration: 2037-11-22
Also published as: CN107977217B

Abstract

本发明公开的一种在线加载XILINX‑FPGA多版本更新程序的方法，旨在提供一种实现简单，容错能力增强，在线加载多版本更新程序的方法。本发明通过下述技术方案予以实现：上位机在线更新控制程序向含XILINX‑FPGA芯片发送更新程序的数据帧，设置加载版本信息的控制帧，写入更新版本存储在FLASH中的版本位置的信息，更新程序版本信息的数据帧；更新程序写入完成前将该版本运行状态置为不可运行；当上位机将所有更新程序数据输入完成后，FPGA程序使用所有有效数据累加和方式，校验接收到的更新程序的完整性；若校验通过，XILINX‑FPGA芯片则自动写入加载版本信息到FALSH中分区存放多个版本信息缓存位置，将该加载版本运行状态置为可运行，若校验不通过，直接结束。

Description

在线加载XILINX-FPGA多版本更新程序的方法

技术领域

本发明关于通信系统中使用现场可编程门阵列FPGA芯片实现多版本加载方法。

背景技术

当前通信系统中，大量使用现场可编程门阵列FPGA芯片实现信号处理，接口处理等功能；FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式。由于FPGA芯片具有可重配置程序功能，当程序bug维护，升级或则新功能实现时，需要对芯片进行多版本管理。随着FPGA技术的快速发展，FPGA集成的逻辑资源越来越多，随之而来的是FPGA的配置文件越来越大。由于当前FPGA技术呈现出迅猛发展的态势，这也就会存在更多的继承FPGA逻辑资源，相应也就会存在更大的配置FPGA文件。在当前科学技术背景下，相应也就会存在更大的高端配置FPGA文件，直接导致FPGA加载时间的大量增加，必须提升FPGA加载速度。目前广泛使用的XILINX公司FPGA芯片器件，加载模式一般选择的是SlaveSelectMAP(parallel，x8)配置模式，具体是通过CPU的GPIO模拟localbus 总线，对EPLD中程序所定义的寄存器进行读写，寄存器的某些Bit映射到EPLD的引脚上，而这些引脚连接FPGA的相关配置引脚，通过CPU读写EPLD的寄存器，来控制FPGA的相关配置引脚，来达到对FPGA配置的目的。FPGA加载主要分为2大类，一类是主动模式 (master)另一类是从模式(slave)。在主动模式时FPGA会外挂存储器存储FPGAbit映像， FPGA会主动提供时钟访问外部存储器。在从模式时，FPGA作为从设备被挂在控制器CPU 上由处理器控制对FPGA编程。上述两种模式中，因为从模式FPGA由外部CPU控制编程，可以通过远程更新CPU文件就可以实现对FPGA的版本更新，非常方便。但是当CPU外挂的FPGA较多时会使系统加载时间过长，降低系统启动速度。而控制FPGA加载的EPLD寄存器主要有两类，一个是配置数据寄存器FPGA_CFGDATA_REG，CPU将每个配置数据写入该寄存器，然后该寄存器的值在每个配置时钟的上升沿写入FPGA。另一个寄存器是配置控制寄存器FPGA_CFG_REG，首先由CPU向FPGA_CFGDATA_REG写入配置数据；然后通过3次读和写FPGA_CFG_REG，使得FPGA_CFGCLK先为低，再为高，最后为低，使 FPGA_CFGCLK出现一个上升沿，则配置数据将在FPGA_CFGCLK的上升沿写入FPGA。由此可见，向FPGA写入一个配置数据，需要CPU对EPLD寄存器执行4个写操作，3个读操作，共计大约3018ns，型号XC6VLX240T的FPGA配置数据为9232444字节，则加载一块FPGA时间大约为3018ns*9232444＝27.8s。

FPGA配置的方法很多，但大都通过DSP或其它CPU读取存储器中的比特文件对FPGA进行加载，其加载速率一般较低，占用的硬件空间也相对较大，不符合机载设备小型化、低功耗的总体发展思路，而且FPGA配置文件一般通过专用仿真器烧写，在电磁环境相对恶劣的外场环境下，往往出现仿真器挂接失败，无法进行程序升级的情况。更新程序过程中出错，易导致再也不能继续更新问题。

典型的动态配置方法是将FPGA配置文件通过CPU的专用仿真器固化到通用FLASH中，模块上电后CPU通过并行总线读取存储于FLASH中的FPGA配置数据，然后通过复杂可编程逻辑器件CPLD模拟FPGA加载时序(由CPLD送加载启动信号、加载时钟、加载数据)，将配置数据加载到FPGA。该方法具有如下特点：优点是FLASH容量较大，可以存储多达几十个版本；缺点是加载速度慢，加载速度为秒级、加载所依赖的器件多，可靠性低。针对上述FPGA的动态配置和加载方法存在的速率低，在电磁环境恶劣的情况下加栽不稳定的问题。

通信技术第46卷第12期2013年12月，黄勇(中国西南电子技术研究所，四川成都610036)提出了一种新型的FPGA快速动态配置和远程加载方法：该方法在典型配置方法的基础上，利用于FPGA内部专用加载逻辑，采用状态机控制，将FPGA文件通过JTA G固化到PROM中，模块上电后由CPLD给出加载版本和加载触发信号(将FPGA的 PROG—B信号拉低)以及版本选择信号，FPGA给出加载时序，自动从PROM读取数据加载。由于XCFP32采用并行加载，且其数据直接从PROM到FPGA，因此其加载速度比较快。该方法的优点是加载速度快，加载速度为毫秒级，加载依赖的器件相对较少；缺点是加载版本有限，一个PROM为4个版本。需要通过外部CPLD或CPU来实现对FPGA的动态控制，并且将FPGA程序固化到存储器中需要专用的下载器才能完成。《电子与电讯雷达与对抗》2015年03期，公开了一种基于NandFlash多版本程序的FPGA加载管理方法。该采用大容量NandFlash与TCP/IP网络技术,实现通用FPGA多版本配置程序文件的管理,并根据FPGA板卡在系统中的槽位号智能选择特定配置文件加载来实现特定系统任务功能。相比于传统加载FPGA配置文件方法,该技术能显著提高FPGA配置文件加载速度,增强FPGA板卡在系统使用中的通用性和灵活性。中国专利号为201610772503X公开了《一种FPGA程序多版本管理装置及方法》该方法提出的一种在线更新程序和控制多版本程序加载的方法，使用上位机传输更新的程序数据，使用外部拨码开关的方式决定是否更新原有程序，以及更新后实际加载的程序版本。虽然上述方法可以实现更新版本的加载，但是使用拨码开关，对于实际操作中，具有操作复杂的缺点。

发明内容

为了克服现有技术的缺点和不足，本发明提供一种实现简单，容错能力增强，基于XILINX-FPGA芯片的在线加载XILINX-FPGA多版本更新程序，

本发明的上述目的可以通过以下措施来达到，一种在线加载XILINX-FPGA多版本更新程序的方法，其特征在于包括如下步骤：

将多版本程序固化在FLASH中，上位机在线更新控制程序内置多个可更新的FPGA版本程序，上电时，由XILINX-FPGA内部专用加载逻辑来完成对XILINX-FPGA的动态配置工作，上位机在线更新控制程序向含XILINX-FPGA芯片发送更新程序的数据帧，设置加载版本信息的控制帧，写入更新版本存储在FLASH中的版本位置的信息，更新程序版本信息的数据帧；XILINX-FPGA芯片收到后将信息存入到FLASH中版本信息缓存位置，并将该版本运行状态置为不可运行；写完版本信息后，将更新程序分帧输入，并缓存到FLASH中对应版本分区存放的程序缓存位置；当上位机将所有更新程序数据输入完成后，FPGA程序使用所有有效数据累加和方式，校验接收到的更新程序的完整性；若校验通过，XILINX-FPGA芯片则自动写入加载版本信息到FALSH中分区存放多个版本信息缓存位置，将该加载版本运行状态置为可运行，并结束本次程序更新，若校验不通过，直接结束。

本发明相比于现有技术有如下有益效果。

实现简单。本发明将多版本程序固化在FLASH当中，上电时，由XILINX-FPGA内部专用加载逻辑来完成对XILINX-FPGA的动态配置工作。XILINX-FPGA芯片收到后将信息存入FLASH中版本信息缓存位置，并将该版本运行状态置为不可运行；写完版本信息后，将更新程序分帧输入，并缓存到FLASH中对应版本分区存放的信息缓存位置；当上位机将所有更新程序数据输入完成后，FPGA程序使用所有有效数据累加和方式，校验接收到的更新程序的完整性；完全由上位机控制程序更新和版本加载，且一次控制后存入FLASH中，下次启动加载无需再次控制。

容错能力增强。本发明采用上位机在线更新控制程序向含XILINX-FPGA芯片发送更新程序的数据帧，设置覆盖加载版本信息的控制帧，写入当前基础版本信息、更新程序版本信息的数据帧和升级数据；XILINX-FPGA芯片将更新版本的实际版本号和更新版本信息存储在FLASH的版本信息缓存位置中；使用冷启动后逻辑判断热启动方式，可以防止更新程序过程中出错和导致再也不能继续更新问题。

附图说明

图1是本发明在线加载XILINX-FPGA多版本更新程序实现的工作环境示意图。

图2是图1更新程序的流程示意图。

下面结合附图及具体实施对本发明做详细说明。

具体实施方式

参阅图1、图2。上位机内置更新程序分发应用，通过更新程序分发应用向含XILINX-FPGA芯片的模块发送数据帧，包括更新程序的数据帧，写入当前更新程序版本信息的数据帧和设置加载版本的控制帧；上位机根据图2所示的流程向XILINX-FPGA芯片输入更新程序，写入更新版本存储在FLASH中的版本位置的更新版本信息，更新版本实际版本号，XILINX-FPGA芯片收到后将信息存入FLASH中版本信息缓存位置，并将该版本运行状态置为不可运行；XILINX-FPGA芯片将更新版本的实际版本号和更新版本信息存储在 FLASH的版本信息缓存位置中；FLASH将存入版本位置信息运行状态置为不可运行；写完版本信息后，将更新程序分帧输入，并缓存到FLASH中对应版本分区存放的位置；当所有更新程序数据输入完成后，通过所有有效数据累加和方式，校验接收到的更新程序的完整性；校验通过，则XILINX-FPGA芯片自动写入加载版本信息到FALSH中版本信息缓存位置，并将该版本运行状态置为可运行，并结束本次程序更新，校验不通过，直接结束。

XILINX-FPGA芯片冷启动后，FPGA逻辑判断热启动版本，根据逻辑判断的热启动结果，使用XILINX-FPGA芯片自带的内部配置访问接口ICAP协议，通过冷启动的基础版本读取加载信息，FPGA以主动模式读取外部存储器中对应版本位置的bit映像进行加载。

使用FLASH分区存放多个加载程序版本，基础版本为每次加电冷启动时自动运行版本，其余版本为基础版本运行逻辑判决后可热启动的版本，版本信息缓存是FLASH中一片空闲存储，用于存放存入版本信息和加载信息。基础版本实现的功能包括接收上位机写入更新版本命令并缓存到FLASH的功能，接收设置加载信息的功能。基础版本只能通过仿真器连接方式写入FLASH，基础版本启动后查询热加载地址，若查询不到对应地址或查询到的版本运行状态为不可运行，则不在进行热启动，否则从查询到的地址开始进行热启动。XILINX-FPGA芯片冷启动后读取加载信息查询启动地址，使用XILINX-FPGA芯片自带的内部配置访问接口ICAP(InternalConfigurationAccessPort)实现热加载的功能。

上位机可单独发送设置加载版本控制帧，设置的加载信息覆盖版本信息缓存中的加载信息。FLASH内置多版本控制模块，多版本控制模块是FPGA基本版本中一个逻辑模块，主要由FPGA内部加载指令队列控制模块和内部配置访问接口ICAP原语构成，加载指令队列控制模块根据程序重新加载触发信号产生重新加载控制指令队列。多版本控制模块主要实现对不同应用程序加载进行控制的功能，用户程序产生加载触发信号给多版本控制模块，多版本控制模块中设置状态机，状态机在收到加载触发信号后，首先将ICAP原语的计算机函数WRITE写信号置低，在下一个时钟周期将内部配置访问接口ICAP的芯片使能片选信号CE置低，接着在下面的时钟周期里，将通过内部配置访问接口ICAP原语模块依次向专用配置逻辑接口寄存器发送指令队列中配置数据，发给内部配置访问接口ICAP原语的配置数据必须进行字节比特位翻转。

XILINX-FPGA芯片内程序实现可以使用可编程逻辑电路或使用嵌入式核。XILINX-FPGA芯片内程序具有解析接收数据命令，将有效数据缓存到FLASH，FLASH采用预先划分地址空间方式，确定缓存的版本位置和版本信息缓存的位置，存储加载程序可存储多个版本。更新程序写入FLASH完成后，XILINX-FPGA加载过程中，使用冷启动加热启动两段启动方式，冷启动上电自动加载FLASH中的基础版本，基础版本运行后，读取FLASH中加载信息和版本信息，判断当前要加载的版本，若判断当前要加载的版本为可运行状态时，则使用内部配置访问接口ICAP从指定地址开始加载新的一版程序，实现多版本的加载。在具体使用中，基础版本程序包含接收处理程序更新数据的逻辑功能，接收上位机设置的加载信息，读取XILINX-FPGA加载信息，查询对应FLASH中的启动地址，使用XILINX-FPGA 芯片自带的ICAP(InternalConfigurationAccessPort)协议接口实现热加载，其余热启动版本包括接收设置加载信息和处理程序更新数据。

参阅图2。XILINX-FPGA根据更新程序写入的流程，接收上位机更新程序分发应用发送的数据帧。数据帧中主要包括帧头，有效数据两部分，帧头又包括同步标识，帧类型，结束帧标志，帧有效数据长度，帧有效数据长度用于提取有效数据，帧中有效数据部分为程序代码数据。XILINX-FPGA接收更新时间程序将帧头的同步标识作为一次接收一帧开始标志，帧类型区分写入分为版本信息帧，更新程序帧的数据帧，更新程序分发应用设置用于标识是否是更新程序帧的最后一帧的加载帧作为结束帧标志，最后一帧的有效数据包括了校验值。XILINX-FPGA在一次更新程序流程中，首先会收到更新程序分发应用输入的如图1所示版本1，版本2，版本3…在FLASH中版本位置、即将更新程序的版本信息和使用统一的XX.YY.ZZ方式表示程序实际版本号。XILINX-FPGA收到写入的版本信息后，将版本信息按照对应的版本位置进行缓存，同时将该版本信息中的运行状态修改为不可运行状态。上位机写入XILINX-FPGA的版本信息后，XILINX-FPGA本地可确定即将更新的程序在FLASH 中存放的初始位置，上位机开始传输更新程序的数据，由于程序数据较大，上位机需将 XILINX-FPGA更新程序数据分割成片，每一帧更新程序帧传输一片，根据实际传输线路确定一片的大小，默认一片传输1024字节的程序数据。XILINX-FPGA接收更新程序数据帧，将有效数据从已知写入初始地址开始，按序写入FLASH中；同时将每次收到的有效程序数据按字节做累加，作为本地校验值；直到收到帧中结束帧标志为有效，则认为程序数据已接收完成，XILINX-FPGA提取最后一帧更新程序帧末尾的校验值，与本地累加校验值做比较，若相同则认为接收到的程序数据完整，否则认为收到的程序数据不完整，直接结束本次更新程序。若XILINX-FPGA更新程序的数据完整，XILINX-FPGA则自动更新加载信息，使下次启动时，可启动本次更新的数据而不需额外的控制；XILINX-FPGA加载信息更新内容包括本程序的版本号，本程序存储在FLASH中的初始位置，本程序运行状态为可运行；同时需更新版本信息中运行状态为可运行，至此，程序更新流程完成。

版本信息缓存中缓存的内容和方式按如下版本信息缓存表工作环境，版本信息分3 条缓存，按地址区分版本1，版本2，版本3…，XILINX-FPGA的加载信息包括加载程序版本号，加载地址，状态；默认状态为不可运行，此时冷启动后查找不到热启动版本，会停止热启动。

XILINX-FPGA在FLASH中使用空余空间缓存版本信息和加载信息，每一条版本信息包括启动地址，程序版本号，运行状态，其中启动地址与缓存版本位置是预先设定的，程序版本号是每次程序更新流程中写入版本信息时更新的。在初始未设置状态是，手动将XILINX-FPGA各个程序版本的运行状态默认为不可运行，只有当程序更新流程成功完成后才置为可运行。在程序更新流程成功完成后，XILINX-FPGA会更新加载程序版本号，加载地址，运行状态为可运行；XILINX-FPGA在收到上位机的设置加载帧后，提取设置的版本号，依次轮询查找版本信息，若找到对应的程序版本号，则提取启动地址和运行状态，更新写入加载信息中，若为找到，则不做处理，保持原样。

XILINX-FPGA启动加载流程，基础版本中已有读取加载版本信息查询启动地址功能， XILINX-FPGA上电默认冷启动基础班版本，冷启动完成后，基础版本在XILINX-FPGA芯片内开始运行，首先读取加载版本信息，查询运行状态，若为不可运行，直接结束，不再进行热启动，若为可运行，读取启动地址信息，XILINX-FPGA使用自带的ICAP协议接口，输入启动地址进行加载运行新的热启动程序。

以上所述仅为本发明的较佳实例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的包含范围内。

Claims

1.一种在线加载XILINX-FPGA多版本更新程序的方法，其特征在于包括如下步骤：

将多版本程序固化在FLASH中，上位机在线更新控制程序内置多版本更新程序，上电时，由XILINX-FPGA内部专用加载逻辑来完成对XILINX-FPGA的动态配置工作，上位机在线更新控制程序向含XILINX-FPGA芯片发送更新程序的数据帧，设置加载版本信息的控制帧，写入更新版本存储在FLASH中的版本位置的信息，更新程序版本信息的数据帧，XILINX-FPGA芯片收到后将程序版本信息存入到FLASH中版本信息缓存位置，并将该版本运行状态置为不可运行；写完版本信息后，将更新程序分帧输入，并缓存到FLASH中对应版本分区存放的信息缓存位置；当上位机将所有更新程序数据输入完成后，FLASH程序使用所有有效数据累加和方式，校验接收到的更新程序的完整性；若校验通过，XILINX-FPGA芯片则自动写入加载版本信息到FALSH中分区存放多个版本信息缓存位置，将该加载版本运行状态置为可运行，并结束本次程序更新，若校验不通过，直接结束。

2.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：XILINX-FPGA芯片冷启动后，FPGA逻辑判断热启动版本，根据逻辑判断的热启动结果，使用XILINX-FPGA芯片自带的内部配置访问接口ICAP协议，通过冷启动的基础版本读取加载信息，FPGA以主动模式读取外部存储器中对应版本位置的比特bit映像进行加载。

3.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：FLASH使用分区存放多个版本加载程序，基础版本为每次加电冷启动时自动运行版本，其余版本为基础版本运行逻辑判决后可热启动的版本，版本信息缓存为FLASH中一片空闲存储，用于存放存入版本信息和加载信息。

4.如权利要求3所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：基础版本通过仿真器连接方式写入FLASH，基础版本启动后查询热加载地址，若查询不到对应地址或查询到的版本运行状态为不可运行，则不在进行热启动，否则从查询到的地址开始进行热启动。

5.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：XILINX-FPGA芯片冷启动后读取加载信息查询启动地址，使用XILINX-FPGA芯片自带的内部配置访问接口ICAP实现热加载的功能。

6.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：FPGA逻辑内置多版本控制模块，多版本控制模块是基本版本中一个逻辑模块，主要由FPGA内部加载指令队列控制模块和内部配置访问接口ICAP原语构成，加载指令队列控制模块根据程序重新加载触发信号产生重新加载控制指令队列。

7.如权利要求6所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：多版本控制模块对不同应用程序加载进行控制，用户程序产生加载触发信号给多版本控制模块，多版本控制模块中设置状态机，状态机在收到加载触发信号后，首先将内部配置访问接口ICAP原语的计算机函数WRITE写信号置低，在下一个时钟周期将内部配置访问接口ICAP的芯片使能片选信号CE置低，接着在下面的时钟周期里，将通过内部配置访问接口ICAP依次向专用配置逻辑接口寄存器发送指令队列中配置数据，发给内部配置访问接口ICAP原语的配置数据进行字节比特位翻转。

8.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：XILINX-FPGA芯片内程序具有解析接收数据命令，将有效数据缓存到FLASH，FLASH采用预先划分地址空间方式，确定缓存的版本位置和版本信息缓存的位置，存储加载程序可存储多个版本。

9.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：XILINX-FPGA加载过程中，使用冷启动加热启动两段启动方式，冷启动上电自动加载FLASH中的基础版本，基础版本运行后，读取FLASH中加载信息和版本信息，判断当前要加载的版本，若判断当前要加载的版本为可运行状态时，则使用内部配置访问接口ICAP从指定地址开始加载新的一版程序，实现多版本的加载。

10.如权利要求1所述的在线加载XILINX-FPGA多版本更新程序的方法，其特征在于：XILINX-FPGA接收更新程序数据帧，将有效数据从已知写入初始地址开始，按序写入FLASH中；同时将每次收到的有效程序数据按字节做累加，作为本地校验值；直到收到帧中结束帧标志为有效，则认为程序数据已接收完成，XILINX-FPGA提取最后一帧更新程序帧末尾的校验值，与本地累加校验值做比较，若相同则认为接收到的程序数据完整，否则认为收到的程序数据不完整，直接结束本次更新程序。