CN109460383A - 静态可重构数字下变频装置、系统及其方法 - Google Patents

静态可重构数字下变频装置、系统及其方法 Download PDF

Info

Publication number
CN109460383A
CN109460383A CN201811633706.6A CN201811633706A CN109460383A CN 109460383 A CN109460383 A CN 109460383A CN 201811633706 A CN201811633706 A CN 201811633706A CN 109460383 A CN109460383 A CN 109460383A
Authority
CN
China
Prior art keywords
reconstruct
configuration file
digital down
static state
fpga plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811633706.6A
Other languages
English (en)
Inventor
曹泽玲
赵峰
邓红梅
母洪强
马英矫
胡金龙
石晶林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN201811633706.6A priority Critical patent/CN109460383A/zh
Publication of CN109460383A publication Critical patent/CN109460383A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种静态可重构数字下变频装置、系统及其方法，通过上位机发送重构操作指令使Flash存储器中的配置文件加载到FPGA板，实现下变频滤波模块的重构与在线切换，使硬件上为单通道的数字下变频装置实现了多通道的多模式启动和转换的功能，在同一个FPGA芯片上实现对基带信号不同方式的下变频处理，使得资源利用率大大提升；同时提高系统的可操作性，实现数字下变频装置在线升级和更新配置文件；提高数字下变频装置配置的效率和灵活性。

Description

静态可重构数字下变频装置、系统及其方法
技术领域
本发明涉及通信领域，特别是静态可重构数字下变频装置、系统及其方法。
背景技术
数字下变频指在超外差式接收机中经过混频后得到的中频信号比原始信号的频率低的一种混频方式，是软件无线电的核心技术之一。传统的数字下变频滤波器是基于FPGA开发平台进行开发设计的，通过FPGA开发平台中设置的滤波器IP核滤除基带外的信号。需要在集成软件环境中编写好配置文件，在工程启动时连接下载器烧录配置文件到FPGA板中，只能单通道运行，工作模式单一。
发明内容
为解决上述问题，本发明实施例的目的在于提供一种能远程在线配置的多通道模式运行的静态可重构数字下变频装置、系统及其方法。
本发明解决其问题所采用的技术方案是：
本发明的第一方面，提供了一种静态可重构数字下变频装置，包括FPGA板与用于存储重构配置文件的Flash存储器；所述FPGA板包括：第一通信接口，用于接收来自上位机的重构操作指令；内部配置访问核，分别与第一通信接口和Flash存储器连接，用于加载和校验重构配置文件；下变频滤波模块，与内部配置访问核连接，用于接收中频信号并对所述中频信号滤波后输出基带信号。
进一步，所述Flash存储器分区存放多个不同的重构配置文件，基地址存放冷启动或加载配置失败返回的基础配置文件。
进一步，所述内部配置访问核包括：配置文件处理器和配置文件校验器，所述配置文件处理器分别与Flash存储器和下变频滤波模块连接，用于寻址与加载重构配置文件到下变频滤波模块；所述配置文件校验器与配置文件处理器连接，用于校验重构配置文件。
具体地，所述配置文件处理器包括寻址模块和加载配置模块，所述寻址模块与Flash存储器连接，用于根据重构操作指令寻找对应重构配置文件所在的地址；所述加载配置模块与下变频滤波模块连接，用于加载重构配置文件实现重构与功能切换；所述寻址模块与加载配置模块连接。
进一步，所述下变频滤波模块包括ADC采集器、基带滤波器和DSP处理器，所述ADC采集器、多个并联连接的基带滤波器和DSP处理器依次连接，所述基带滤波器与加载配置模块连接；所述多个基带滤波器实现不同的信号处理功能。
具体地，所述基带滤波器由NCO混频器、至少一个CIC滤波器和至少一个FIR滤波器组成；优选地，NCO混频器由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。不同的基带滤波器的NCO混频器的构造以及功能参数不同，且不同的基带滤波器的CIC滤波器和FIR滤波器的数目和功能参数，以实现不同的信号处理功能。
本发明的第二方面，提供了一种静态可重构数字下变频系统，包括本发明的第一方面任一方案所述的静态可重构数字下变频装置和上位机，所述上位机与FPGA板的第一通信接口连接。
进一步，所述上位机包括用于编写重构配置文件的配置库。
本发明的第三方面，提供了一种静态可重构数字下变频方法，包括以下步骤：上位机发送重构操作指令到FPGA板；FPGA板调用内部配置访问核从Flash存储器加载重构配置文件完成启动加载与功能切换。
进一步，一种静态可重构数字下变频方法，还包括以下步骤：
在所述上位机发送重构操作指令到FPGA板前，上位机将编写好的重构配置文件固化到Flash存储器中；
在所述FPGA板调用内部配置访问核从Flash存储器加载重构配置文件完成启动加载与功能切换后，按照重构配置文件运行下变频滤波模块滤波中频信号。
具体地，所述的FPGA板调用内部配置访问核从Flash存储器加载重构配置文件到下变频滤波具体包括：FPGA板调用配置文件处理器寻址并加载重构配置文件；FPGA板调用配置文件校验器校验重构配置文件。
具体地，所述FPGA板调用配置文件校验器校验重构配置文件具体包括：FPGA板调用配置文件校验器校验重构配置文件；校验结果正确时，启动重构配置文件；校验结果错误时，返回基地址的基础配置文件。
上述技术方案中的一个技术方案具有如下有益效果：通过上位机发送重构操作指令使Flash存储器中的重构配置文件加载到配置文件处理器，配置文件处理器按照重构配置文件实现不同功能的基带滤波器的在线切换，使硬件上为单通道的数字下变频装置实现了多通道的多模式启动和转换的功能，在同一个FPGA芯片上实现对基带信号不同方式的下变频处理，使得资源利用率大大提升；同时提高系统的可操作性，实现数字下变频装置在线升级和更新重构配置文件；提高数字下变频装置配置的效率和灵活性。
附图说明
下面结合附图和实例对本发明作进一步说明。
图1是本发明实施例的一种静态可重构数字下变频装置的结构图；
图2是本发明实施例的一种静态可重构数字下变频系统的结构图；
图3是本发明实施例的基带滤波器的结构原理图；
图4是本发明实施例的一种静态可重构数字下变频方法的流程图；
图5是本发明实施例的一种静态可重构数字下变频方法的另一流程图。
具体实施方式
参照图1，本发明实施例的第一方面，提供了一种静态可重构数字下变频装置，包括FPGA板100与用于存储重构配置文件的Flash存储器400；所述FPGA板100包括：
第一通信接口200，用于接收来自上位机600的重构操作指令；内部配置访问核300，分别与第一通信接口200和Flash存储器400连接，用于加载和校验重构配置文件；
下变频滤波模块500，与内部配置访问核300连接，用于接收中频信号并对所述中频信号滤波后输出基带信号。
在该实施例中，通过上位机600发送重构操作指令使Flash存储器400中的重构配置文件加载到内部配置访问核300，内部配置访问核300根据重构配置文件对下变频滤波模块500进行重构和功能切换，使硬件上为单通道的数字下变频装置实现了多通道的多模式启动和转换的功能，在同一个FPGA芯片上实现对基带信号不同方式的下变频处理，使得资源利用率大大提升；同时提高系统的可操作性，实现数字下变频装置在线升级和更新重构配置文件；提高数字下变频装置配置的效率和灵活性。
进一步，所述内部配置访问核300包括配置文件处理器310，所述配置文件处理器310分别与Flash存储器400和下变频滤波模块500连接，用于寻址与加载重构配置文件，根据重构配置文件实现下变频滤波模块500的重构和功能切换。所述Flash存储器400分区存放多个不同的重构配置文件，基地址存放冷启动或加载配置失败返回的基础配置文件。Flash存储器400具有在断电后数据不丢失的特性，每次调用Flash存储器400中的重构配置文件时无需重新将重构配置文件从上位机600下载到Flash存储器400中。
具体地，所述配置文件处理器310包括寻址模块311和加载配置模块312，所述寻址模块311与Flash存储器400连接，用于根据重构操作指令寻找对应重构配置文件所在的地址；所述加载配置模块312与下变频滤波模块500连接，用于加载重构配置文件并实现下变频滤波模块的在线功能切换；所述寻址模块311与加载配置模块312连接。
所述内部配置访问核300接收到重构操作指令后，调用配置文件处理器310通过Verilog编码的方式实现状态机，并通过状态机发送IPROG指令实现寻址模块311的复位操作；完成复位操作后，将根据指定的地址由加载配置模块312加载重构配置文件。
所述加载配置模块312设置有热启动地址寄存器(WBSTAR)，WBSTAR指定了满足触发条件的比特流在Flash存储器400中不同重构配置文件的起始地址，WBSTAR被赋值的地址必须和即将配置的比特流在Flash存储器400中的物理位置相同，否则FPGA板100就无法从外部读取比特流。WBSTAR被赋值的数值都是提前根据既定程序的要求计算好的。加载配置模块312在收到IPROG指令后，擦除FPGA板100上原有的程序，按照WBSTAR所指向的起始地址从Flash存储器400开始读取新的重构配置文件完成下变频滤波模块500的重构与在线切换。
所述内部配置访问核300还包括配置文件校验器320；所述配置文件校验器320与配置文件处理器310连接，用于校验重构配置文件。校验结果正确时，启动重构配置文件；校验结果错误时，返回基地址的基础配置文件。配置文件校验器320从重构操作指令中分离出校验数据帧，校验数据帧中包含有结束帧标志和帧有效数据长度，帧有效数据长度用于校验提取Flash存储器400中的重构配置文件的有效数据长度。当加载配置模块312加载重构配置文件时，将有效程序数据从初始地址开始，按序写入到FPGA板100；同时将每次收到的有效程序数据按字节做累加，作为本地校验值；直到有效程序数据的长度与帧有效数据长度相符。若重构配置文件的结束帧与校验数据帧中的结束帧标志相同，则校验结果正确，启动加载完成的重构配置文件；若重构配置文件的结束帧与校验数据帧中的结束帧标志相同，则校验结果正确，则返回基地址的基础配置文件。
进一步，所述下变频滤波模块500包括ADC采集器510、基带滤波器520和DSP处理器530，所述ADC采集器510、多个并联连接的基带滤波器520和DSP处理器530依次连接，所述基带滤波器520连接所述加载配置模块312；所述多个基带滤波器520实现不同的信号处理功能。
模拟中频信号经过采样后，基带滤波器520的主要目的是经过数字混频将ADC采集器510采集的中频(IF)数字信号频谱下变频到基带信号，然后完成抽取滤波恢复原始信号，数字下变频技术是采用数字信号技术来实现下变频的。
因此，基带滤波器520所要完成的任务，一方面是将所需中频信号提取出来，将其搬移至基带；另一方面，对搬移至基带后的中频信号进行滤波处理，可以大大降低采样率，这也就意味着可以大大降低数据量，以减轻基带处理部分对DSP处理器530的计算速度的要求和对后续数据实时传输的要求。
进一步，所述基带滤波器520由NCO混频器521、至少一个CIC滤波器522和至少一个FIR滤波器523组成；优选地，NCO混频器521由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。不同的基带滤波器520的NCO混频器521的构造以及功能参数不同，且不同的基带滤波器520的CIC滤波器522和FIR滤波器523的数目和功能参数，以实现不同的信号处理功能。
参照图3，基带滤波器520将数字化后的信号分成两路，I路乘cos(ωn)，下变频到0中频，形成与原始信号相位相同的信号，之后该信号依次经过一个CIC滤波器522和一个FIR滤波器523实现滤波抽取；Q路乘sin(ωn)，形成与原始信号正交的信号，之后该信号依次经过一个CIC滤波器522和一个FIR滤波器523实现滤波抽取。正弦波sin(ωn)和余弦波cos(ωn)由NCO混频器521产生。NCO混频器521由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。相位累加器将数字本振频率转换为相位，相位加法器设置一定初始相位。I路的信号与Q路的信号进入到DSP处理器530计算。
此外，基带滤波器520的多个CIC滤波器522之间以及多个FIR滤波器523之间分别采用多级级联的结构，实现一定倍数的抽取。
所述下变频滤波模块500为单通道设计，工作模式单一；但通过内部配置访问核300从Flash存储器400加载不同的重构配置文件完成对下变频滤波模块500的重构与在线切换，即可实现多通道的运行方式；实现对基带信号不同方式的下变频处理，使得资源利用率大大提升，提高数字下变频装置配置的效率和灵活性。
参照图2，本发明实施例的第二方面，提供了一种静态可重构数字下变频系统，包括本发明的第一方面任一方案所述的静态可重构数字下变频装置和上位机600，所述上位机600与FPGA板100的第一通信接口200连接。
进一步，所述上位机600包括用于编写重构配置文件的配置库610。在上位机600利用配置库610完成不同的重构配置文件包括基础重构配置文件的编写；此外，上位机600将重构配置文件写入并存储在Flash存储器400中，基础重构配置文件存储在Flash存储器400的基地址，其余重构配置文件按照既定的地址存储在Flash存储器400的不同分区。上位机600中保存有不同重构配置文件的有效数据长度、结束帧以及其在Flash存储器400中的起始地址以便之后重构操作指令的编写与发送操作。
参照图4和图5，本发明的第三方面，提供了一种静态可重构数字下变频方法，包括以下步骤：
S100、上位机600发送重构操作指令到FPGA板100；
S200、FPGA板调用内部配置访问核从Flash存储器加载重构配置文件完成启动加载与功能切换。
进一步，一种静态可重构数字下变频方法，还包括以下步骤：
在进行步骤S100前，
S300、上位机600将编写好的重构配置文件固化到Flash存储器400中。
步骤S300具体如下，所述上位机600包括用于编写重构配置文件的配置库610。在上位机600利用配置库610完成不同的重构配置文件包括基础重构配置文件的编写；此外，上位机600将重构配置文件写入并存储在Flash存储器400中，基础重构配置文件存储在Flash存储器400的基地址，其余重构配置文件按照既定的地址存储在Flash存储器400的不同分区。上位机600中保存有不同重构配置文件的有效数据长度、结束帧以及其在Flash存储器400中的起始地址以便之后重构操作指令的编写与发送操作。
进一步，步骤S200具体包括：
S210、FPGA板100调用配置文件处理器310寻址并加载重构配置文件；
S220、FPGA板100调用配置文件校验器320校验重构配置文件。
具体地，步骤S210包括以下步骤：
S211、通过寻址模块311根据重构操作指令寻找对应重构配置文件所在的地址；
S212、通过加载配置模块312加载重构配置文件并重构下变频滤波模块500。
具体地，所述内部配置访问核300接收到重构操作指令后，调用配置文件处理器310通过Verilog编码的方式实现状态机，并通过状态机发送IPROG指令实现寻址模块311的复位操作；完成复位操作后，将根据指定的地址由加载配置模块312加载重构配置文件并重构下变频滤波模块500。
所述加载配置模块312设置有热启动地址寄存器(WBSTAR)，WBSTAR指定了满足触发条件的比特流在Flash存储器400中不同重构配置文件的起始地址，WBSTAR被赋值的地址必须和即将配置的比特流在Flash存储器400中的物理位置相同，否则FPGA板100就无法从外部读取比特流。WBSTAR被赋值的数值都是提前根据既定程序的要求计算好的。加载配置模块312在收到IPROG指令后，擦除FPGA板100上原有的程序，按照WBSTAR所指向的起始地址从Flash存储器400开始读取新的重构配置文件完成下变频滤波模块500的重配置。
进一步，步骤S220具体包括：
S221、FPGA板100调用配置文件校验器320校验重构配置文件；
S222、校验结果正确时，启动重构配置文件；校验结果错误时，返回基地址的基础配置文件。
更具体地，步骤S220如下：配置文件校验器320从重构操作指令中分离出校验数据帧，校验数据帧中包含有结束帧标志和帧有效数据长度，帧有效数据长度用于校验提取Flash存储器400中的重构配置文件的有效数据长度。当加载配置模块312加载重构配置文件时，将有效程序数据从初始地址开始，按序写入到FPGA板100；同时将每次收到的有效程序数据按字节做累加，作为本地校验值；直到有效程序数据的长度与帧有效数据长度相符。若重构配置文件的结束帧与校验数据帧中的结束帧标志相同，则校验结果正确，启动加载完成的重构配置文件；若重构配置文件的结束帧与校验数据帧中的结束帧标志相同，则校验结果正确，则返回基地址的基础配置文件。
进一步，一种静态可重构数字下变频方法，还包括以下步骤：
在进行步骤S300后，
S400、按照重构配置文件运行下变频滤波模块500滤波中频信号。在步骤S400中，下变频滤波模块500加载完重构配置文件后，按照重构配置文件对基带滤波器520进行重构与在线切换，即对应不同的工程选择不同的基带滤波器运行，使基带滤波器520启动新的工程，实现对基带信号不同方式的下变频处理。
具体地，步骤S400包括以下步骤：
S410、获取模拟信号并将所述的模拟信号转换为数字中频信号；
S420、对数字中频信号进行混频和滤波抽取处理；
S430、输出到DSP处理器530进行数据处理。
参照图3，更具体地，在步骤S420中，所述基带滤波器520由NCO混频器521、至少一个CIC滤波器522和至少一个FIR滤波器523组成；基带滤波器520将数字化后的信号分成两路，I路乘cos(ωn)，形成与原始信号相位相同的信号；Q路乘sin(ωn)，形成与原始信号正交的信号。其中正弦波sin(ωn)和余弦波cos(ωn)由NCO混频器521产生，NCO混频器521由相位加法器、相位累加器和正余弦表存储器的一种或多种组成。相位累加器将数字本振频率转换为相位，相位加法器设置一定初始相位。NCO混频器521将数字中频信号正交混频以搬移到基带。基带滤波器520的CIC滤波器522和FIR滤波器523采用多级级联的结构，实现一定倍数的抽取滤波从而降低采样率。
通过上位机600在线发送重构配置指令，将Flash存储器400中的配置文件加载到加载配置模块312并对应选择不同的基带滤波器520，按指令实时完成不同工程的处理；无需修改底层代码，无需重复编译程序即可实现多通道配置、多速率整合的数字下变频技术。
以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。

Claims (10)

1.一种静态可重构数字下变频装置，其特征在于，包括FPGA板与用于存储重构配置文件的Flash存储器；
所述FPGA板包括：
第一通信接口，用于接收来自上位机的重构操作指令；
内部配置访问核，分别与第一通信接口和Flash存储器连接，用于加载和校验重构配置文件；
下变频滤波模块，与内部配置访问核连接，用于接收中频信号并对所述中频信号滤波后输出基带信号。
2.根据权利要求1所述的一种静态可重构数字下变频装置，其特征在于，所述Flash存储器分区存放多个不同的重构配置文件，基地址存放冷启动或加载配置失败返回的基础配置文件。
3.根据权利要求2所述的一种静态可重构数字下变频装置，其特征在于，所述内部配置访问核包括：
配置文件处理器，分别与Flash存储器和下变频滤波模块连接，用于寻址与加载重构配置文件，根据重构配置文件实现下变频滤波模块的重构与功能切换；
配置文件校验器，与配置文件处理器连接，用于校验重构配置文件。
4.根据权利要求3所述的一种静态可重构数字下变频装置，其特征在于，所述下变频滤波模块包括ADC采集器、多个并联连接的基带滤波器和DSP处理器，所述ADC采集器、基带滤波器和DSP处理器依次连接；所述多个基带滤波器实现不同的信号处理功能。
5.一种静态可重构数字下变频系统，包括权利要求1-4任一项所述的静态可重构数字下变频装置和上位机，所述上位机与FPGA板的第一通信接口连接。
6.根据权利要求5所述的一种静态可重构数字下变频系统，所述上位机包括用于编写重构配置文件的配置库。
7.一种静态可重构数字下变频方法，其特征在于，包括以下步骤：上位机发送重构操作指令到FPGA板；FPGA板调用内部配置访问核从Flash存储器加载重构配置文件完成启动加载与功能切换。
8.根据权利要求7所述的一种静态可重构数字下变频方法，其特征在于，还包括以下步骤：
在所述上位机发送重构操作指令到FPGA板前，上位机将编写好的重构配置文件固化到Flash存储器中；
在所述FPGA板调用内部配置访问核从Flash存储器加载重构配置文件到下变频滤波模块后，按照重构配置文件运行下变频滤波模块滤波中频信号。
9.根据权利要求7或8任一项所述的一种静态可重构数字下变频方法，其特征在于，所述的FPGA板调用内部配置访问核从Flash存储器加载重构配置文件到下变频滤波具体包括：FPGA板调用配置文件处理器寻址并加载重构配置文件；FPGA板调用配置文件校验器校验重构配置文件。
10.根据权利要求9所述的一种静态可重构数字下变频方法，其特征在于，所述FPGA板调用配置文件校验器校验重构配置文件具体包括：FPGA板调用配置文件校验器校验重构配置文件；校验结果正确时，启动重构配置文件；校验结果错误时，返回基地址的基础配置文件。
CN201811633706.6A 2018-12-29 2018-12-29 静态可重构数字下变频装置、系统及其方法 Pending CN109460383A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811633706.6A CN109460383A (zh) 2018-12-29 2018-12-29 静态可重构数字下变频装置、系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811633706.6A CN109460383A (zh) 2018-12-29 2018-12-29 静态可重构数字下变频装置、系统及其方法

Publications (1)

Publication Number Publication Date
CN109460383A true CN109460383A (zh) 2019-03-12

Family

ID=65615633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811633706.6A Pending CN109460383A (zh) 2018-12-29 2018-12-29 静态可重构数字下变频装置、系统及其方法

Country Status (1)

Country Link
CN (1) CN109460383A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111274183A (zh) * 2020-02-21 2020-06-12 山东超越数控电子股份有限公司 多路高速协议接口动态可重构系统及实现方法
CN111600615A (zh) * 2020-06-08 2020-08-28 四川创智联恒科技有限公司 一种适用于软件无线电场景的通用上下变频器
CN111857866A (zh) * 2020-06-29 2020-10-30 浪潮电子信息产业股份有限公司 一种多动态核的加载方法、装置和计算机可读存储介质
CN116578527A (zh) * 2023-03-31 2023-08-11 中电科国海信通科技(海南)有限公司 应用于智慧农业的mcu芯片及通信协议配置方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104570846A (zh) * 2014-12-04 2015-04-29 中国航空工业集团公司第六三一研究所 Fpga重配置控制器及其控制方法
CN106100588A (zh) * 2016-07-25 2016-11-09 南京铁道职业技术学院 一种基于fpga的可重构多通道数字下变频系统及方法
CN107479913A (zh) * 2017-07-27 2017-12-15 中国船舶重工集团公司第七二四研究所 一种fpga配置多启动低资源占用更新方法及实施系统
CN209118280U (zh) * 2018-12-29 2019-07-16 中科院计算技术研究所南京移动通信与计算创新研究院 一种静态可重构数字下变频装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104570846A (zh) * 2014-12-04 2015-04-29 中国航空工业集团公司第六三一研究所 Fpga重配置控制器及其控制方法
CN106100588A (zh) * 2016-07-25 2016-11-09 南京铁道职业技术学院 一种基于fpga的可重构多通道数字下变频系统及方法
CN107479913A (zh) * 2017-07-27 2017-12-15 中国船舶重工集团公司第七二四研究所 一种fpga配置多启动低资源占用更新方法及实施系统
CN209118280U (zh) * 2018-12-29 2019-07-16 中科院计算技术研究所南京移动通信与计算创新研究院 一种静态可重构数字下变频装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111274183A (zh) * 2020-02-21 2020-06-12 山东超越数控电子股份有限公司 多路高速协议接口动态可重构系统及实现方法
CN111600615A (zh) * 2020-06-08 2020-08-28 四川创智联恒科技有限公司 一种适用于软件无线电场景的通用上下变频器
CN111857866A (zh) * 2020-06-29 2020-10-30 浪潮电子信息产业股份有限公司 一种多动态核的加载方法、装置和计算机可读存储介质
CN111857866B (zh) * 2020-06-29 2022-06-17 浪潮电子信息产业股份有限公司 一种多动态核的加载方法、装置和计算机可读存储介质
CN116578527A (zh) * 2023-03-31 2023-08-11 中电科国海信通科技(海南)有限公司 应用于智慧农业的mcu芯片及通信协议配置方法

Similar Documents

Publication Publication Date Title
CN109460383A (zh) 静态可重构数字下变频装置、系统及其方法
CN100440879C (zh) 能适应多个无线通信系统的移动无线通信装置
CN105677335B (zh) 提高移动终端首次开机速度的方法及装置
KR100932058B1 (ko) 피어 투 피어 핸드셋 통신 시스템 및 방법
CN1781077B (zh) 选择性地加载用于在Java微型设备中调试Java应用程序的远程类或资源的系统和方法
US6587671B1 (en) RF test set with concurrent measurement architecture
EP2550794A1 (en) Communications device
CN101099400A (zh) 评价应用程序和处理装置之间的兼容性的方法
CN110554938B (zh) 一种基于脚本集合的bios测试方法、系统、终端及存储介质
CN108958730A (zh) 应用程序组件共享方法及装置、终端设备及可读存储介质
US7245904B2 (en) Reconfiguration of programmable components in an electronic apparatus
CN103077061A (zh) 一种应用软件在安卓设备的安装方法和系统
CN106066802A (zh) 一种加载mbn文件的方法和装置
CN101854743B (zh) 无线接口层驱动多模终端机的方法及多模终端机
CN105320558A (zh) 一种移动终端及其启动的方法
CN109408471B (zh) 一种基于匹配树的压缩包解压方法、装置及存储介质
CN209118280U (zh) 一种静态可重构数字下变频装置
WO2006013112A2 (en) Compact storage of program code on mobile terminals
CN102455907A (zh) 多卡手机应用软件设计方法
CN101247606A (zh) 一种获取定制业务的方法及设备
CN106648805A (zh) 一种智能装置、智能系统及智能安装应用的方法
CN1980433A (zh) 搜寻移动通信装置功能选项的方法
CN109586687A (zh) 数字下变频滤波器、系统、滤波方法、装置及其存储介质
CN115840598A (zh) 基于应用市场的微前端架构系统、开发方法、设备和介质
Sáenz Rodríguez et al. 8-bit softcore microprocessor with dual accumulator designed to be used in FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 211135 floor 1-3, auxiliary building, building 6, artificial intelligence Industrial Park, Nanjing City, Jiangsu Province

Applicant after: Zhongke Nanjing mobile communication and computing Innovation Research Institute

Address before: 211135 3rd floor, building 6, no.266 Chuangyan Road, Qilin high tech Zone, Nanjing City, Jiangsu Province

Applicant before: INSTITUTE OF COMPUTING TECHNOLOGY, CHINESE ACADEMY OF SCIENCES, NANJING INSTITUTE OF MOBILE COMMUNICATIONS AND COMPUTING INNOVATION