CN112860595B - Pci设备或pcie设备、数据存取方法及相关组件 - Google Patents
Pci设备或pcie设备、数据存取方法及相关组件 Download PDFInfo
- Publication number
- CN112860595B CN112860595B CN202110270349.7A CN202110270349A CN112860595B CN 112860595 B CN112860595 B CN 112860595B CN 202110270349 A CN202110270349 A CN 202110270349A CN 112860595 B CN112860595 B CN 112860595B
- Authority
- CN
- China
- Prior art keywords
- data
- data block
- equipment
- memory
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开了一种PCI设备或PCIE设备、数据存取方法及相关组件,该方法包括:建立设备的设备内存与主机的主机内存的地址映射;根据设备内存的大小将设备中存储的预设数据分块,得到多个数据块;对每个数据块执行以下动作:按照该数据块在预设数据中的地址,将该数据块加载到设备内存,以使该数据块根据地址映射被传送至主机内存中。本申请将预设数据分块后逐个加载到设备内存以便主机逐个读取,最终达到完整读取所有预设数据的目的,这一过程不要求设备内存一次性存入所有预设数据,避免额外的硬件和芯片逻辑的修改,整个方法在PCI/PCIE层实现,不涉及其他逻辑协议,可确保系统的最大兼容和简洁,适用于各类设备初始状态的数据交互。
Description
技术领域
本发明涉及PCI/PCIE数据传输领域,特别涉及一种PCI设备或PCIE设备、数据存取方法及相关组件。
背景技术
由于PCI(Peripheral Component Interconnect,外设组件互联标准)/PCIE(Peripheral Component Interconnect Express,最新的总线和接口标准)功能设备的多种多样,主板的上电初始引导程序不可能囊括所有设备的初始化程序,从而导致无法识别新设备的情况出现。为了解决这个问题,PCI/PCIE协议提供了一种机制expansion ROM(后续简称为EXPROM),该机制设置于设备中,当主板与设备链接,EXPROM建立主机和设备ROM(Read-Only Memory,只读内存)或RAM(Random Access Memory,随机存取存储器)的映射,并将初始引导程序存放在ROM或RAM中由主机读取运行。
这种机制要求设备提供足够的ROM或RAM资源来一次性容纳整个初始引导程序,如果设备内部ROM或RAM资源有限,还需要外挂ROM存储器,成本较高,且后续设备工作中很少用到,造成较大的资源浪费。
因此,如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
发明内容
有鉴于此,本发明的目的在于提供一种PCI设备或PCIE设备、数据存取方法及相关组件。其具体方案如下:
一种数据存取方法,应用于PCI设备或PCIE设备,包括:
建立设备的设备内存与主机的主机内存的地址映射;
根据所述设备内存的大小将所述设备中存储的预设数据分块,得到多个数据块;
对每个所述数据块执行以下动作:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中。
优选的,所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被所述主机读取至所述主机内存中。
优选的,所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被所述设备发送至所述主机内存中。
优选的,所述数据存取方法还包括:
当所有所述数据块被传送至所述主机内存,向所述主机发送完成指令,以使所述主机将所有所述数据块整合为所述预设数据并运行。
优选的,所述预设数据为Preboot Code。
优选的,所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
在所述设备的数据寄存器的编号位写入该数据块在所述预设数据中对应的编号;
在所述设备的控制寄存器的写入指示状态位中写入该数据块的写入指示状态,以使所述设备根据所述编号位和该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存;
当所述设备将该数据块加载到所述设备内存,在所述设备的状态寄存器的写入完成状态位更新该数据块的写入完成状态,以使该数据块从所述设备内存被传送至所述主机内存中。
优选的,所述在所述设备的数据寄存器的编号位写入该数据块在所述预设数据中对应的编号的过程,包括:
当上一个待传送的数据块从所述设备内存被传送至所述主机内存,将所述数据寄存器的编号位更新为当前待传送的该数据块在所述预设数据中对应的编号。
相应的,本申请还公开了一种数据存取系统,应用于PCI设备或PCIE设备,包括:
映射模块,用于建立设备的设备内存与主机的主机内存的地址映射;
分块模块,用于根据所述设备内存的大小将所述设备中存储的预设数据分块,得到多个数据块;
动作模块,用于对每个所述数据块执行以下动作:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中。
相应的,本申请还公开了一种PCI设备或PCIE设备,包括如上文所述的数据存取系统、设备内存、数据寄存器、控制寄存器以及状态寄存器,其中:
所述数据寄存器用于在编号位记录每次待传送的数据块在预设数据中对应的编号;
所述控制寄存器用于在写入指示状态位记录该数据块的写入指示状态,以使设备根据所述编号位和该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存;
所述状态寄存器用于当所述设备将该数据块加载到所述设备内存,在写入完成状态位记录该数据块的写入完成状态,以使该数据块从所述设备内存被传送至主机内存中。
相应的,本申请还公开了一种可读存储介质,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上文任一项所述的数据存取方法的步骤。
本申请公开了一种数据存取方法,应用于PCI设备或PCIE设备,包括:建立设备的设备内存与主机的主机内存的地址映射;根据所述设备内存的大小将所述设备中存储的预设数据分块,得到多个数据块;对每个所述数据块执行以下动作:按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中。本申请将预设数据分块后逐个加载到设备内存,以便主机逐个读取预设数据,最终达到完整读取所有预设数据的目的,这一过程中不要求设备内存一次性存入所有预设数据,避免额外的硬件和芯片逻辑的修改,整个方法在PCI/PCIE层即可实现,不涉及其他逻辑协议,可确保系统的最大兼容和简洁,适用于各类设备初始状态的数据交互。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例中一种数据存取方法的步骤流程图;
图2为本发明实施例中一种数据存取方法的具体示意图;
图3为本发明实施例中一种数据存取系统的结构分布图;
图4为本发明实施例中一种PCI设备或PCIE设备的结构分布图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有的EXPROM机制要求设备提供足够的ROM或RAM资源来一次性容纳整个初始引导程序,如果设备内部ROM或RAM资源有限,还需要外挂ROM存储器,成本较高,且后续设备工作中很少用到,造成较大的资源浪费。
本申请将预设数据分块后逐个加载到设备内存,以便主机逐个读取预设数据,最终达到完整读取所有预设数据的目的,这一过程中不要求设备内存一次性存入所有预设数据,避免额外的硬件和芯片逻辑的修改,整个方法在PCI/PCIE层即可实现,不涉及其他逻辑协议,可确保系统的最大兼容和简洁,适用于各类设备初始状态的数据交互。
本发明实施例公开了一种数据存取方法,应用于PCI设备或PCIE设备,参见图1所示,包括:
S1:建立设备的设备内存与主机的主机内存的地址映射;
可以理解的是,设备内存与主板内存的地址映射的建立,可以沿用原机制中的EXPROM BAR来实现。
S2:根据设备内存的大小将设备中存储的预设数据分块,得到多个数据块;
具体的,数据块的大小应当不超过设备内存,从而能够一次性将一个数据块载入设备内存中,同时为了提高数据存取效率,通常设置数据块的大小为小于且接近设备内存上限的数值。
S3:对每个数据块执行以下动作:
按照该数据块在预设数据中的地址,将该数据块加载到设备内存,以使该数据块根据地址映射被传送至主机内存中。
可以理解的是,数据块被传送至主机内存的动作,既可以由主机主动读取设备内存实现,也可以由设备主动发送到主机内存实现,也即步骤S3的实施有以下两种思路:一是按照该数据块在预设数据中的地址,将该数据块加载到设备内存,以使该数据块根据地址映射被主机读取至主机内存中;二是按照该数据块在预设数据中的地址,将该数据块加载到设备内存,以使该数据块根据地址映射被设备发送至主机内存中。
具体的,步骤S3的实现方法可利用设备内部的寄存器完成,从设备内自定义三个寄存器用于设置相关状态位,来达到设备和主板在指令和状态上的握手交流,具体的:
在设备的数据寄存器的编号位写入该数据块在预设数据中对应的编号;
在设备的控制寄存器的写入指示状态位中写入该数据块的写入指示状态,以使设备根据编号位和该数据块在预设数据中的地址,将该数据块加载到设备内存;
当设备将该数据块加载到设备内存,在设备的状态寄存器的写入完成状态位更新该数据块的写入完成状态,以使该数据块从设备内存被传送至主机内存中。
进一步的,在设备的数据寄存器的编号位写入该数据块在预设数据中对应的编号的过程,包括:
当上一个待传送的数据块从设备内存被传送至主机内存,将数据寄存器的编号位更新为当前待传送的该数据块在预设数据中对应的编号。
可以理解的是,数据寄存器、控制寄存器、状态寄存器中数据的写入和更新各有条件、前后关联,设备和主板依次对这三个寄存器进行读写,以主机主动读取为例,参见图2所示:设备内增加一组寄存器Vendor Specific Registers(VS Regs)作为数据寄存器、控制寄存器和状态寄存器,设备内存Device Memory和主机内存Host Memory通过常规机制中Exprom Bar建立地址映射Exprom Mem Map,设备侧Device Side将预设数据Preboot Code分为多个数据块Slice 1-N,首先主机在数据寄存器的编号位更新当前待传送的数据块的编号x,然后主机对控制寄存器的写入指示状态位更新写入指示状态,当设备检测到写入指示状态位的更新,将编号位对应的数据块Slice x加载到设备内存,然后设备在状态寄存器的写入完成状态位更新写入完成状态,当主机检测到状态寄存器的写入完成状态位的更新,将设备内存中的数据块Slice x读取到主机内存中,并更新数据寄存器的编号为x+1……循环该过程,直至最后一块数据块被传送到主机内存为止,从而完成所有数据块按照预设数据的顺序被传送到主机内存的操作。
可以理解的是,数据存取方法还进一步包括:
S4:当所有数据块被传送至主机内存,向主机发送完成指令,以使主机将所有数据块整合为预设数据并运行。
除此外,考虑设备的初始状态,本实施例中步骤S1建立设备内存与主板内存的地址映射之前,还可以包括:
对主机和设备上电并完成初始化;
通过主机识别预设数据并根据预设数据分配主板内存。
其中,本实施例中预设数据为Preboot Code,也即初始引导程序,除此外,其他的通用数据也可以这种方式进行数据传输,本实施例不作限制。该方法的核心优势在于不作硬件外扩和芯片逻辑的修改,对初始状态的设备进行数据存取,例如服务器初上电时的BMC(Baseboard Manager Controller,基板管理控制器)或固态硬盘不支持NVME协议(Non-Volatile Memory Express,非易失性存储器协议),此时即可利用本实施例中方法,通过PCIE协议与NVME进行数据交互。
本申请实施例将预设数据分块后逐个加载到设备内存,以便主机逐个读取预设数据,最终达到完整读取所有预设数据的目的,这一过程中不要求设备内存一次性存入所有预设数据,避免额外的硬件和芯片逻辑的修改,整个方法在PCI/PCIE层即可实现,不涉及其他逻辑协议,可确保系统的最大兼容和简洁,适用于各类设备初始状态的数据交互。
相应的,本申请还公开了一种数据存取系统,应用于PCI设备或PCIE设备,参见图3所示,该系统包括:
映射模块01,用于建立设备的设备内存与主机的主机内存的地址映射;
分块模块02,用于根据设备内存的大小将设备中存储的预设数据分块,得到多个数据块;
动作模块03,用于对每个数据块执行以下动作:
按照该数据块在预设数据中的地址,将该数据块加载到设备内存,以使该数据块根据地址映射被传送至主机内存中。
在一些具体的实施例中,动作模块03具体用于:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被所述主机读取至所述主机内存中。
在一些具体的实施例中,动作模块03具体用于:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被所述设备发送至所述主机内存中。
在一些具体的实施例中,动作模块03还用于:
当所有所述数据块被传送至所述主机内存,向所述主机发送完成指令,以使所述主机将所有所述数据块整合为所述预设数据并运行。
在一些具体的实施例中,所述预设数据为Preboot Code。
在一些具体的实施例中,动作模块03具体用于:
在所述设备的数据寄存器的编号位写入该数据块在所述预设数据中对应的编号;
在所述设备的控制寄存器的写入指示状态位中写入该数据块的写入指示状态,以使所述设备根据所述编号位和该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存;
当所述设备将该数据块加载到所述设备内存,在所述设备的状态寄存器的写入完成状态位更新该数据块的写入完成状态,以使该数据块从所述设备内存被传送至所述主机内存中。
在一些具体的实施例中,动作模块03还用于:
当上一个待传送的数据块从所述设备内存被传送至所述主机内存,将所述数据寄存器的编号位更新为当前待传送的该数据块在所述预设数据中对应的编号。
本申请实施例将预设数据分块后逐个加载到设备内存,以便主机逐个读取预设数据,最终达到完整读取所有预设数据的目的,这一过程中不要求设备内存一次性存入所有预设数据,避免额外的硬件和芯片逻辑的修改,整个方法在PCI/PCIE层即可实现,不涉及其他逻辑协议,可确保系统的最大兼容和简洁,适用于各类设备初始状态的数据交互。
相应的,本申请实施例还公开了一种PCI设备或PCIE设备,如图4所示,包括如上文的数据存取系统11、设备内存12、数据寄存器13、控制寄存器14以及状态寄存器15,其中:
数据寄存器13用于在编号位记录每次待传送的数据块在预设数据中对应的编号;
控制寄存器14用于在写入指示状态位记录该数据块的写入指示状态,以使设备根据编号位和该数据块在预设数据中的地址,将该数据块加载到设备内存12;
状态寄存器15用于当设备将该数据块加载到设备内存12,在写入完成状态位记录该数据块的写入完成状态,以使该数据块从设备内存12被传送至主机内存中。
本申请实施例将预设数据分块后逐个加载到设备内存,以便主机逐个读取预设数据,最终达到完整读取所有预设数据的目的,这一过程中不要求设备内存一次性存入所有预设数据,避免额外的硬件和芯片逻辑的修改,整个方法在PCI/PCIE层即可实现,不涉及其他逻辑协议,可确保系统的最大兼容和简洁,适用于各类设备初始状态的数据交互。
相应的,本申请实施例还公开了一种可读存储介质,可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上文任一项的数据存取方法的步骤。
其中,具体有关数据存取方法的相关内容可以参照上文实施例中的具体描述,此处不再赘述。
其中,本实施例的可读存储介质具有与上文实施例中数据存取方法相同的技术效果,此处不再赘述。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种PCI设备或PCIE设备、数据存取方法及相关组件进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种数据存取方法,应用于PCI设备或PCIE设备,其特征在于,包括:
建立设备的设备内存与主机的主机内存的地址映射;
根据所述设备内存的大小将所述设备中存储的预设数据分块,得到多个数据块;
对每个所述数据块执行以下动作:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中;
所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
在所述设备的数据寄存器的编号位写入该数据块在所述预设数据中对应的编号;
在所述设备的控制寄存器的写入指示状态位中写入该数据块的写入指示状态,以使所述设备根据所述编号位和该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存;
当所述设备将该数据块加载到所述设备内存,在所述设备的状态寄存器的写入完成状态位更新该数据块的写入完成状态,以使该数据块从所述设备内存被传送至所述主机内存中。
2.根据权利要求1所述数据存取方法,其特征在于,所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被所述主机读取至所述主机内存中。
3.根据权利要求1所述数据存取方法,其特征在于,所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被所述设备发送至所述主机内存中。
4.根据权利要求1所述数据存取方法,其特征在于,还包括:
当所有所述数据块被传送至所述主机内存,向所述主机发送完成指令,以使所述主机将所有所述数据块整合为所述预设数据并运行。
5.根据权利要求1所述数据存取方法,其特征在于,所述预设数据为Preboot Code。
6.根据权利要求1所述数据存取方法,其特征在于,所述在所述设备的数据寄存器的编号位写入该数据块在所述预设数据中对应的编号的过程,包括:
当上一个待传送的数据块从所述设备内存被传送至所述主机内存,将所述数据寄存器的编号位更新为当前待传送的该数据块在所述预设数据中对应的编号。
7.一种数据存取系统,应用于PCI设备或PCIE设备,其特征在于,包括:
映射模块,用于建立设备的设备内存与主机的主机内存的地址映射;
分块模块,用于根据所述设备内存的大小将所述设备中存储的预设数据分块,得到多个数据块;
动作模块,用于对每个所述数据块执行以下动作:
按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中;
所述按照该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存,以使该数据块根据所述地址映射被传送至所述主机内存中的过程,包括:
在所述设备的数据寄存器的编号位写入该数据块在所述预设数据中对应的编号;
在所述设备的控制寄存器的写入指示状态位中写入该数据块的写入指示状态,以使所述设备根据所述编号位和该数据块在所述预设数据中的地址,将该数据块加载到所述设备内存;
当所述设备将该数据块加载到所述设备内存,在所述设备的状态寄存器的写入完成状态位更新该数据块的写入完成状态,以使该数据块从所述设备内存被传送至所述主机内存中。
8.一种PCI设备或PCIE设备,其特征在于,包括如权利要求7所述的数据存取系统、设备内存、数据寄存器、控制寄存器以及状态寄存器。
9.一种可读存储介质,其特征在于,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的数据存取方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110270349.7A CN112860595B (zh) | 2021-03-12 | 2021-03-12 | Pci设备或pcie设备、数据存取方法及相关组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110270349.7A CN112860595B (zh) | 2021-03-12 | 2021-03-12 | Pci设备或pcie设备、数据存取方法及相关组件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112860595A CN112860595A (zh) | 2021-05-28 |
CN112860595B true CN112860595B (zh) | 2022-10-14 |
Family
ID=75994315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110270349.7A Active CN112860595B (zh) | 2021-03-12 | 2021-03-12 | Pci设备或pcie设备、数据存取方法及相关组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112860595B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116225996A (zh) * | 2022-12-30 | 2023-06-06 | 中科驭数(北京)科技有限公司 | 一种映射系统、映射方法、设备及介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111679921A (zh) * | 2020-06-09 | 2020-09-18 | Oppo广东移动通信有限公司 | 内存共享方法、内存共享装置及终端设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8291174B2 (en) * | 2007-08-15 | 2012-10-16 | Micron Technology, Inc. | Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same |
CN100541454C (zh) * | 2007-12-14 | 2009-09-16 | 东软集团股份有限公司 | 一种数据缓存方法及系统 |
CN101515295B (zh) * | 2009-03-23 | 2010-12-01 | 浙江大学 | 片上硬件数据库的高速缓冲器支持实现方法 |
US20110107020A1 (en) * | 2009-10-30 | 2011-05-05 | Duan Binghua | Hibernation solution for embedded devices and systems |
CN109726144B (zh) * | 2018-12-27 | 2021-11-02 | 新华三技术有限公司 | 一种数据报文的处理方法和装置 |
CN111666228A (zh) * | 2020-05-12 | 2020-09-15 | 新华三半导体技术有限公司 | 数据传输方法及装置 |
CN112463307B (zh) * | 2020-12-11 | 2024-02-23 | 深信服科技股份有限公司 | 一种数据传输方法、装置、设备及可读存储介质 |
-
2021
- 2021-03-12 CN CN202110270349.7A patent/CN112860595B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111679921A (zh) * | 2020-06-09 | 2020-09-18 | Oppo广东移动通信有限公司 | 内存共享方法、内存共享装置及终端设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112860595A (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050172068A1 (en) | Memory card and semiconductor device | |
KR101555210B1 (ko) | 휴대용 단말기에서 내장 대용량 메모리를 이용한 컨텐츠 다운로드 방법 및 장치 | |
CN101373433A (zh) | 更新bios的方法以及使用该方法的电脑与系统 | |
CN103365696A (zh) | Bios镜像文件获取方法及装置 | |
CN108509215B (zh) | 一种系统软件的更换方法、装置、终端设备及存储介质 | |
US6732249B1 (en) | Host computer virtual memory within a network interface adapter | |
CN100397344C (zh) | 切换在系统复位异常时锁定页表项的锁定位组合的方法 | |
CN114691300A (zh) | 一种虚拟机实例的热迁移方法 | |
CN112860595B (zh) | Pci设备或pcie设备、数据存取方法及相关组件 | |
CN112148337A (zh) | 一种固件升级方法及装置 | |
CN114020340B (zh) | 一种服务器系统及其数据处理方法 | |
CN114691224A (zh) | 设备加载系统、方法及电子设备 | |
CN101465754A (zh) | 加载复位配置字的方法、设备及通信单板 | |
CN110765060A (zh) | Mdio总线到并行总线转换方法及装置、设备、介质 | |
CN113704177B (zh) | 一种服务器固件升级文件的存储方法、系统及相关组件 | |
US7111160B1 (en) | Method and apparatus for using a development port for boot up | |
CN115878327A (zh) | 总线预留方法、装置、服务器、电子设备和存储介质 | |
CN113434089B (zh) | 数据搬移方法、装置及pcie系统 | |
CN115905095A (zh) | Usb免驱通信方法、装置、电子设备及存储介质 | |
CN113031863B (zh) | Ssd命令相关性管理方法、装置、计算机设备及存储介质 | |
CN111338998B (zh) | 基于amp系统的flash访问处理方法及装置 | |
CN111651124B (zh) | Ssd映射表多核分区并行重建方法、装置、设备及介质 | |
US8341334B2 (en) | Flash memory apparatus and method for operating the same and data storage system | |
CN114116008A (zh) | 命令队列管理方法、装置、可读存储介质及电子设备 | |
KR20090053164A (ko) | 상태 정보를 관리하는 플래시 메모리 제어 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |