CN116225996A - 一种映射系统、映射方法、设备及介质 - Google Patents
一种映射系统、映射方法、设备及介质 Download PDFInfo
- Publication number
- CN116225996A CN116225996A CN202211737245.3A CN202211737245A CN116225996A CN 116225996 A CN116225996 A CN 116225996A CN 202211737245 A CN202211737245 A CN 202211737245A CN 116225996 A CN116225996 A CN 116225996A
- Authority
- CN
- China
- Prior art keywords
- register set
- mapping
- device system
- memory
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000004044 response Effects 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 10
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 238000011161 development Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本公开涉及一种映射系统、映射方法、设备及介质，本公开通过设置包括第一寄存器组、映射器和第二寄存器组的映射系统来连接主机系统和设备系统，利用第一寄存器组作为与主机系统的接口来接收主机系统的读写操作，并通过映射器和第二寄存器组，将第一寄存器组空间映射设备系统的内存空间中，从而实现将第一寄存器组空间与设备系统之间的存储空间映射，进而使得主机系统对第一寄存器组的读写操作，相当于是对设备系统的内存空间进行读写操作。而且使用该映射系统可以不用为不同寄存器调整布局，和专门为设备系统写特定的映射逻辑，此外还可灵活设置配置信息，提高了硬件的泛用性，同时降低了软件与硬件的耦合度，便于调试，提高了开发效率。
Description
技术领域
本公开涉及数据传输技术领域，具体涉及一种映射系统、映射方法、设备及介质。
背景技术
PCI(Peripheral Component Interconnect)是一种由英特尔公司1991年推出的用于定义局部总线的标准。主要是在计算系统中连接外设的一种总线技术。在计算机系统中普遍使用，例如连接网卡，显卡，硬盘等。经过几十年的发展到今天，PCI家族谱系更加丰富，PCI连接的设备种类越来越多，例如最近兴起的DPU(Data Processing Unit)技术方案也在使用。
传统被动的PCI设备，它本身没有独立的CPU，内存等，更没有独立的操作系统，PCI设备系统直接读写主机侧寄存器，并直接完成固定的业务逻辑。而带有独立运行的计算系统的PCI设备，则需要将主机侧的数据内容实时映射到PCI设备系统的内存中，由对应的软件执行业务逻辑，相应的，软件也需要将执行结果写回主机侧，因此需要一种方案来实现将主机的读写操作映射到PCI设备系统侧的空间。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种映射系统、映射方法、设备及介质。
第一方面，本公开提供了一种映射系统，连接于主机系统和设备系统之间，包括第一寄存器组、映射器和第二寄存器组，其中：
所述第一寄存器组用于接收所述主机系统对自身的读写操作；
所述映射器用于通过所述第二寄存器组，将所述第一寄存器组空间映射到所述设备系统中，以使对所述第一寄存器组的读写操作映射为对所述设备系统空间的读写操作。
可选的，所述映射器使用直接存储器访问的方式通过所述第二寄存器组，将对所述第一寄存器组的读写操作映射为对所述设备系统空间的读写操作。
可选的，所述第一寄存器组包括多个寄存器，所述第二寄存器组包括多个寄存器。
第二方面，本公开提供了一种映射方法，包括：
响应于设备系统的映射指令，确定第一寄存器组与设备系统内存空间之间映射关系的配置信息，并将所述配置信息存放在第二寄存器组中；
根据所述配置信息，将所述第一寄存器组空间映射至所述设备系统的内存空间，以使主机系统对所述第一寄存器组的读写操作映射至所述设备系统内。
可选的，所述响应于设备系统的映射指令，确定记录第一寄存器组与设备系统的内存空间之间映射关系的配置信息，并将所述配置信息存放在第二寄存器组中，包括：
响应于设备系统的映射指令，在所述第一寄存器组中选择多个第一目标寄存器，以及在所述第二寄存器组中选择多个第二目标寄存器；
获取所述设备系统所分配内存空间的内存地址；
将多个所述第一目标寄存器与所述内存地址相对应，形成所述配置信息，并将所述配置信息存放在多个第二目标寄存器中。
可选的，所述根据所述配置信息，将所述第一寄存器组空间映射至所述设备系统的内存空间，以使主机系统对所述第一寄存器组的读写操作映射至所述设备系统内，包括：
响应于所述主机系统的读取操作，通过多个所述第二目标寄存器中的配置信息和映射器，将所述设备系统的内存空间映射到多个所述第一目标寄存器中，以使所述主机系统读取所述设备系统的内存空间；
响应于所述主机系统的写入操作，通过多个所述第二目标寄存器中的配置信息和映射器，将多个所述第一目标寄存器的存储空间映射到所述设备系统的内存空间，以使所述主机系统写入数据到所述设备系统的内存空间。
可选的，所述设备系统的内存空间映射到多个所述第一目标寄存5器，以及多个所述第一目标寄存器的存储空间映射到所述设备系统的
内存空间，均是所述映射器通过直接存储器访问的方式实现的。
可选的，所述方法还包括：
响应于设备系统的取消映射指令，取消所述配置信息。
第三方面，本公开提供了一种电子设备，包括：0存储器；
处理器；以及
计算机程序；
其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如第二方面所述的方法。
5第四方面，本公开提供了一种计算机可读存储介质，其上存储有
计算机程序，所述计算机程序被处理器执行时实现如第二方面所述的方法。
本公开提供的技术方案与现有技术相比具有如下优点：
本公开提供的映射系统、映射方法、设备及介质，通过设置包括0第一寄存器组、映射器和第二寄存器组的映射系统来连接主机系统和
设备系统，利用第一寄存器组作为与主机系统的接口来接收主机系统的读写操作，并通过映射器和第二寄存器组，将第一寄存器组空间映射设备系统的内存空间中，从而实现将第一寄存器组空间与设备系统
之间的存储空间映射，进而使得主机系统对第一寄存器组的读写操作，5相当于是对设备系统的读写操作。而且使用该映射系统可以不用为不
同寄存器调整布局，和专门为设备系统写特定的映射逻辑，此外还可灵活设置配置信息，提高了硬件的泛用性，同时降低了软件与硬件的耦合度，便于调试，提高了开发效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种映射系统的结构示意图；
图2为本公开实施例提供的一种映射方法流程图；
图3为本公开实施例提供的电子设备的结构示意图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
传统被动的PCI设备，它本身没有独立的CPU，内存等，更没有独立的操作系统，PCI设备系统直接读写主机侧寄存器，并直接完成固定的业务逻辑。而带有独立运行的计算系统的PCI设备，则需要将主机侧的数据内容实时映射到PCI设备系统的内存中，由对应的软件执行业务逻辑，相应的，软件也需要将执行结果写回主机侧，因此需要一种方案来实现主机侧数据与PCI设备系统侧数据的映射。针对该问题，本公开实施例提供了一种映射系统及应用于该映射系统的映射方法，下面结合具体实施例对该映射系统及映射方法进行介绍。
图1为本公开实施例提供的一种映射系统的结构示意图。如图1所示，映射系统110连接于主机系统120和PCI设备系统130之间，包括第一寄存器组111、映射器112和第二寄存器组113，其中：第一寄存器组111用于接收主机系统120对自身的读写操作；映射器112用于通过第二寄存器组113，将第一寄存器组111的空间映射到PCI设备系统130中，以使对第一寄存器组111的读写操作映射为对PCI设备系统130空间的读写操作。
其中，第一寄存器组111中寄存器的数量与第二寄存器组113中寄存器的数量可以相同也可以不同，本公开实施例不作具体限定。第一寄存器组111空间与PCI设备系统130空间的对应关系由PCI设备系统130的软件定义。例如当PCI设备为DPU时，一个DPU可以实现多种功能的模拟，例如网卡功能、加解密功能等，当DPU中的网卡程序启动时，由网卡程序从PCI设备系统130空间中，分配与主机系统120侧第一寄存器组111空间相应的目标空间(可以是从PCI设备的内存或磁盘等空间中分配，通常是从内存空间中分配)，设置由这片目标空间与第一寄存器组111空间的映射关系生成配置信息，然后将该配置信息存放在第二寄存器组113中。当主机系统120在第一寄存器组111写入数据时，映射器112会根据第二寄存器组113中的配置信息，直接将写入的数据映射到PCI设备系统130的目标空间中。由此当主机系统120向PCI设备系统130写入数据时，通过映射系统110可以直接将数据写入PCI设备系统130的内存中。
当主机系统120读取PCI设备系统130侧的数据时，例如PCI设备系统130对主机系统120写入的数据进行处理得到结果，主机系统120需要读取PCI设备系统130处理得到的结果，因为映射系统110的第二寄存器组113中存放了第一寄存器组111与PCI设备系统130目标空间的配置信息，映射器112会根据第二寄存器组113中的配置信息，将PCI设备系统130目标空间中的数据映射到第一寄存器组111中，主机系统120通过读取第一寄存器组111中的数据即可直接读取到PCI设备系统130侧目标空间中的数据。
在本公开实施例中，第一寄存器组111可以作为PCI设备系统130与主机系统的接口，即映射系统110可以直接与PCI设备配置于一体，由第一寄存器组作为PCI设备的接口与主机连接。
本公开实施例通过设置包括第一寄存器组、映射器和第二寄存器组的映射系统来连接主机系统和设备系统，利用第一寄存器组作为与主机系统的接口来接收主机系统的读写操作，并通过映射器和第二寄存器组，将第一寄存器组空间映射设备系统的内存空间中，从而实现将第一寄存器组空间与设备系统之间的存储空间映射，进而使得主机系统对第一寄存器组的读写操作，相当于是对设备系统的读写操作。而且使用该映射系统可以不用为不同寄存器调整布局，和专门为设备系统写特定的映射逻辑，此外还可灵活设置配置信息，提高了硬件的泛用性，同时降低了软件与硬件的耦合度，便于调试，提高了开发效率。
在一些实施例中，映射器112使用直接存储器访问的方式通过第二寄存器组113，将对第一寄存器组111的读写操作映射为对PCI设备系统130空间的读写操作。
DMA(Direct Memory Access，直接存储器访问)方式传输，是将数据从一个地址空间复制到另外一个地址空间。例如，移动一个外部内存的区块到芯片内部更快的内存区，像这样的操作并没有让处理器工作拖延，反而可以被重新排程去处理其他的工作。
本公开实施例通过映射器使用直接存储器访问来将第一寄存器组接收到的读写操作映射到设备系统，来提高映射系统的效率。
在一些实施例中，第一寄存器组111包括多个寄存器，第二寄存器组113包括多个寄存器。
本公开实施例通过为第一寄存器组和第二寄存器组设置多个寄存器，使得第一寄存器组和第二寄存器组之间可以灵活设置配置信息，从而提高映射系统的泛用性。
图2为本公开实施例提供的一种映射方法流程图，该映射方法可以由上述实施例中的映射系统来执行，该方法包括如下步骤：
S201、响应于设备系统的映射指令，确定第一寄存器组与设备系统内存空间之间映射关系的配置信息，并将配置信息存放在第二寄存器组中。
上述实施例已经介绍过，第一寄存器组111与第二寄存器组113的配置信息可以由PCI设备系统130上的软件来定义，例如当PCI设备系统130上的网卡程序启动时，由网卡程序分配PCI设备系统130的内存与第二寄存器组113完成映射，并使用映射器112配置第二寄存器组113中寄存器与第一寄存器组111中寄存器的配置信息。
S202、根据配置信息，将第一寄存器组空间映射至设备系统的内存空间，以使主机系统对第一寄存器组的读写操作映射至设备系统内。
当配置信息配置完成后，主机系统120在第一寄存器组111写入数据时，映射系统110会根据第二寄存器组113中存放的PCI设备系统130设置的配置信息，将主机系统120写入的数据映射到PCI设备系统130的内存中。当主机系统120读取PCI设备系统130内存中的数据时，映射系统110同样会根据第二寄存器组113中PCI设备系统130设置的配置信息，将PCI设备系统130内存中的数据映射到第一寄存器组111中，由此主机系统120即可通过读取第一寄存器组111来直接读取PCI设备系统130内存中的数据。
本公开实施例通过设备系统来配置第一寄存器组与设备系统内存空间之间映射关系来生成配置信息，并将配置信息存放在第二寄存器组中，从而让映射器可以根据配置信息将设备系统内存空间中的数据映射至第一寄存器组供主机系统读取，或将主机系统在第一寄存器组中写入的数据映射到设备系统内存空间中，进而使得主机系统对第一寄存器组的读写操作，相当于是对设备系统的读写操作。而且由于可灵活设置配置信息，提高了映射方法的泛用性，同时降低了软件与硬件的耦合度，便于调试，提高了开发效率。
在上述实施例的基础上，响应于设备系统的映射指令，确定记录第一寄存器组与设备系统的内存空间之间映射关系的配置信息，并将配置信息存放在第二寄存器组中，包括：响应于设备系统的映射指令，在第一寄存器组中选择多个第一目标寄存器，以及在第二寄存器组中选择多个第二目标寄存器；获取设备系统所分配内存空间的内存地址；将多个第一目标寄存器与内存地址相对应，形成配置信息，并将配置信息存放在多个第二目标寄存器中。
在PCI设备系统130上的软件配置配置信息时，会在PCI设备系统130的磁盘或内存中分配一片目标空间A，同时在第一寄存器组111中选择多个第一目标寄存器，将记录多个第一目标寄存器的空间与存储空间A之间映射关系的配置信息，存放在多个第二目标寄存器中，映射器112可以根据多个第二目标寄存器中的配置信息，可以将主机系统120写入多个第一目标寄存器中的数据，映射到目标空间A。也就是说，第二寄存器组是用来记录第一寄存器组的地址与目标空间A的地址之间的对应关系。
由此完成多个第一目标寄存器到PCI设备系统130中内存的映射，从而让PCI设备系统130存在多个功能软件时，可以同时通过对映射系统110中第一寄存器组111和PCI设备系统130分配出来的目标空间进行映射，来使得多个功能软件可以同时完成主机系统120的读写。
在上述实施例的基础上，根据配置信息，将第一寄存器组空间映射至设备系统的内存，以使主机系统对第一寄存器组的读写操作映射至设备系统内，包括：响应于主机系统的读取操作，通过多个第二目标寄存器中的配置信息和映射器，将设备系统的内存空间映射到多个第一目标寄存器中，以使主机系统读取设备系统的内存空间；响应于主机系统的写入操作，通过多个第二目标寄存器中的配置信息和映射器，将多个第一目标寄存器的存储空间映射到设备系统的内存空间，以使主机系统写入数据到设备系统的内存空间。
当主机系统120进行数据读取操作时，映射器112根据多个第二目标寄存器中存放的配置信息，确定多个第一目标寄存器的空间所对应的PCI设备系统130内存中的目标空间，即多个第一目标寄存器的地址与PCI设备系统130内存中的目标空间的地址对应，然后映射器112通过直接存储器访问的方式，将PCI设备系统130内存中目标空间地址上存放的数据复制到多个第一目标寄存器的地址，使得主机系统120可以通过读取多个第一目标寄存器来读取PCI设备系统130内存中目标空间的数据。同理，当主机系统120在多个第一目标寄存器中写入数据时，映射器112将主机系统120在多个第一目标寄存器的地址上写入的数据，通过直接存储器访问的方式从多个第一目标寄存器的地址映复制到PCI设备系统130内存中目标空间的地址上，使得主机系统120可以通过在多个第一目标寄存器中写入数据，来将数据写入到PCI设备系统130内存中的目标空间。
在上述实施例的基础上，设备系统的内存空间映射到多个第一目标寄存器，以及多个第一目标寄存器的存储空间映射到设备系统的内存空间，均是映射器通过直接存储器访问的方式实现的。
在映射器112将PCI设备系统130的内存空间映射到多个第一目标寄存器，或是将多个第一目标寄存器的存储空间映射到PCI设备系统130的内存空间时，均是通过DMA(Direct Memory Access，直接存储器访问)的方式，将多个第二目标寄存器中的数据写入到多个第一目标寄存器中的，或是通过DMA方式将多个第一目标寄存器中的数据写入到多个第二目标寄存器中的。通过DMA的方式可以不需要CPU的干预，从而提升主机系统的效率。
本公开实施例通过在第一寄存器组中选取多个第一目标寄存器，以及在第二寄存器组中选取多个第二目标寄存器，使用多个第二目标寄存器来存储配置信息，该配置信息即多个第一目标寄存器的地址，与设备系统内存地址的对应关系，然后再主机系统对多个第一目标寄存器进行读写时，映射器根据多个第二目标寄存器中存放的配置信息，通过直接存储器访问的方式，将写入的数据从多个第一目标寄存器的地址复制到设备系统对应的内存地址，或是将要读取的数据从设备系统对应的内存地址复制到多个第一目标寄存器的地址，从而让主机系统在读取数据时通过该配置信息直接读取设备系统的数据，同时在写入数据时通过该配置信息直接将数据写入设备系统，实现第一寄存器组与设备系统空间之间的映射。
在上述实施例的基础上，该方法还包括：响应于设备系统的取消映射指令，取消配置信息。
示例性的，当PCI设备系统130中的某个软件关闭时，那么由该软件配置的配置信息就会取消，从而避免资源浪费。例如网卡程序关闭，那么由网卡程序分配的PCI设备系统130内存中目标空间与多个第一目标寄存器的映射关系会取消，同时多个第二目标寄存器存放的配置信息也会删除，由网卡程序重新启动时再按照上述实施例的步骤进行配置，由此避免资源的无效占用。
图3为本公开实施例提供的电子设备的结构示意图。该电子设备可以是如上实施例所述的服务器。本公开实施例提供的电子设备可以执行映射方法实施例提供的处理流程，如图3所示，电子设备300包括：存储器301、处理器302、计算机程序和通讯接口303；其中，计算机程序存储在存储器301中，并被配置为由处理器302执行如上所述的映射方法。
另外，本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行以实现上述实施例所述的映射方法。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种映射系统，连接于主机系统和设备系统之间，其特征在于，包括第一寄存器组、映射器和第二寄存器组，其中：
所述第一寄存器组用于接收所述主机系统对自身的读写操作；
所述映射器用于通过所述第二寄存器组，将所述第一寄存器组的空间映射到所述设备系统中，以使对所述第一寄存器组的读写操作映射为对所述设备系统空间的读写操作。
2.根据权利要求1所述的系统，其特征在于，所述映射器使用直接存储器访问的方式通过所述第二寄存器组，将对所述第一寄存器组的读写操作映射为对所述设备系统空间的读写操作。
3.根据权利要求1所述的系统，其特征在于，所述第一寄存器组包括多个寄存器，所述第二寄存器组包括多个寄存器。
4.一种映射方法，其特征在于，包括：
响应于设备系统的映射指令，确定第一寄存器组与设备系统的内存空间之间映射关系的配置信息，并将所述配置信息存放在第二寄存器组中；
根据所述配置信息，将所述第一寄存器组空间映射至所述设备系统的内存空间，以使主机系统对所述第一寄存器组的读写操作映射至所述设备系统内。
5.根据权利要求4中所述的方法，其特征在于，所述响应于设备系统的映射指令，确定记录第一寄存器组与设备系统的内存空间之间映射关系的配置信息，并将所述配置信息存放在第二寄存器组中，包括：
响应于设备系统的映射指令，在所述第一寄存器组中选择多个第一目标寄存器，以及在所述第二寄存器组中选择多个第二目标寄存器；
获取所述设备系统所分配内存空间的内存地址；
将多个所述第一目标寄存器与所述内存地址相对应，形成所述配置信息，并将所述配置信息存放在多个第二目标寄存器中。
6.根据权利要求5中所述的方法，其特征在于，所述根据所述配置信息，将所述第一寄存器组空间映射至所述设备系统的内存空间，以使主机系统对所述第一寄存器组的读写操作映射至所述设备系统内，包括：
响应于所述主机系统的读取操作，通过多个所述第二目标寄存器中的配置信息和映射器，将所述设备系统的内存空间映射到多个所述第一目标寄存器中，以使所述主机系统读取所述设备系统的内存空间；
响应于所述主机系统的写入操作，通过多个所述第二目标寄存器中的配置信息和映射器，将多个所述第一目标寄存器的存储空间映射到所述设备系统的内存空间，以使所述主机系统写入数据到所述设备系统的内存空间。
7.根据权利要求6中所述的方法，其特征在于，所述设备系统的内存空间映射到多个所述第一目标寄存器，以及多个所述第一目标寄存器的存储空间映射到所述设备系统的内存空间，均是所述映射器通过直接存储器访问的方式实现的。
8.根据权利要求4中所述的方法，其特征在于，所述方法还包括：
响应于设备系统的取消映射指令，取消所述配置信息。
9.一种电子设备，其特征在于，包括：
存储器；
处理器；以及
计算机程序；
其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如权利要求4-8中任一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求4-8中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211737245.3A CN116225996A (zh) | 2022-12-30 | 2022-12-30 | 一种映射系统、映射方法、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211737245.3A CN116225996A (zh) | 2022-12-30 | 2022-12-30 | 一种映射系统、映射方法、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116225996A true CN116225996A (zh) | 2023-06-06 |
Family
ID=86583581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211737245.3A Pending CN116225996A (zh) | 2022-12-30 | 2022-12-30 | 一种映射系统、映射方法、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116225996A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170199768A1 (en) * | 2016-01-11 | 2017-07-13 | International Business Machines Corporation | Using hypervisor for pci device memory mapping |
| US9804988B1 (en) * | 2015-10-30 | 2017-10-31 | Amazon Technologies, Inc. | Device full memory access through standard PCI express bus |
| CN112860595A (zh) * | 2021-03-12 | 2021-05-28 | 湖南国科微电子股份有限公司 | Pci设备或pcie设备、数据存取方法及相关组件 |
| CN114153779A (zh) * | 2021-10-31 | 2022-03-08 | 郑州云海信息技术有限公司 | 一种i2c通信方法、系统、设备、及存储介质 |
| CN114691537A (zh) * | 2022-03-31 | 2022-07-01 | 合肥忆芯电子科技有限公司 | 一种访问存储器的方法及信息处理设备 |
-
2022
- 2022-12-30 CN CN202211737245.3A patent/CN116225996A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9804988B1 (en) * | 2015-10-30 | 2017-10-31 | Amazon Technologies, Inc. | Device full memory access through standard PCI express bus |
| US20170199768A1 (en) * | 2016-01-11 | 2017-07-13 | International Business Machines Corporation | Using hypervisor for pci device memory mapping |
| CN112860595A (zh) * | 2021-03-12 | 2021-05-28 | 湖南国科微电子股份有限公司 | Pci设备或pcie设备、数据存取方法及相关组件 |
| CN114153779A (zh) * | 2021-10-31 | 2022-03-08 | 郑州云海信息技术有限公司 | 一种i2c通信方法、系统、设备、及存储介质 |
| CN114691537A (zh) * | 2022-03-31 | 2022-07-01 | 合肥忆芯电子科技有限公司 | 一种访问存储器的方法及信息处理设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8645594B2 (en) | Driver-assisted base address register mapping | |
| CN101751371B (zh) | 在不同种类处理单元中对非统一存储器访问的芯片组支持 | |
| US6003112A (en) | Memory controller and method for clearing or copying memory utilizing register files to store address information | |
| US7774575B2 (en) | Integrated circuit capable of mapping logical block address data across multiple domains | |
| US20140075079A1 (en) | Data storage device connected to a host system via a peripheral component interconnect express (pcie) interface | |
| CN107273245B (zh) | 运算装置与运作方法 | |
| CN101751352B (zh) | 不同种类处理单元中对绑定和迁移硬件设备的芯片组支持 | |
| CN1650276B (zh) | Ata/sata组合控制器 | |
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| CN114327777B (zh) | 确定全局页目录的方法、装置、电子设备及存储介质 | |
| JPWO2010097925A1 (ja) | 情報処理装置 | |
| CN114153779A (zh) | 一种i2c通信方法、系统、设备、及存储介质 | |
| CN111078597A (zh) | 一种中断消息生成装置、方法以及端设备 | |
| CN110765060B (zh) | Mdio总线到并行总线转换方法及装置、设备、介质 | |
| WO2020177567A1 (zh) | 一种迁移数据的方法、装置及系统 | |
| US20150326684A1 (en) | System and method of accessing and controlling a co-processor and/or input/output device via remote direct memory access | |
| CN110795373B (zh) | 一种i2c总线到并行总线的转换方法、终端及存储介质 | |
| CN111597137A (zh) | 一种基于spi协议的动态调试方法、装置及系统 | |
| CN116225996A (zh) | 一种映射系统、映射方法、设备及介质 | |
| CN113485789B (zh) | 资源配置方法、装置及计算机架构 | |
| CN111666579B (zh) | 计算机设备及其访问控制方法和计算机可读介质 | |
| CN116932451A (zh) | 一种数据处理方法、主机及相关设备 | |
| KR20200143922A (ko) | 메모리 카드 및 이를 이용한 데이터 처리 방법 | |
| CN111459867B (zh) | 一种usb转smi方法、装置、转换器及存储介质 | |
| CN114281726B (zh) | 用于soc芯片的系统架构及外设通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |