CN114691224A - 设备加载系统、方法及电子设备 - Google Patents
设备加载系统、方法及电子设备 Download PDFInfo
- Publication number
- CN114691224A CN114691224A CN202210336291.6A CN202210336291A CN114691224A CN 114691224 A CN114691224 A CN 114691224A CN 202210336291 A CN202210336291 A CN 202210336291A CN 114691224 A CN114691224 A CN 114691224A
- Authority
- CN
- China
- Prior art keywords
- interrupt
- processor
- bus
- interrupt request
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims description 38
- 230000008569 process Effects 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000006978 adaptation Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
本申请实施例提供一种设备加载系统、方法及电子设备，所述系统包括：桥片以及处理器，桥片与处理器通过HT总线连接，桥片用于：接收待处理设备发送的中断请求，并通过HT总线将中断请求发送至处理器，处理器用于：在接收到中断请求之后，根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理。通过HT总线传输形式的中断方式的控制逻辑可以支持更多的中断，并在本申请中同步进行了操作系统适配，以使得操作系统能够在应用在换代处理器时可以正常加载外围设备，提高了用户的使用体验。
Description
技术领域
本申请实施例涉及数据处理技术领域，尤其涉及一种设备加载系统、方法及电子设备。
背景技术
随着科学技术的不断进步，处理器也在对应进行迭代更新，且迭代更新之后的处理器功能更加强大。
现有技术中，对于操作系统来说，可以支持运行的最新处理器为第一处理器，且该第一处理器采用的是传统的中断方式来实现中断功能的。然而，随着外围设备类型越来越丰富，现有的第一处理器可能不能很好的给外部提供中断功能以供外围设备接入。
发明内容
本申请实施例提供一种设备加载系统、方法及电子设备，以解决随着外围设备类型越来越丰富，现有的第一处理器可能不能很好的给外部提供中断功能以供外围设备接入的问题。
第一方面，本申请实施例提供一种设备加载系统，包括：桥片以及处理器，所述桥片与所述处理器通过HT总线连接，
所述桥片用于：接收待处理设备发送的中断请求，并通过HT总线将所述中断请求发送至处理器；
所述处理器用于：在接收到所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
可选的，所述中断请求中包含待处理设备标识以及桥片标识，所述处理器还用于：
根据所述待处理设备标识以及桥片标识确定对应的加载驱动程序；
通过所述加载驱动程序对所述待处理设备进行加载处理；
恢复运行设置为中断状态的执行程序。
可选的，所述处理器还用于：
确定处理器型号；
若所述处理器型号为预设型号，则根据预设的初始化规则对所述处理器中与中断相关的寄存器进行初始化。
可选的，所述处理器还用于：
根据与中断相关的寄存器的访问地址，对所述处理器中的中断使能寄存器、中断状态寄存器、中断自动轮转寄存器以及中断路由寄存器中的至少一种进行初始化。
可选的，所述处理器还用于：
在操作系统启动过程中，读取芯片信息寄存器的数值，并根据所述芯片信息寄存器的数值确定处理器型号。
可选的，所述处理器包括第一中断控制器、第一HT总线控制器和处理器核，所述桥片包括第二中断控制器和第二HT总线控制器，所述第二中断控制器外接待处理设备，并通过HT总线与所述第二HT总线控制器连接，所述第二HT总线控制器通过HT总线与所述第一HT总线控制器连接，所述第一HT总线控制器通过HT总线与所述第一中断控制器连接，所述第一中断控制器与所述处理器核连接，
所述第二中断控制器用于：接收待处理设备发送的中断请求，并通过HT总线将所述中断请求发送至所述第二HT总线控制器；
所述第二HT总线控制器用于：接收所述第二中断控制器发送的中断请求，并通过HT总线将所述中断请求发送至所述第一HT总线控制器；
所述第一HT总线控制器用于：接收所述第二HT总线控制器通过HT总线发送的中断请求，并通过HT总线将所述中断请求发送至所述第一中断控制器；
所述第一中断控制器用于：接收所述第一HT总线控制器通过HT总线发送的中断请求，并将所述中断请求发送至所述处理器核；
所述处理器核用于：在接收到所述第一中断控制器发送的所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
第二方面，本申请实施例提供一种设备加载方法，应用于处理器，所述方法包括：
接收桥片通过HT总线发送的中断请求；
根据所述中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理，其中，所述中断请求为所述待处理设备连接到桥片时生成并通过桥片发送的。
第三方面，本申请实施例提供一种设备加载方法，应用于桥片，所述方法包括：
接收待处理设备发送的中断请求；
通过HT总线将所述中断请求发送至处理器，以使所述处理器在接收到所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
第四方面，本申请实施例提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以实现如上第二方面或第三方面各种可能的设计所述的设备加载方法。
第五方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，以实现如上第二方面或第三方面各种可能的设计所述的设备加载方法。
第六方面，本申请实施例提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时，实现如上第二方面或第三方面各种可能的设计所述的设备加载方法。
本申请实施例提供了一种设备加载系统、方法及电子设备，所述系统可以包括桥片以及处理器，桥片与处理器通过HT总线连接，桥片用于：接收待处理设备发送的中断请求，并通过HT总线将中断请求发送至处理器，处理器用于：在接收到中断请求之后，根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理。通过HT总线传输形式的中断方式的控制逻辑可以支持更多的中断，并在本申请中同步进行了操作系统适配，以使得操作系统能够在应用换代的处理器时可以正常加载外围设备，提高了用户的使用体验。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的现有中断方式的应用示意图；
图2为本申请实施例提供的设备加载系统的结构示意图；
图3为本申请另一实施例提供的设备加载系统的结构示意图；
图4为本申请实施例提供的设备加载过程的应用示意图；
图5为本申请实施例提供的设备加载方法的流程示意图；
图6为本申请另一实施例提供的设备加载方法的流程示意图
图7为本申请实施例提供的设备加载装置的结构示意图；
图8为本申请实施例提供的电子设备的硬件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例还能够包括除了图示或描述的那些实例以外的其他顺序实例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
操作系统可以实现多任务调度、任务间的同步、进程间通信机制、中断处理以及定时器和内存管理机制等功能。现有技术中，操作系统可以支持运行的最新处理器为第一处理器，且该第一处理器采用的是传统的中断方式来实现中断功能的。每个独立运行的外设都可以是一个中断源，能够向CPU发送中断请求，为了方便管理和减少引脚数目，设立了中断控制器，让所有的可屏蔽中断都通过INTR信号线与CPU进行交流。示例性的，图1为本申请实施例提供的现有中断方式的应用示意图，如图1所示，第一处理器包括第一中断控制器和处理器核，桥片中包括第二中断控制器，第一中断控制器与第二中断控制器通过中断线连接，当待处理设备连接到桥片上之后，待处理设备可以生成中断请求，并将该中断请求发送至第二中断控制器，第二中断控制器可以将该中断请求通过中断线发送至第一处理器中的第一中断控制器，第一中断控制器接收到中断信号之后，可以将该中断信号路由至任一处理器核进行处理，进而实现待处理设备的加载。然而，现有中断控制器采用的芯片只有8根中断请求信号线(IRQ0,IRQ1,…,IRQ7)，这是不够用的，所以采用多个实现中断控制的芯片。将它们以串联的方式组合起来，这种组合方式就叫做级联。级联时只能有一个主片，其余的均为从片，最多可级联9个，即最多支持64个中断。故现有技术中的中断支持受限。随着处理器的更新，新一代的第二处理器采用了新的中断方式来实现中断功能，但目前的操作系统的中断驱动程序还不支持新的中断方式，导致操作系统在应用第二处理器后无法正常加载外围设备，示例性的，无法正常使用USB(Universal Serial Bus，通用串行总线)、SATA(Serial ATA，串口硬盘)、网络、PCI(Peripheral Component Interconnect，定义局部总线的标准)等外围设备，影响了用户的使用体验。
基于上述技术问题，本申请实现了通过HT总线传输的中断方式的控制逻辑，并同步对操作系统进行了适配性调整，使得操作系统在应用新的处理器时可以正常加载外围设备，达到了提高用户的使用体验的技术效果。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图2为本申请实施例提供的设备加载系统的结构示意图，如图2所示，本实施例的系统可以包括：桥片以及处理器，所述处理器中集成有多个中断寄存器，中断寄存器中的每一位代表一个中断，所述处理器对外提供大于64个中断，比如96个、128个、256个中断，甚至更多的中断。桥片与处理器通过HT总线(Hyper Transport，是一种为主板上的集成电路互连而设计的端到端总线技术，它可以在内存控制器、磁盘控制器以及PCI总线控制器之间提供更高的数据传输带宽)连接，本申请将HT总线技术使用在CPU与桥片之间，提供中断信号的传输。
桥片用于：接收待处理设备发送的中断请求，并通过HT总线将中断请求发送至处理器。
处理器用于：在接收到中断请求之后，根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理。
在本实施例中，待处理设备在进行加载时，由于处理优先级比较高，因此在将待处理设备连接到桥片上时，待处理设备可以生成中断请求，并将该中断请求发送至桥片，桥片在接收到该中断请求之后，可以将该中断请求发送至处理器，以使处理器根据中断请求将当前执行程序的状态设置为中断状态，并优先对待处理设备进行加载处理。其中，待处理设备可以为USB设备(例如，鼠标、键盘、U盘等)、SATA、或者PCI等。示例性的，假定待处理设备为鼠标，由于鼠标是连接用户与操作系统的重要设备，操作系统可以通过用户对鼠标的动作来确定用户想要实现的操作(如，打开文件、删除文件等)，且用户通过鼠标的操作需要实时进行响应，优先级比较高，因此，在鼠标进行加载时，可以将当前执行程序的状态设置为中断状态，并优先实现对鼠标的加载。其中，当前执行程序为操作系统正在执行的程序，可以为一个或多个。
进一步的，图3为本申请另一实施例提供的设备加载系统的结构示意图，如图3所示，本实施例的系统可以包括：桥片以及处理器，处理器可以包括第一中断控制器、第一HT总线控制器和处理器核，桥片可以包括第二中断控制器和第二HT总线控制器。第二中断控制器可以外接待处理设备，并可以通过HT总线与第二HT总线控制器连接，第二HT总线控制器通过HT总线与第一HT总线控制器连接，第一HT总线控制器通过HT总线与第一中断控制器连接，第一中断控制器与处理器核连接。
所述第二中断控制器用于：接收待处理设备发送的中断请求，并通过HT总线将所述中断请求发送至所述第二HT总线控制器。
所述第二HT总线控制器用于：接收所述第二中断控制器发送的中断请求，并通过HT总线将所述中断请求发送至所述第一HT总线控制器。
所述第一HT总线控制器用于：接收所述第二HT总线控制器通过HT总线发送的中断请求，并通过HT总线将所述中断请求发送至所述第一中断控制器。
所述第一中断控制器用于：接收所述第一HT总线控制器通过HT总线发送的中断请求，并将所述中断请求发送至所述处理器核。
所述处理器核用于：在接收到所述第一中断控制器发送的所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
具体的，在待处理设备连接到桥片上时，待处理设备可以生成中断请求，并可以将该中断请求发送至桥片中的第二中断控制器，第二中断控制器在接收到中断请求之后，可以通过HT总线将中断请求发送至桥片中的第二HT总线控制器，第二HT总线控制器在接收到中断请求之后，可以通过HT总线将中断请求发送至处理器中的第一HT总线控制器，第一HT总线控制器在接收到中断请求之后，可以通过HT总线将中断请求发送至处理器中的第一中断控制器，第一中断控制器在接收到中断请求之后，可以将中断请求路由至任一处理器核，处理器核在接收到第一中断控制器发送的中断请求之后，根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理。
综上，配合处理器内集成的能够提供的中断个数，通过采用HT总线的方式来传输中断请求，相比采用中断线的方式增加了可支持中断请求的数量，提高了中断实现过程的效率与灵活性。
此外，处理器在接收到中断请求之后，根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理的过程可以通过预先定义好的中断处理函数来实现。
采用上述方案后，可以通过对依据HT总线传输形式的新的中断方式的控制逻辑进行适配性调整，使得操作系统在应用新的处理器时可以正常加载外围设备，提高了用户的使用体验。
基于图2的系统，本说明书实施例还提供了该系统的一些具体实施方案，下面进行说明。
在另一实施例中，所述中断请求中包含待处理设备标识以及桥片标识，所述处理器还用于：
根据所述待处理设备标识以及桥片标识确定对应的加载驱动程序。
通过所述加载驱动程序对所述待处理设备进行加载处理。
恢复运行设置为中断状态的执行程序。
在本实施例中，不同类型的待处理设备可以对应不同的加载方式，因此，在待处理设备生成中断请求时，可以将其对应的待处理设备标识添加至中断请求中，后续处理器(具体可以为处理器中的处理器核)在接收到中断请求之后，可以根据中断请求中包含的待处理设备标识确定对应的加载驱动程序，并根据该加载驱动程序实现待处理设备的加载。
可选的，不同型号的桥片也可以对应不同的加载方式，因此，在桥片接收到中断请求之后，可以将其对应的桥片标识添加至中断请求中，后续处理器(具体可以为处理器中的处理器核)在接收到中断请求之后，可以根据中断请求中包含的待处理设备标识以及桥片标识确定对应的加载驱动程序，并根据该加载驱动程序实现待处理设备的加载。其中，待处理设备标识可以对应第一加载驱动程序，桥片标识可以对应第二加载驱动程序，第一加载驱动程序与第二加载驱动程序共同组成待处理设备对应的加载驱动程序。此外，在确定加载驱动程序之后，可以先将桥片标识对应的目标桥片的状态设置为中断状态，防止目标桥片优先对其他设备进行加载，再根据加载驱动程序对待处理设备进行加载处理，进而实现待处理设备的加载。
另外，不同待处理设备标识以及桥片标识对应的加载驱动程序可以根据实际应用场景预先进行设置，在此不再详细进行限定。
综上，通过根据待处理设备标识以及桥片标识来确定对应的加载驱动程序的方式，提高了加载驱动程序获取的效率与准确性，进而提高了待处理设备的加载效率。
在另一实施例中，所述处理器还用于：
确定处理器型号。
若所述处理器型号为预设型号，则根据预设的初始化规则对所述处理器中与中断相关的寄存器进行初始化。
在本实施例中，在对待处理设备进行加载之前，可以先确定处理器型号，然后根据处理器型号确定中断方式，并根据确定的中断方式实现待处理设备的加载。
进一步的，所述处理器还用于：
在操作系统启动过程中，读取芯片信息寄存器的数值，并根据所述芯片信息寄存器的数值确定处理器型号。
具体的，在处理器中可以包含芯片信息寄存器，芯片信息寄存器中存储有对应处理器的基础信息，例如处理器型号、处理器厂家等信息。因此，通过读取芯片信息寄存器中的相关字段，并根据相关字段的具体数值确定处理器型号。示例性的，数值0可以表示第一处理器，数值1可以表示第二处理器。
此外，在确定处理器型号之后，若处理器型号为预设型号，则可以预先设置的初始化规则对处理器中与中断相关的寄存器进行初始化。具体的，可以对处理器的中断控制器中与中断相关的寄存器进行初始化。
进一步，所述处理器还用于：
根据与中断相关的寄存器的访问地址，对所述处理器中的中断使能寄存器、中断状态寄存器、中断自动轮转寄存器以及中断路由寄存器中的至少一种进行初始化。
具体的，在对与中断相关的寄存器进行初始化时，可以先获取与中断相关的寄存器的访问地址，然后按照访问地址访问对应的寄存器，并实现对寄存器的初始化。其中，与中断相关的寄存器可以包含中断使能寄存器、中断状态寄存器、中断自动轮转寄存器和中断路由寄存器，且无需限制寄存器的设置顺序。对应的，对于中断使能寄存器，该寄存器共4个，每个寄存器64位，共256位，可支持256个中断。驱动程序中仅对USB、PCI、显卡、网卡、UART等设备使能中断，处理器核可以向寄存器中写入相应的数值完成对中断的使能。对于中断状态寄存器，可以在寄存器在初始化过程中全部写入0，清除状态。对于中断自动轮转寄存器，可以在该寄存器初始化过程中全部写入0，关闭中断自动轮转。对于中断路由寄存器，可以在该寄存器初始化过程中全部写入0，并将中断全部配置到预设型号的处理器进行处理。
此外，在另一实施例中，所述系统还可以包含显示设备，所述显示设备用于：
生成并显示所述待处理设备加载完成提示。
在本实施例中，为了提醒用户待处理设备加载完成，可以在待处理设备加载完成之后，生成并显示待处理设备加载完成提示，进一步提高了用户的使用体验。
另外，图4为本申请实施例提供的设备加载过程的应用示意图，如图4所示，在该实施例中，以待处理设备是U盘为例，处理器中包括第一中断控制器、第一HT总线控制器和处理器核，桥片中包含第二中断控制器和第二HT总线控制器，第一HT总线控制器和第二HT总线控制器均为HT控制器，即第一HT总线控制器与第二HT总线控制器通过HT总线连接。U盘插入对应的硬件接口时，图4中上半部分为硬件处理中断请求的流程，图4中下半部分为软件处理中断请求的处理流程。具体的，硬件部分的处理流程可以为：当U盘插入对应的硬件接口后，可以生成包含U盘标识的中断请求，并将该中断请求发送至桥片，桥片中的第二中断控制器在接收到中断请求之后，可以通过HT总线将中断请求发送至桥片中的第二HT总线控制器，随后第二HT总线控制器可以通过HT总线将中断请求发送到处理器中的第一HT总线控制器，第一HT总线控制器可以通过HT总线将中断请求发送至第一中断控制器，并由第一中断控制器将中断请求路由到处理器核上进行处理。软件部分的处理流程可以为：软件在处理过程中首先从处理器核根据中断请求将当前执行程序的状态设置为中断状态开始，随后可以根据U盘标识调用之前设置好的加载驱动程序，并根据该加载驱动程序处理U盘插入产生的中断，最后实现U盘的加载。
图5为本申请实施例提供的设备加载方法的流程示意图，本实施例的方法可以由处理器执行，如图5所示，本实施例的方法，可以包括：
S501：接收桥片通过HT总线发送的中断请求。
S502：根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理，其中，中断请求为待处理设备连接到桥片时生成，并通过桥片发送的。
在本实施例中，在待处理设备连接到桥片上时，可以生成中断请求，并将该中断请求发送至桥片，桥片在接收到中断请求之后，可以通过HT总线将中断请求转发至处理器，处理器可以根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理。
采用上述方案后，通过对依据HT总线传输形式的新的中断方式的控制逻辑进行适配性调整，使得操作系统在应用新的处理器时可以正常加载外围设备，提高了用户的使用体验。
在另一实施例中，所述对待处理设备进行加载处理，可以包括：
根据所述待处理设备标识以及桥片标识确定对应的加载驱动程序。
通过所述加载驱动程序对所述待处理设备进行加载处理。
恢复运行设置为中断状态的执行程序。
在另一实施例中，在所述接收桥片通过HT总线发送的中断请求之前，所述方法还可以包括：
确定处理器型号。
若所述处理器型号为预设型号，则根据预设的初始化规则对所述处理器中与中断相关的寄存器进行初始化。
进一步的，所述根据预设的初始化规则对所述处理器中与中断相关的寄存器进行初始化，可以包括：
根据与中断相关的寄存器的访问地址，对所述处理器中的中断使能寄存器、中断状态寄存器、中断自动轮转寄存器以及中断路由寄存器中的至少一种进行初始化。
进一步的，所述确定处理器型号，可以包括：
在操作系统启动过程中，读取芯片信息寄存器的数值，并根据所述芯片信息寄存器的数值确定处理器型号。
图6为本申请另一实施例提供的设备加载方法的流程示意图，本实施例的方法可以由桥片执行，如图6所示，本实施例的方法，可以包括：
S601：接收待处理设备发送的中断请求。
S602：通过HT总线将所述中断请求发送至处理器，以使所述处理器在接收到所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
在本实施例中，在待处理设备连接到桥片上时，可以生成中断请求，并将该中断请求发送至桥片，桥片在接收到中断请求之后，可以通过HT总线将中断请求转发至处理器，处理器可以根据中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理。
采用上述方案后，通过对依据HT总线传输形式的新的中断方式的控制逻辑进行适配性调整，使得操作系统在应用新的处理器时可以正常加载外围设备，提高了用户的使用体验。
基于同样的思路，本说明书实施例还提供了上述方法对应的装置，图7为本申请实施例提供的设备加载装置的结构示意图，应用于处理器，如图7所示，本实施例提供的装置，可以包括：
第一接收模块701，用于接收桥片通过HT总线发送的中断请求。
处理模块702，用于根据所述中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理，其中，所述中断请求为所述待处理设备连接到桥片时生成并通过桥片发送的。
在另一实施例中，所述处理模块702，还用于：
根据所述待处理设备标识以及桥片标识确定对应的加载驱动程序。
通过所述加载驱动程序对所述待处理设备进行加载处理。
恢复运行设置为中断状态的执行程序。
在另一实施例中，所述处理模块702，还用于：
确定处理器型号。
若所述处理器型号为预设型号，则根据预设的初始化规则对所述处理器中与中断相关的寄存器进行初始化。
进一步的，所述处理模块702，还用于：
根据与中断相关的寄存器的访问地址，对所述处理器中的中断使能寄存器、中断状态寄存器、中断自动轮转寄存器以及中断路由寄存器中的至少一种进行初始化。
进一步的，所述处理模块702，还用于：
在操作系统启动过程中，读取芯片信息寄存器的数值，并根据所述芯片信息寄存器的数值确定处理器型号。
在另一实施例中，本申请还提供了另一种设备加载装置，本实施例的装置可以由桥片执行，具体可以包括：
第二接收模块，用于接收待处理设备发送的中断请求。
发送模块，用于通过HT总线将所述中断请求发送至处理器，以使所述处理器在接收到所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
本申请实施例提供的装置，可以实现上述如图5或6所示的实施例的方法，其实现原理和技术效果类似，此处不再赘述。
图8为本申请实施例提供的电子设备的硬件结构示意图，如图8所示，本实施例提供的设备800包括：处理器801，以及与所述处理器通信连接的存储器。其中，处理器801、存储器802通过HT总线803连接。
在具体实现过程中，处理器801执行所述存储器802存储的计算机执行指令，使得处理器801执行上述方法实施例中的设备加载方法。
处理器801的具体实现过程可参见上述方法实施例，其实现原理和技术效果类似，本实施例此处不再赘述。
在上述的图8所示的实施例中，应理解，处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application SpecificIntegrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现上述方法实施例的设备加载方法。
本申请实施例还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时，实现如上所述的设备加载方法。
上述的计算机可读存储介质，上述可读存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。可读存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的可读存储介质耦合至处理器，从而使处理器能够从该可读存储介质读取信息，且可向该可读存储介质写入信息。当然，可读存储介质也可以是处理器的组成部分。处理器和可读存储介质可以位于专用集成电路(Application Specific IntegratedCircuits，简称：ASIC)中。当然，处理器和可读存储介质也可以作为分立组件存在于设备中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种设备加载系统，其特征在于，包括：桥片以及处理器，所述桥片与所述处理器通过HT总线连接，
所述桥片用于：接收待处理设备发送的中断请求，并通过HT总线将所述中断请求发送至处理器；
所述处理器用于：在接收到所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
2.根据权利要求1所述的系统，其特征在于，所述中断请求中包含待处理设备标识以及桥片标识，所述处理器还用于：
根据所述待处理设备标识以及桥片标识确定对应的加载驱动程序；
通过所述加载驱动程序对所述待处理设备进行加载处理；
恢复运行设置为中断状态的执行程序。
3.根据权利要求1或2所述的系统，其特征在于，所述处理器还用于：
根据与中断相关的寄存器的访问地址，对所述处理器中的中断使能寄存器、中断状态寄存器、中断自动轮转寄存器以及中断路由寄存器中的至少一种进行初始化。
4.根据权利要求1或2所述的系统，其特征在于，所述处理器还用于：
在操作系统启动过程中，读取芯片信息寄存器的数值，并根据所述芯片信息寄存器的数值确定处理器型号。
5.根据权利要求1或2所述的系统，其特征在于，所述处理器包括第一中断控制器、第一HT总线控制器和处理器核，所述桥片包括第二中断控制器和第二HT总线控制器，所述第二中断控制器外接待处理设备，并通过HT总线与所述第二HT总线控制器连接，所述第二HT总线控制器通过HT总线与所述第一HT总线控制器连接，所述第一HT总线控制器通过HT总线与所述第一中断控制器连接，所述第一中断控制器与所述处理器核连接，
所述第二中断控制器用于：接收待处理设备发送的中断请求，并通过HT总线将所述中断请求发送至所述第二HT总线控制器；
所述第二HT总线控制器用于：接收所述第二中断控制器发送的中断请求，并通过HT总线将所述中断请求发送至所述第一HT总线控制器；
所述第一HT总线控制器用于：接收所述第二HT总线控制器通过HT总线发送的中断请求，并通过HT总线将所述中断请求发送至所述第一中断控制器；
所述第一中断控制器用于：接收所述第一HT总线控制器通过HT总线发送的中断请求，并将所述中断请求发送至所述处理器核；
所述处理器核用于：在接收到所述第一中断控制器发送的所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
6.一种设备加载方法，其特征在于，包括：
接收桥片通过HT总线发送的中断请求；
根据所述中断请求将当前执行程序的状态设置为中断状态，并对待处理设备进行加载处理，其中，所述中断请求为所述待处理设备连接到桥片时生成并通过桥片发送的。
7.一种设备加载方法，其特征在于，包括：
接收待处理设备发送的中断请求；
通过HT总线将所述中断请求发送至处理器，以使所述处理器在接收到所述中断请求之后，根据所述中断请求将当前执行程序的状态设置为中断状态，并对所述待处理设备进行加载处理。
8.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以实现如权利要求6或7所述的设备加载方法。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求6或7所述的设备加载方法。
10.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求6或7所述的设备加载方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210336291.6A CN114691224A (zh) | 2022-03-31 | 2022-03-31 | 设备加载系统、方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210336291.6A CN114691224A (zh) | 2022-03-31 | 2022-03-31 | 设备加载系统、方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114691224A true CN114691224A (zh) | 2022-07-01 |
Family
ID=82140850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210336291.6A Pending CN114691224A (zh) | 2022-03-31 | 2022-03-31 | 设备加载系统、方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114691224A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116069694A (zh) * | 2023-03-07 | 2023-05-05 | 苏州浪潮智能科技有限公司 | 中断处理方法、装置、服务器、电子设备及存储介质 |
| CN116909639A (zh) * | 2023-09-13 | 2023-10-20 | 珠海星云智联科技有限公司 | 一种挂载系统、方法、集群以及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080168208A1 (en) * | 2007-01-09 | 2008-07-10 | International Business Machines Corporation | I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs |
| CN102184122A (zh) * | 2011-05-16 | 2011-09-14 | 曙光信息产业股份有限公司 | 一种龙芯CPU主板bios及中断的实现方法 |
-
2022
- 2022-03-31 CN CN202210336291.6A patent/CN114691224A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080168208A1 (en) * | 2007-01-09 | 2008-07-10 | International Business Machines Corporation | I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs |
| CN102184122A (zh) * | 2011-05-16 | 2011-09-14 | 曙光信息产业股份有限公司 | 一种龙芯CPU主板bios及中断的实现方法 |
Non-Patent Citations (2)
| Title |
|---|
| 徐骞: "VxWorks下龙芯3A中断控制技术的研究", 《现代电子技术》, vol. 40, no. 14, pages 36 - 38 * |
| 范延滨，郑巧彦，王正彦，潘松峰: "《Linux 2.6嵌入式系统开发与实践》", 北京航空航天大学出版社, pages: 144 - 148 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116069694A (zh) * | 2023-03-07 | 2023-05-05 | 苏州浪潮智能科技有限公司 | 中断处理方法、装置、服务器、电子设备及存储介质 |
| CN116069694B (zh) * | 2023-03-07 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 中断处理方法、装置、服务器、电子设备及存储介质 |
| CN116909639A (zh) * | 2023-09-13 | 2023-10-20 | 珠海星云智联科技有限公司 | 一种挂载系统、方法、集群以及存储介质 |
| CN116909639B (zh) * | 2023-09-13 | 2023-12-12 | 珠海星云智联科技有限公司 | 一种挂载系统、方法、集群以及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9467511B2 (en) | Techniques for use of vendor defined messages to execute a command to access a storage device | |
| US8566570B2 (en) | Distributed multi-core memory initialization | |
| CN114691224A (zh) | 设备加载系统、方法及电子设备 | |
| US10572434B2 (en) | Intelligent certificate discovery in physical and virtualized networks | |
| US10789197B2 (en) | Methods and system for providing software defined microcontroller unit (MCU) | |
| US20100169546A1 (en) | Flash memory access circuit | |
| US10990544B2 (en) | PCIE root complex message interrupt generation method using endpoint | |
| CN110647359B (zh) | 半导体装置、其操作方法和具有其的层叠存储装置 | |
| CN108694052B (zh) | 一种固件升级方法、固件升级装置及固件升级系统 | |
| CN114417373A (zh) | 一种NVMe-oF用户态客户端的数据访问方法和装置 | |
| JP2005500604A (ja) | 移動端末機におけるモデムとメモリとの間のインターフェース装置及び方法 | |
| JP2005500604A6 (ja) | 移動端末機におけるモデムとメモリとの間のインターフェース装置及び方法 | |
| US7689991B2 (en) | Bus management techniques | |
| US5305457A (en) | System for initial program loading responding to notification from program supply apparatus | |
| CN105677606A (zh) | 总线设备的热插拔方法及总线装置 | |
| CN113253978A (zh) | 嵌入式软件开发方法、模型、电子设备和介质 | |
| US20220156211A1 (en) | Dynamic provisioning of pcie devices at run time for bare metal servers | |
| JP2011227730A (ja) | マイクロコンピュータ | |
| US7243178B2 (en) | Enable/disable claiming of a DMA request interrupt | |
| CN114185720B (zh) | 服务器动态热备份的方法、装置、设备及存储介质 | |
| CN112860595B (zh) | Pci设备或pcie设备、数据存取方法及相关组件 | |
| JP7273176B2 (ja) | シーケンス処理ユニットを備えたメモリ制御システム | |
| CN115834369B (zh) | 一种服务器网络配置方法及系统 | |
| CN115858433A (zh) | 重定时器模式的控制方法、系统、装置、设备及存储介质 | |
| CN118363662A (zh) | 存储器寄存器的配置方法、装置及存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220701 |
|
| RJ01 | Rejection of invention patent application after publication |