CN102184122A - 一种龙芯CPU主板bios及中断的实现方法 - Google Patents

Abstract

本发明提供了一种龙芯CPU主板bios的实现方法，将龙芯CPU与北桥芯片进行地址映射转换；将DMA设备地址进行映射转换；对PCI地址空间进行配置；以及将coreboot与pmon融合成新bios后，调试；以及，调试内核中断系统。通过本发明提供的方法，解决了在BIOS层龙芯CPU和AMD桥片之间的地址映射转换问题，PMON中DMA设备寻址问题，龙芯刀片PCI配置空间读写问题以及从coreboot到pmon移植和调试的问题。而且龙芯主板外部设备的中断处理方式，保证了龙芯主板上外部设备正常工作。

Description

一种龙芯CPU主板bios及中断的实现方法

技术领域

本发明涉及主板bios及中断的实现，具体地说，提供了一种龙芯CPU主板bios以及中断的实现方法。

背景技术

龙芯3号系列CPU包括4核心3A，8核心3B，16核心3C的CPU，以及后续开发的其他系列的CPU。

龙芯3号CPU是一款通用的多核的CPU，采用MIPS架构，完全可以实现Intel和AMD X86架构CPU的功能，而且在节能、安全等方面有独特的优势，尽管在性能方面比X86 CPU还稍微落后一些，但在绝大部分领域可以完全代替X86 CPU。

尽管龙芯3A和3B CPU已经面世，但一直没有解决“用”的关键问题，即一直没有找到与龙芯CPU配套且能正常工作的南北桥chipsets和外围设备，就像一个人有了大脑，但无法找到配合大脑的躯体和四肢，仍是一个不能实用只是概念意义的CPU。

为解决龙芯CPU的实用问题，曾经探讨了“龙芯3 CPU+SIS公司chipsets”，“龙芯3 CPU+nVIDIA公司chipsets”的可能性，并研发了主板样品，但最终没有成功。

目前采用“龙芯3 CPU+AMD公司北桥RS780E+AMD公司南桥SB710”方案，取得了成功，并最终实现了产品化。如图1所示。

但是在主板成型之后，如何能够使主板运行，就需要软件方面的支持，这包括BIOS、内核等的支持。

PMON是一个兼有BIOS和boot loader部分功能的开放源码软件，支持MIPS、ARM、PowerPC等架构，多用于嵌入式系统。Coreboot是一个自由开源软件项目，它的目的是替代现有计算机上面传统的bios，主要支持x86平台。

在内核方面，龙芯的中断系统与X86完全不一样。龙芯的中断系统采用异常处理表而不是X86的IDT表(中断描述符表)，采用设备的中断控制器来控制中断而不支持APIC；而AMD桥片支持的都是X86平台。因此在内核方面如何与龙芯CPU进行配合是个问题。

发明内容

为了得到一种在龙芯主板上可以运行的bios以及linux内核，解决地址映射、PCI配置空间读写以及中断分配等问题，本发明提供了一种龙芯CPU主板bios及中断系统的实现方法。

一种龙芯CPU主板bios以及中断的实现方法，步骤如下：

将龙芯CPU与北桥芯片进行地址映射转换；

将DMA设备地址进行映射转换；

对PCI地址空间进行配置；以及

将coreboot与pmon融合成新bios后，调试；以及，

调试内核中断系统。

优选的，所述地址映射转换过程为先将龙芯CPU物理地址空间映射到HT总线地址空间，再将HT总线地址空间映射到PCI地址空间。

再优选的，所述龙芯CPU物理地址空间映射到HT总线地址空间是通过一级crossbar实现的。

再优选的，所述龙芯CPU物理地址空间映射时只映射48位地址空间。

再优选的，所述HT总线地址空间映射到PCI地址空间是通过HT to PCIbridge实现。

优选的，所述DMA设备地址映射转换是通过修改北桥芯片内与DMA寻址相关的寄存器初值实现。

再优选的，所述寄存器可以进行8位，16位和32位读写操作。

优选的，所述bios是将PMON的CPU、内存和串口的调试部分与coreboot的南北桥控制器和设备的初始化部分融合。

优选的，所述bios调试时在初始化南桥后，PCI扫描前，关闭掉所有可能影响调试的设备控制器。

优选的，所述内核中断系统是通过将龙芯CPU的中断控制器与8259A控制器级联，来响应和控制南北桥外部设备的中断请求。

优选的，所述中断系统采用异常处理表来对中断分类。

优选的，采用中断控制器处理中断。

再优选的，所述中断系统采用南桥8259A控制器与龙芯3A CPU的中断控制器相配合，来实现外部设备中断的响应。

再优选的，龙芯3A主板通过配置南桥设备的中断阵脚、中断线路和触发方式，来分配南桥设备的中断号。

通过本发明提供的方法，解决了在BIOS层龙芯CPU和AMD桥片之间的地址映射转换问题，PMON中DMA设备寻址问题，龙芯刀片PCI配置空间读写问题以及从coreboot到pmon移植和调试的问题。而且龙芯主板外部设备的中断处理方式，保证了龙芯主板上外部设备正常工作。

附图说明

图1是曙光公司的龙芯主板CB50-A

图2是AMD桥片设备的地址范围

图3是龙芯刀片分层的物理地址结构

图4是龙芯3A物理地址映射图

图5是PCI兼容配置模式

图6是MIPS架构下地址格式

图7是龙芯bios运行流程图

图8是CPU中断结构示意图

图9龙芯3A主板外部中断响应过程

具体实施方式

一、龙芯CPU与北桥地址映射的转换

在x86平台中，系统的地址分为物理地址、总线地址和虚拟地址。Linux中，进程的4GB(虚拟)内存分为用户空间、内核空间。用户空间分布为0～3GB(即PAGE_OFFSET，在0X86中它等于0xC0000000)，剩下的1G为内核空间。程序员只能使用虚拟地址。系统中每个进程有各自的私有用户空间(0～3G)，这个空间对系统中的其他进程是不可见的。CPU发出取指令请求时的地址是当前上下文的虚拟地址，MMU再从页表中找到这个虚拟地址的物理地址，完成取指。而且x86平台使用了名为内存映射(MMIO)的技术，该技术是PCI规范的一部分，IO设备端口被映射到内存空间，映射后，CPU访问IO端口就如同访问内存一样。图2是coreboot中AMD桥片的几个设备的MEM映射地址，‘h’表示十六进制。

龙芯CPU是MIPS架构的CPU，与x86 CPU的地址分配和寻址方式有所不同。龙芯3A采用48位的物理地址空间，47～44位区分标示16个节点，44～0为每个节点的内部地址；龙芯刀片服务器是由两个节点组成的CC-NUMA的架构，整个系统的地址空间可分为4个层次，即物理地址区间、节点内一二级crossbar路由的地址空间、HT的地址空间、PCI的地址空间。下一层次是上一层的一个子区间，见图3所示。

系统中必须有一个node_id为0的主节点，负责系统的启动，龙芯刀片服务器另一个节点的node_id由硬件跳线设置为01，因此整个系统的物理地址空间范围为[0x0000_0000_0000～0x2000_0000_0000]，其中[0x0000_0000_0000～0x1000_0000_0000]为节点0的物理地址范围，[0x1000_0000_0000～0x2000_0000_0000]为节点01的物理地址范围。

在南北桥芯片上连接的设备都是PCI设备。PCI系统有4GB的memory空间和64K的IO空间，CPU要访问PCI设备的配置空间、memory空间、和IO空间需要经过一系列的转换过程即48位的CPU地址空间→40位的HT地址空间→PCI的地址空间。如图4所示。

1.CPU的物理地址空间到HT地址空间的转换

龙芯3A把CPU物理地址空间[0x0e00_0000_0000～0x1000_0000_0000]映射到HT的40位地址空间[0x00_0000_0000～0x100_0000_0000]，这种映射是通过一级crossbar的地址路由窗口或者一级crossbar的默认设置实现的。因为HT只有40位的地址空间对多余的位不予考虑。

2.HT地址空间到PCI地址空间的转换

HT 40位地址空间的到PCI地址空间的映射是通过HT to PCI bridge实现的，这是硬件保证的不需要软件做任何配置。映射后PCI设备的起始MEM地址为0x10000000，IO起始地址为0x18000000。这个地址在PMON程序中作为PCI的MEM BASE或者IO BASE。而对于每个PCI设备，PMON通过建立了一个pci_device的结构体。在这个结构体中记录了每个PCI设备的信息，包括该设备的类型，mem大小，以及next device的指针等，组成了一个链表。在PCI设备扫描过程中，PMON就会根据该链表递归的搜寻所有设备的资源请求信息，并形成pci_win结构，组成memory和IO资源请求链表。在PCI设备资源分配过程中就会按照下面公式，进行memory和IO的分配：

PCI设备MEM地址＝上一个设备的MEM地址+该PCI设备的MEM请求大小

PCI设备IO地址＝上一个设备的MEM地址+该PCI设备的IO请求大小

其中第一个设备的MEM地址的初始值等于0x10000000，IO地址为0x18000000。在PMON程序中，通过读取PCI设备的配置空间来获取设备的MEM、IO大小，从而分配PCI设备的MEM、IO地址。

二、龙芯3A主板上的设备DMA操作配置：

在龙芯CPU中设备以DMA的方式访问内存的过程如下：

1、PCI设备发出访存的地址经过北桥芯片，由北桥路由到HT1控制器；

2、HT1控制器根据其内部地址窗口寄存器将地址路由到一级crossbar

3、一级crossbar根据其内部的地址窗口寄存器将地址路由到二级cache，然后到二级crossbar；

4、二级crossbar根据其内部的地址窗口配置将地址路由到内存控制器。

南北桥芯片处连接了很多需要进行DMA操作的设备，比如网卡设备，它在接收、发送数据报文时，需要进行DMA操作。因为X86架构与MIPS架构在内存物理地址上的差异，就需要在BIOS中对北桥的相关DMA操作寄存器的设置做相应的修改，否则会导致DMA操作无法正确进行。本发明在PMON中针对北桥的相关寄存器做了如下修改：将nbconfig 0x90的值由0x40000000改成0xf0000000，从而保证了南北桥设备的DMA操作地址正确，保证了设备DMA的正常工作。

三、龙芯刀片PCI配置空间和IO空间读写：

在龙芯刀片BIOS中对南北桥设备的初始化代码主要借鉴x86架构的BIOScoreboot。在coreboot中，南北桥芯片初始化代码是完全按照X86 CPU的工作原理实现的。而龙芯3处理器是MIPS架构的CPU，在地址空间、PCI配置空间读写访问等方面与X86架构完全不同，这就需要我们对南北桥芯片初始化代码进行重新改写，主要是针对南北桥设备PCI配置空间的读写函数等的修改。

X86架构CPU使用的BIOS程序基本上都是使用了PCI兼容配置方法读写PCI配置空间寄存器。

PCI兼容配置方法使用了两个32位的IO端口，分别为配置地址端口0xCF8和配置数据端口0XCFC。配置地址端口数据格式如图5所示。

当要读设备的PCI配置空间寄存器内容时，需要将设备的总线号、设备号、功能号、寄存器位置等信息写到配置地址端口，然后读配置数据端口，即可得到PCI配置空间相关寄存器的内容。

当要写设备的PCI配置空间寄存器内容时，需要将设备的总线号、设备号、功能号、寄存器位置等信息写到配置地址端口，然后将数据写到配置数据端口，即可将相关内容写到PCI配置空间相关寄存器。

PCI、PCI-E总线可以使用此方法对总线上的设备内部的PCI配置空间寄存器进行读写操作。使用此方法，可以对PCI配置空间寄存器直接进行8位、16位、32位的读写操作。

而在MIPS架构下采用的是HT总线配置方法读写PCI配置空间寄存器。

HT总线配置方法指HT总线即可以使用PCI兼容配置方法对总线上的设备内部的PCI配置空间寄存器进行读写操作，也可以使用自己特有的配置方法对总线上的设备内部的PCI配置空间寄存器进行读写操作。

在MIPS架构下，类型0、类型1的地址格式如图6所示，其中40位到63位地址需要根据CPU和HT总线确定，目前我们使用的地址为0x90000E。在龙芯3A主板上，我们定义类型0地址HT_MAP_TYPE0_CONF_ADDR为0xba000000，类型1地址HT_MAP_TYPE1_CONF_ADDR为0xbb000000。

当要读设备的PCI配置空间寄存器内容时，需要将设备的总线号、设备号、功能号、寄存器位置等信息与首地址相加，得到最后的读写访问地址。公式如下：

addr|＝(dev＜＜11|func＜＜8|reg)

其中addr＝HT_MAP_TYPE0_CONF_ADDR或者

HT_MAP_TYPE1_CONF_ADDR；reg为需要操作的PCI寄存器号。

当对最后得到的地址进行读访问时，即可得到PCI配置空间相关寄存器的内容；当将相关数据写到最后得到的地址时，即可将相关内容写到PCI配置空间相关寄存器。

对于IO操作，在X86架构下，存在区间为0x0-0xffff的IO地址空间，可以使用in、out指令进行访问。而在MIPS架构中，并没有直接对应的IO地址空间，也没有直接对应于in、out这样的指令对IO地址空间进行访问。但有些如串口、实时时钟、中断控制器、IDE等设备在正常工作时，都需要对它们使用的IO地址空间进行相应的读写操作。这样，在MIPS架构下，也要实现对应的读写操作，才能使这些设备正常工作。为了解决此问题，将HT地址窗口中的0xFDFC000000做为IO地址空间。这段区域映射后的基地址为0xb8000000。这样IO地址的公式为：

addr|＝BONITO_PCIIO_BASE_VA+addr

其中BONITO_PCIIO_BASE_VA＝0xb8000000

因此，为了实现从coreboot到pmon的无缝移植就需要对PCI配置空间的读写函数和IO空间的读写函数进行修改和添加。更改、添加的函数接口包括PCI配置空间寄存器8位、16位、32位读操作函数；PCI配置空间寄存器8位、16位、32位写操作函数；PCI配置空间类型0、类型1读/写方法；调试信息输出函数；Memory寄存器8位、16位、32位读、写函数；IO寄存器8位、16位、32位读、写函数；初始化配置参数设置函数；设备查找函数；设备定位函数等；其他需要更改的还包括IO地址宏定义等；

四、龙芯3A主板的pmon调试方法

在龙芯3A主板调试初期，并不能保证pmon中对南北桥初始化的代码都正确，所有设备都能正常工作。为了保证龙芯刀片主板上电调试进度和减轻调试工作的复杂度，我们选择一种化繁为简的方法，即先在pmon代码的PCI设备扫描之前，屏蔽南北桥中复杂的、不使用的设备，而进行后续必要设备的调试。

图7为PMON代码初始化流程图：

从流程图中看出，PMON在汇编部分主要进行CPU、内存与串口等的调试，进入C语言部分后，开始南北桥控制器与设备的初始化。其中南北桥初始化过程中首先会对各个设备的控制器进行使能与初始化，这样在PCI扫描过程中会枚举出已被使能的控制器下的设备，而未被使能的控制器就不进行枚举和分配资源。因此调试的简化做法是在初始化南北桥之后，PCI扫描之前，关掉南北桥中这些较复杂的设备的控制器，使得在PCI扫描的时候，程序认为这些设备的控制器都未被使能，控制器下面没有设备，这样就不会对这些设备进行初始化，大大减少了干扰，降低了调试的复杂度。

五、龙芯3A主板中Linux内核的中断分配：

x86架构的中断系统有256个中断号，当中断发生时，CPU用中断号索引以IDTR寄存器的值为基地址的中断描述符表(IDT)，IDT的每个表项指向相应的中断处理程序。

而在龙芯3号CPU的中断处理系统中，只存在特例异常和通用异常。特例异常包括冷启动、TLB重填、xTLB重填、cache错误；通用异常共32个，第0号通用异常就是与外部设备相关的中断，图8中表示的就是龙芯3A主板的四级级联的中断结构图。其中前三级属于CPU内部的中断级联。

第一级是CPU每个核的中断控制器，CPU内部有4个核，每个核的Cause和Status寄存器分别组成一个中断控制器。CPU执行完一条指令后都会检查Cause寄存器相应的位有没有被置位。第二级由一个具有32根中断线的中断控制器组成，32根中断线可以通过配置CPU内部的中断路由寄存器，将中断分别路由到CPU的4个核上。第三级由HT中断控制器、LPC中断控制器、核间中断控制器组成。其中HT中断控制器用于接受IO设备的中断。第四级与AMD芯片组有关，它连接在南桥的8259A控制器上，而桥片上的所有外设中断都是先送往8259A控制器，然后再送往HT中断控制器的。

因此，配置外部设备中断的关键在于外设和南桥8259A控制器的配合。根据AMD南桥8259A的特点，可以分为三个步骤：

1)配置好设备的interrupt_pin是连接在8259A控制器的第几根中断线上，这种连接有些是硬件设置好的，有些是需要软件配置的。在AMD桥片的8259A中断线有12根。

2)配置interrupt line，也就是中断号。

3)配置中断的触发方式，电平触发还是边沿触发。

配置好这三项后，南北桥设备就可以正常响应中断了，图9描述了外部设备响应中断的过程。

当某个硬件设备触发了中断，CPU硬件会相应的设置cause寄存器的Exccode域及IP位。内核中通用异常处理中的程序except_vec3_generic就会查询cause寄存器的Exc code域来确定是32种通用异常中的哪一种。外部设备中断属于0号，那么内核进入中断处理程序的入口地址handle_init并调用中断分发函数plat_irq_dispatch。plat_irq_dispatch将根据CPU CAUSE寄存器的[IP7～IP0]判断是那个中断源或者中断控制器发生了中断，外部设备中断是属于HT1中断控制器，而与HT1中断控制器级联的就是南桥的8259A控制器。这样函数就会调用8259A的中断分配过程，也就是上面描述的三个步骤。通过这三个步骤将中断号分发完后，内核就会直接调用do_IRQ()函数，执行对应的驱动程序。整个中断调用过程也就完成了。

另外，从图8中可以看出，AMD桥片上的所有IO设备中断是通过HT1中断路由传到CPU的，而且由于龙芯3A CPU内没有实现APIC的功能，因此IO设备的中断只能发送到主CPU的4个核，次CPU不能处理IO中断。

Claims (14)

1.一种龙芯CPU主板bios以及中断的实现方法，其特征在于：步骤如下：

将龙芯CPU与北桥芯片进行地址映射转换；

将DMA设备地址进行映射转换；

对PCI地址空间进行配置；以及

将coreboot与pmon融合成新bios后，调试；以及，

调试内核中断系统。

2.如权利要求1所述的方法，其特征在于：所述地址映射转换过程为先将龙芯CPU物理地址空间映射到HT总线地址空间，再将HT总线地址空间映射到PCI地址空间。

3.如权利要求2所述的方法，其特征在于：所述龙芯CPU物理地址空间映射到HT总线地址空间是通过一级crossbar实现的。

4.如权利要求3所述的方法，其特征在于：所述龙芯CPU物理地址空间映射时只映射48位地址空间。

5.如权利要求2所述的方法，其特征在于：所述HT总线地址空间映射到PCI地址空间是通过HT to PCI bridge实现。

6.如权利要求1所述的方法，其特征在于：所述DMA设备地址映射转换是通过修改北桥芯片内与DMA寻址相关的寄存器初值实现。

7.如权利要求6所述的方法，其特征在于：所述寄存器可以进行8位，16位和32位读写操作。

8.如权利要求1所述的方法，其特征在于：所述bios是将PMON的CPU、内存和串口的调试部分与coreboot的南北桥控制器和设备的初始化部分融合。

9.如权利要求1所述的方法，其特征在于：所述bios调试时在初始化南桥后，PCI扫描前，关闭掉所有可能影响调试的设备控制器。

10.如权利要求1所述的方法，其特征在于：所述内核中断系统是通过将龙芯CPU的中断控制器与8259A控制器级联，来响应和控制南北桥外部设备的中断请求。

11.如权利要求1所述的方法，其特征在于：所述中断系统采用异常处理表来对中断分类。

12.如权利要求1所述的方法，其特征在于：采用中断控制器处理中断。

13.如权利要求10所述的方法，其特征在于：所述中断系统采用南桥8259A控制器与龙芯3A CPU的中断控制器相配合，来实现外部设备中断的响应。

14.如权利要求10所述的方法，其特征在于：龙芯3A主板通过配置南桥设备的中断阵脚、中断线路和触发方式，来分配南桥设备的中断号。

Images