CN106557340A - 一种配置方法及装置 - Google Patents

Abstract

本发明提供一种配置方法，所述方法包括：基本输入输出系统BIOS通过基板管理控制器BMC获取外围组件快速互连转接卡PCIE Riser卡的现场可更换单元FRU中存储的配置信息；当所述BIOS启动时，所述BIOS根据所述配置信息对CPU端口进行配置。上述方案将配置CPU端口的配置信息存放在PCIE Riser卡的FRU中，在BIOS启动阶段，通过BMC获取配置信息，从而对CPU端口进行配置，实现了对CPU端口的动态配置。

Description

一种配置方法及装置

技术领域

本发明涉及通信领域，具体涉及一种配置方法及装置。

背景技术

在一些关键领域，如网络中心、电信机房和银行的数据库中心都会选择使用一些高性能的服务器。这些服务器大多使用Intel x86架构的高性能处理器。这些处理器内部集成了很多PCIE Lane提供给硬件设计人员接入板内设备或者引出到PCIE Riser卡(Peripheral Component Interconnect Express Riser，外围组件快速互连转接卡)插槽。再有硬件设计人员设计PCIE Riser卡提供标准PCIE插槽。用户可以根据自己的业务需要选择使用标准PCIE设备。

CPU内部的这些PCIE Lane，在逻辑上是以端口的方式进行管理的，需要BIOS根据硬件实际的走线对CPU相应的端口进行正确的配置，才能使之在操作系统下正常使用。

目前BIOS业界通用的做法，是根据硬件提供的端口设计说明文档将这些参数信息以静态表的方式写在BIOS中，服务器在打开电源进行开机上电过程中，BIOS将这些参数信息配置到CPU端口相应的寄存器中，完成端口的配置。这种做法有以下2个重大缺陷：

1、BIOS工程师必须预先知道CPU端口的使用情况，也就是说需要硬件设计人员预先开发出的Pcie Riser卡，提供了端口设计说明文档，BIOS工程师才能对CPU的端口进行配置。做不到动态兼容不同的PCIE Riser卡。这样最大的隐患是外场已经出货的服务器，如果用户需要支持新的Pcie Riser卡，就需要更新BIOS。

2、对于新的Pcie Riser卡开发，BIOS都要随之做相应的开发工作，影响工作效率。

发明内容：

本发明提供一种配置方法及装置，实现对CPU端口的动态配置。

为解决上述技术问题，本发明提供一种配置方法，所述方法包括：

基本输入输出系统BIOS通过基板管理控制器BMC获取外围组件快速互连转接卡PCIE Riser卡的现场可更换单元FRU中存储的配置信息；

当所述BIOS启动时，所述BIOS根据所述配置信息对CPU端口进行配置。

优选地，

所述配置信息包括根据一个或多个数据结构表生成的二进制文件和所述二进制文件的头部信息；

其中，所述数据结构表中含有配置CPU所需的参数；

所述头部信息为用于将所述二进制文件写入所述PCIE Riser卡的信息。

优选地，

所述基本输入输出系统BIOS通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息包括：

所述BIOS向所述BMC发送智能平台管理接口IPMI命令后，接收所述BMC读取的PCIE Riser卡的FRU中存储的配置信息。

优选地，

所述基本输入输出系统BIOS通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息后，所述BIOS根据所述配置信息对CPU端口进行配置前，所述方法还包括：

所述BIOS将所述配置信息存入非挥发性变量区中。

优选地，

所述BIOS根据所述配置信息对CPU端口进行配置包括：

所述BIOS读取所述非挥发性变量区中的配置信息，根据所述读取到的配置信息对所述CPU端口进行配置。

本发明还提供一种配置装置，设置于基本输入输出系统BIOS，所述装置包括：

信息获取模块，用于通过基板管理控制器BMC获取外围组件快速互连转接卡PCIE Riser卡的现场可更换单元FRU中存储的配置信息；

配置模块，用于当所述BIOS启动时，根据所述配置信息对CPU端口进行配置。

优选地，

所述配置信息包括根据一个或多个数据结构表生成的二进制文件和所述二进制文件的头部信息；

其中，所述数据结构表中含有配置CPU所需的参数；

所述头部信息为用于将所述二进制文件写入所述PCIE Riser卡的信息。

优选地，

所述信息获取模块用于通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息具体是指：

所述信息获取模块向所述BMC发送智能平台管理接口IPMI命令后，接收所述BMC读取的PCIE Riser卡的FRU中存储的配置信息。

优选地，

所述装置还包括：

存储模块，用于将所述配置信息存入非挥发性变量区中。

优选地，

所述配置模块用于根据所述配置信息对CPU端口进行配置具体是指：

所述配置模块读取所述非挥发性变量区中的配置信息，根据所述读取到的配置信息对所述CPU端口进行配置。

上述方案将配置CPU端口的配置信息存放在PCIE Riser卡的FRU中，在BIOS启动阶段，通过BMC获取配置信息，从而对CPU端口进行配置，实现了对CPU端口的动态配置。

附图说明

图1为实施例一中的配置方法的流程图；

图2为实施例一中的配置装置的结构示意图；

图3为实施例二中的BIOS、BMC、FRU数据传递示意图；

图4为实施例二中的CPU端口配置参数排布示意图；

图5为实施例二中的自制工具生成的二进制文件结构示意图；

图6为实施例二中的生成的二进制文件结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

实施例一

如图1所示，本实施例提供一种配置方法，所述方法包括：

步骤S11：基本输入输出系统BIOS通过基板管理控制器BMC获取PCIERiser卡的现场可更换单元FRU中存储的配置信息；

配置信息包括根据一个或多个数据结构表生成的二进制文件和所述二进制文件的头部信息；其中，所述数据结构表中含有配置CPU所需的参数；

头部信息为用于将所述二进制文件写入所述PCIE Riser卡的信息，在具体的实现中可以根据具体情况进行自定义。

步骤S13：当所述BIOS启动时，所述BIOS根据所述配置信息对CPU端口进行配置。

优选地，步骤S11后，步骤S12前还包括：

步骤S12：所述BIOS将所述配置信息存入非挥发性变量区中。

再具体的实现中，BIOS读取所述非挥发性变量区中的配置信息，根据所述读取到的配置信息对所述CPU端口进行配置。

如图2所示，本实施例还提供一种配置装置，设置于基本输入输出系统BIOS，所述装置包括：

信息获取模块11，用于通过基板管理控制器BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息；

配置模块12，用于当所述BIOS启动时，根据所述配置信息对CPU端口进行配置。

优选地，

所述配置信息包括根据一个或多个数据结构表生成的二进制文件和所述二进制文件的头部信息；

其中，所述数据结构表中含有配置CPU所需的参数；

所述头部信息为用于将所述二进制文件写入所述PCIE Riser卡的信息。

优选地，

所述信息获取模块用于通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息具体是指：

所述信息获取模块向所述BMC发送智能平台管理接口IPMI命令后，接收所述BMC读取的PCIE Riser卡的FRU中存储的配置信息。

优选地，所述装置还包括：

存储模块13，用于将所述配置信息存入非挥发性变量区中。

优选地，

所述配置模块用于根据所述配置信息对CPU端口进行配置具体是指：

所述配置模块读取所述非挥发性变量区中的配置信息，根据所述读取到的配置信息对所述CPU端口进行配置。

实施例二

下面进一步说明本发明的技术方案。

如图3所示，在本发明中，CPU端口参数信息不再以静态表的方式写在BIOS代码中，而是存放在PCIE Riser卡的FRU中。在BIOS POST阶段，通过与BMC交换IPMI(Intelligent Platform Management Interface，智能型平台管理接口)命令方式，先由BIOS向BMC发IPMI命令，再由BMC从PCIERiser卡的FRU中获取CPU端口配置信息，BMC获取到配置信息后传给BIOS，BIOS对信息进行校验之后，更新到SPI Flash的非挥发性变量区中，最后修改BIOS流程，读取存放在变量区中的配置信息进行CPU相应端口的配置。

1、首先将BIOS配置CPU端口所需要的参数如CPU个数、CPU类型。

CPU PCIE Lane硬件走线等抽象成一个数据大小和数据格式固定的数据结构如下：

按照上述结构，将参数数据填写为如图4所示的一个一个连续的数据结构表。

2、如图5、6所示，制作二进制生成工具，将以上所填写的数据表项生成二进制文件，

同时在生成的二进制文件头部加入自定义的OEM头部信息，以用来将生成的二进制文件烧写进PCIE Riser卡的FRU中。

3、自定义如下IPMI命令，用于BIOS与BMC之间进行配置参数的数据传输。BIOS发送IPMI命令给BMC，BMC收到此条命令，通过I2C总线读取PCIE Riser卡上的FRU中的配置参数。BMC读到配置参数后，将数据传送给BIOS。

Bios与BMC约定通过如表1的自定义接口进行通讯，传递FRU数据：

NetFun＝0x0034 CmdType＝0x0036，CmdVer＝1(Host读取PCIE RISEREEPROM)

表1

4、BIOS获取到配置参数后，将参数以一定的数据结构写入BIOS的

Flash变量区中存放起来。BIOS启动的各个阶段，读取变量区中的数据进行CPU端口的配置。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/模块可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。

Claims (10)

1.一种配置方法，其特征在于，所述方法包括：

基本输入输出系统BIOS通过基板管理控制器BMC获取外围组件快速互连转接卡PCIE Riser卡的现场可更换单元FRU中存储的配置信息；

当所述BIOS启动时，所述BIOS根据所述配置信息对CPU端口进行配置。

2.如权利要求1所述的方法，其特征在于：

所述配置信息包括根据一个或多个数据结构表生成的二进制文件和所述二进制文件的头部信息；

其中，所述数据结构表中含有配置CPU所需的参数；

所述头部信息为用于将所述二进制文件写入所述PCIE Riser卡的信息。

3.如权利要求2所述的方法，其特征在于：

所述基本输入输出系统BIOS通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息包括：

所述BIOS向所述BMC发送智能平台管理接口IPMI命令后，接收所述BMC读取的PCIE Riser卡的FRU中存储的配置信息。

4.如权利要求1至3任一所述的方法，其特征在于：

所述基本输入输出系统BIOS通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息后，所述BIOS根据所述配置信息对CPU端口进行配置前，所述方法还包括：

所述BIOS将所述配置信息存入非挥发性变量区中。

5.如权利要求4所述的方法，其特征在于：

所述BIOS根据所述配置信息对CPU端口进行配置包括：

所述BIOS读取所述非挥发性变量区中的配置信息，根据所述读取到的配置信息对所述CPU端口进行配置。

6.一种配置装置，设置于基本输入输出系统BIOS，其特征在于，所述装置包括：

信息获取模块，用于通过基板管理控制器BMC获取外围组件快速互连转接卡PCIE Riser卡的现场可更换单元FRU中存储的配置信息；

配置模块，用于当所述BIOS启动时，根据所述配置信息对CPU端口进行配置。

7.如权利要求6所述的装置，其特征在于：

所述配置信息包括根据一个或多个数据结构表生成的二进制文件和所述二进制文件的头部信息；

其中，所述数据结构表中含有配置CPU所需的参数；

所述头部信息为用于将所述二进制文件写入所述PCIE Riser卡的信息。

8.如权利要求7所述的装置，其特征在于：

所述信息获取模块用于通过BMC获取PCIE Riser卡的现场可更换单元FRU中存储的配置信息具体是指：

所述信息获取模块向所述BMC发送智能平台管理接口IPMI命令后，接收所述BMC读取的PCIE Riser卡的FRU中存储的配置信息。

9.如权利要求6至8任一所述的装置，其特征在于，所述装置还包括：

存储模块，用于将所述配置信息存入非挥发性变量区中。

10.如权利要求9所述的装置，其特征在于：

所述配置模块用于根据所述配置信息对CPU端口进行配置具体是指：

所述配置模块读取所述非挥发性变量区中的配置信息，根据所述读取到的配置信息对所述CPU端口进行配置。