CN112398684A - PCIe带宽自动调配系统及方法 - Google Patents

PCIe带宽自动调配系统及方法 Download PDF

Info

Publication number
CN112398684A
CN112398684A CN202011205810.2A CN202011205810A CN112398684A CN 112398684 A CN112398684 A CN 112398684A CN 202011205810 A CN202011205810 A CN 202011205810A CN 112398684 A CN112398684 A CN 112398684A
Authority
CN
China
Prior art keywords
pcie
bandwidth
identifier
controller
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011205810.2A
Other languages
English (en)
Inventor
黄威
曲忠英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN202011205810.2A priority Critical patent/CN112398684A/zh
Publication of CN112398684A publication Critical patent/CN112398684A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种PCIe带宽自动调配系统及方法，该系统包含一PCIe转接卡、一智能型平台管理接口、一基本输入输出系统以及一CPU。PCIe转接卡供一PCIe装置插设，并据以产生一标识符。智能型平台管理接口电性连接于PCIe转接卡，并具有一基板管理控制器。基本输入输出系统用以发送标识符询问指令至基板管理控制器而获取标识符，并依据一标识符带宽对照表判断标识符所对应的带宽。CPU电性连接于基本输入输出系统与PCIe转接卡，用以依据带宽进行一端口分支设定，并初始化CPU的复数个根端口，使根端口对应于PCIe装置的带宽。

Description

PCIe带宽自动调配系统及方法
技术领域
本发明涉及一种带宽自动调配系统及方法，特别是涉及一种PCIe带宽自动调配系统及方法。
背景技术
一般来说，一个服务器的机型往往会有相当多不同的配置，对于CPU的IIO rootport连接出来的PCIe装置通常是通过Riser Card(转接卡)来进行组装并分配相应的带宽。其中，由于不同的PCIe装置对带宽的要求不尽相同，因此BIOS在进行带宽分配时需要考虑到所有的情况是非常困难的。
在现有的技术中，为了解决PCIe装置的带宽分配问题，主要有三种方式：首先，第一种是通过固定机型的配置，使IIO root port分配固定的带宽给相对应的PCIe装置；再来，第二种是通过刻录在FRU(Field Replace Unit)中的机型信息来确定PCIe装置所需的带宽，进而分配相对应的带宽给PCIe装置；最后，第三种是通过预留的GPIO(General-purpose input/output)来区分各种机型配置。
承上所述，现有的PCIe装置的带宽分配改善方式中，第一种与第三种的方式往往存在有不够灵活的缺点。例如，在第一种方式中，由于固定的机型配置只能适用于一种带宽，因此会限制服务器所能安装的PCIe装置的带宽种类；而第三种方式则需要在硬件设计时预留足够多的GPIO pin脚，但实际上GPIO的数量有限，且大部分GPIO还都是具有其专门的用途。
然而，虽然第二种方式在使用上较为灵活，但由于第二种方式过度依赖FRU中的信息正确性，因此当FRU的机型信息刻录错误时，PCIe带宽的分配也会发生错误，导致PCIe装置无法正常使用；此外，若采用第二种方式，BIOS还需要预先存有所有机型配置和PCIe带宽分配的信息，才能有效的依据各种机型配置去调配PCIe装置的带宽分配。
发明内容
有鉴于在先前技术中，PCIe装置的带宽分配的解决办法中，由于通过固定机型来配置相对应的带宽的方式，以及通过GPIO来区分带宽的方式，都存在有不够灵活的问题，而利用FRU的刻录信息来分配带宽的方式则存在可能会引发人为错误的风险，且还需要另外在BIOS内预先储存各种机型配置与PCIe装置的带宽分配的信息，因此现有的解决方式都非常不便利；基于此，本发明的主要目的在于提供一种PCIe带宽自动调配系统，可以有效的自动判断出PCIe装置所需的带宽，进而控制CPU进行相对应的设定。
为实现上述目的及其他相关目的，本发明的第一方面提供一种PCIe带宽自动调配系统，所述PCIe带宽自动调配系统包含：一PCIe转接卡，用以供一PCIe装置插设，且所述PCIe转接卡依据所插设的所述PCIe装置产生一标识符；一智能型平台管理接口(Intelligent Platform Management Interface，IPMI)，电性连结于所述PCIe转接卡，并且具有一基板管理控制器(Baseboard Management Controller，BMC)，所述基板管理控制器在接收到一标识符询问指令时读取所述PCIe转接卡的所述标识符；一基本输入输出系统(BIOS)，电性连结于所述基板管理控制器，用以发送所述标识符询问指令至所述基板管理控制器以获取所述标识符，并依据一标识符带宽对照表判断所述标识符所对应的一带宽；以及一CPU，电性连结于所述基本输入输出系统与所述PCIe转接卡，用以依据所述带宽进行一端口分支(bifurcation)设定，并初始化所述CPU的复数个根端口(root port，或者称作根埠)，使所述根端口对应于所述PCIe装置的带宽。
于所述第一方面的一实施例中，所述智能型平台管理接口还包含一集成电路间控制器，所述集成电路间控制器设置于所述PCIe转接卡与所述基板管理控制器之间，用以电性连结于所述PCIe转接卡与所述基板管理控制器。
于所述第一方面的一实施例中，所述智能型平台管理接口还包含一输入输出扩充器，所述输入输出扩充器设置于所述集成电路间控制器与所述PCIe转接卡之间，用以电性连结所述集成电路间控制器与所述PCIe转接卡。
于所述第一方面的一实施例中，所述输入输出扩充器为基于I2C接口的I/O扩充器(I2C IO Expander)，且所述输入输出扩充器以I2C接口连接于所述PCIe转接卡与所述集成电路间控制器。
本发明的第二方面提供一种PCIe带宽自动调配方法，所述PCIe带宽自动调配方法包含以下步骤：(A)初始化一智能型平台管理接口，使一基本输入输出系统发送一标识符询问指令至一基板管理控制器；(B)所述基板管理控制器依据所述标识符询问指令自一PCIe转接卡读取对应于一PCIe装置的一标识符；(C)依据一标识符带宽对照表判断所述标识符所对应的一带宽；(D)依据所述带宽进行一CPU的一端口分支设定；以及(E)初始化所述CPU的复数个根端口(root port，或者称作根埠)，使所述根端口对应于所述PCIe装置的带宽。
于所述第二方面的一实施例中，在步骤(A)之前还包含一步骤(A0)，步骤(A0)是将所述PCIe装置插设于所述PCIe转接卡。
如上所述，本发明是利用基本输入输出系统驱使基板管理控制器自PCIe转接卡上读取到PCIe装置的标识符，然后再利用标识符带宽对照表比对标识符，即可获知对应于PCIe装置的带宽，以此来控制CPU的端口分支设定，可以有效的初始化根端口(root port，或称作根埠)对应地连通PCIe装置，并使得PCIe转接卡可以供各种带宽的PCIe装置进行插接，还能有效的避免人为操作上的错误，非常便利。
本发明所采用的具体实施例，将通过以下实施例及图式作进一步的说明。
附图说明
图1显示为本发明较佳实施例所提供的PCIe带宽自动调配系统的系统示意图。
图2显示为本发明较佳实施例所提供的PCIe带宽自动调配方法的步骤流程图。
元件标号说明
100 PCIe带宽自动调配系统
1 PCIe转接卡
2 智能型平台管理接口
21 输入输出扩充器
22 集成电路间控制器
23 基板管理控制器
3 基本输入输出系统
31 标识符带宽对照表
4 平台路径控制器
5 CPU
200 PCIe装置
具体实施方式
请参阅图1，图1显示为本发明较佳实施例所提供的PCIe带宽自动调配系统的系统示意图。如图所示，一种PCIe(Peripheral Component Interconnect Express)带宽自动调配系统100包含一PCIe转接卡1、一智能型平台管理接口(Intelligent PlatformManagement Interface，IPMI)2、一基本输入输出系统(Basic Input/Output System，BIOS)3、一平台路径控制器4以及一CPU(Central Processing Unit，中央处理器)5。
PCIe转接卡1用以供一PCIe装置200插设，且PCIe转接卡1依据所插设的PCIe装置200产生一标识符。在本实施例中，PCIe转接卡1是基于I2C(Inter-Integrated Circuit)界面、并具有PCIe插槽的转接卡(Riser Card)。
智能型平台管理接口2包含一输入输出扩充器21、一集成电路间控制器22以及一基板管理控制器(Baseboard Management Controller，BMC)23。
输入输出扩充器21电性连结于PCIe转接卡1，集成电路间控制器22电性连结于输入输出扩充器21，而基板管理控制器23在接收到一标识符询问指令时读取PCIe转接卡1的标识符。在本实施例中，输入输出扩充器21为基于I2C接口的I/O扩充器(I2C IOExpander)，而集成电路间控制器22即为I2C控制器，且输入输出扩充器21是以I2C接口连接于PCIe转接卡1与集成电路间控制器22与基板管理控制器(Baseboard ManagementController，BMC)23。
基本输入输出系统3电性连接于基板管理控制器23，并内建有一标识符带宽对照表31，且基本输入输出系统3是用以发送标识符询问指令至基板管理控制器23而获取对应于PCIe装置200的标识符，以根据标识符带宽对照表31判断标识符所对应的一带宽。
承上所述，在本实施例中，标识符带宽对照表31如下表一所示。
表一
Figure BDA0002757010660000041
如上表一所示，当标识符为01110010(从bit0至bit7)时，所对应的带宽为X16；当标识符为01100110(从bit0至bit7)时，所对应的带宽为X8X8；当标识符为01000110(从bit0至bit7)时，所对应的带宽为X4X4X8；当标识符为01100100(从bit0至bit7)时，所对应的带宽为X8X4X4；当标识符为01000100(从bit0至bit7)时，所对应的带宽为X4X4X4X4。其中，本实施例是依据不同带宽的PCIe接口所对应到的针脚来定义出用来识别带宽的标识符，但不以本实施例为限，也可依据PCIe接口在不同带宽时的标识符差异来定义出标识符带宽对照表31。
平台路径控制器4电性连接于基本输入输出系统3；其中，平台路径控制器4是以串行外设接口(Serial Peripheral Interface Bus，SPI)电性连接于基本输入输出系统3。
CPU5电性连接于平台路径控制器4与PCIe转接卡1，以通过平台路径控制器4电性连接于基本输入输出系统3，并在基本输入输出系统3辨识出PCIe装置200的带宽后，依据带宽进行一端口分支(bifurcation)设定，并初始化复数个根端口(root port，或者称作根埠，图中未标示)，以使根端口对应于PCIe装置200的带宽。其中，CPU5是通过DMI(DirectMedia Interface)接口电性连接于平台路径控制器4。
请继续参阅图2，图2显示为本发明较佳实施例所提供的PCIe带宽自动调配方法的步骤流程图。如图1与图2所示，本发明的PCIe带宽自动调配方法包含以下步骤：首先，步骤S101是将PCIe装置200插设于PCIe转接卡1；然后，步骤S102是初始化智能型平台管理接口2，使基本输入输出系统3发送标识符询问指令至基板管理控制器23；接着，步骤S103是基板管理控制器23依据标识符询问指令自PCIe转接卡1读取对应于PCIe装置200的标识符；之后，步骤S104是依据标识符带宽对照表判断标识符所对应的带宽；再来，步骤S105是依据带宽进行CPU的端口分支设定；最后，步骤S106是初始化CPU的复数个根端口(root port，或者称作根埠)，使根端口对应于PCIe装置的带宽。
根据以上叙述可知，由于本发明的PCIe带宽自动调配系统100与PCIe带宽自动调配方法可以在PCIe装置200插设于PCIe转接卡1时，利用基本输入输出系统3发送标识符询问指令至基板管理控制器23，以使基板管理控制器23自PCIe转接卡1读取到对应于PCIe装置200的标识符，而基本输入输出系统3再进一步利用标识符带宽对照表31比对标识符而获知PCIe装置200的带宽，进而使CPU能够据以进行端口分支设定，以初始化相对应的根端口(root port，或者称作根埠)来使CPU5能够以适合的带宽与PCIe装置200建立双向传输的通道。
综上所述，相较于先前技术为了让PCIe装置的带宽对应到CPU，所采用的三种解决方式都存在有不便利的问题；本发明利用基本输入输出系统驱使基板管理控制器自PCIe转接卡上读取到PCIe装置的标识符，然后再利用标识符带宽对照表比对标识符即可获知对应于PCIe装置的带宽，以此去控制CPU的端口分支设定，可以有效的初始化根端口(rootport，或者称作根埠)对应地连通PCIe装置，有效的让PCIe转接卡能够供各种带宽的PCIe装置进行插接，还能有效的避免人为操作上的错误，非常便利。
通过以上较佳具体实施例的详细描述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (6)

1.一种PCIe带宽自动调配系统，其特征在于，所述PCIe带宽自动调配系统包含：
一PCIe转接卡，用以供一PCIe装置插设，且所述PCIe转接卡依据所插设的所述PCIe装置产生一标识符；
一智能型平台管理接口，电性连结于所述PCIe转接卡，并且具有一基板管理控制器，所述基板管理控制器在接收到一标识符询问指令时读取所述PCIe转接卡的所述标识符；
一基本输入输出系统，电性连结于所述基板管理控制器，用以发送所述标识符询问指令至所述基板管理控制器以获取所述标识符，并依据一标识符带宽对照表判断所述标识符所对应的一带宽；以及
一CPU，电性连结于所述基本输入输出系统与所述PCIe转接卡，用以依据所述带宽进行一端口分支设定，并初始化所述CPU的复数个根端口，使所述根端口对应于所述PCIe装置的带宽。
2.根据权利要求1所述的PCIe带宽自动调配系统，其特征在于：所述智能型平台管理接口还包含一集成电路间控制器，所述集成电路间控制器设置于所述PCIe转接卡与所述基板管理控制器之间，用以电性连结于所述PCIe转接卡与所述基板管理控制器。
3.根据权利要求2所述的PCIe带宽自动调配系统，其特征在于：所述智能型平台管理接口还包含一输入输出扩充器，所述输入输出扩充器设置于所述集成电路间控制器与所述PCIe转接卡之间，用以电性连结所述集成电路间控制器与所述PCIe转接卡。
4.根据权利要求3所述的PCIe带宽自动调配系统，其特征在于：所述输入输出扩充器为基于I2C接口的I/O扩充器，且所述输入输出扩充器以I2C接口连接于所述PCIe转接卡与所述集成电路间控制器。
5.一种PCIe带宽自动调配方法，其特征在于，所述PCIe带宽自动调配方法包含以下步骤：
(A)初始化一智能型平台管理接口，使一基本输入输出系统发送一标识符询问指令至一基板管理控制器；
(B)所述基板管理控制器依据所述标识符询问指令自一PCIe转接卡读取对应于一PCIe装置的一标识符；
(C)依据一标识符带宽对照表判断所述标识符所对应的一带宽；
(D)依据所述带宽进行一CPU的一端口分支设定；以及
(E)初始化所述CPU的复数个根端口，使所述根端口对应于所述PCIe装置的带宽。
6.根据权利要求5所述的PCIe带宽自动调配方法，其特征在于：在步骤(A)之前还包含一步骤(A0)，步骤(A0)是将所述PCIe装置插设于所述PCIe转接卡。
CN202011205810.2A 2020-11-02 2020-11-02 PCIe带宽自动调配系统及方法 Withdrawn CN112398684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011205810.2A CN112398684A (zh) 2020-11-02 2020-11-02 PCIe带宽自动调配系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011205810.2A CN112398684A (zh) 2020-11-02 2020-11-02 PCIe带宽自动调配系统及方法

Publications (1)

Publication Number Publication Date
CN112398684A true CN112398684A (zh) 2021-02-23

Family

ID=74599018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011205810.2A Withdrawn CN112398684A (zh) 2020-11-02 2020-11-02 PCIe带宽自动调配系统及方法

Country Status (1)

Country Link
CN (1) CN112398684A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070186088A1 (en) * 2006-02-07 2007-08-09 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
CN105302755A (zh) * 2014-06-27 2016-02-03 曙光信息产业(北京)有限公司 一种具有监控功能的pcie板卡及其监控方法
CN106557340A (zh) * 2015-09-29 2017-04-05 中兴通讯股份有限公司 一种配置方法及装置
CN110166301A (zh) * 2019-05-28 2019-08-23 浪潮商用机器有限公司 一种pcie端口的自动配置方法、装置、系统及控制器
CN111159085A (zh) * 2019-12-30 2020-05-15 苏州浪潮智能科技有限公司 一种pcie带宽的自动配置方法、服务器主板及服务器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070186088A1 (en) * 2006-02-07 2007-08-09 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
CN105302755A (zh) * 2014-06-27 2016-02-03 曙光信息产业(北京)有限公司 一种具有监控功能的pcie板卡及其监控方法
CN106557340A (zh) * 2015-09-29 2017-04-05 中兴通讯股份有限公司 一种配置方法及装置
CN110166301A (zh) * 2019-05-28 2019-08-23 浪潮商用机器有限公司 一种pcie端口的自动配置方法、装置、系统及控制器
CN111159085A (zh) * 2019-12-30 2020-05-15 苏州浪潮智能科技有限公司 一种pcie带宽的自动配置方法、服务器主板及服务器

Similar Documents

Publication Publication Date Title
CN111159085B (zh) 一种pcie带宽的自动配置方法、服务器主板及服务器
US7657688B2 (en) Dynamically allocating lanes to a plurality of PCI express connectors
US7430662B2 (en) Techniques for initializing a device on an expansion card
CN108376077A (zh) 控制单元的升级方法和装置
CN108008914B (zh) 一种arm设备中磁盘管理的方法、装置和arm设备
US8103993B2 (en) Structure for dynamically allocating lanes to a plurality of PCI express connectors
CN105955898A (zh) 一种兼容SAS硬盘与NVMe硬盘的硬盘背板
US6298408B1 (en) Intelligent input and output controller for flexible interface
US20050041459A1 (en) Interface for removable storage devices
CN110543404A (zh) 一种服务器、硬盘点灯方法、系统及计算机可读存储介质
CN104054064B (zh) 基于接口耦合的灵活的端口配置
US10853213B2 (en) Validation of installation of removeable computer hardware components
CN213365380U (zh) 一种服务器主板及服务器
CN111966419A (zh) 一种信号调节设备自动分配vpp地址的方法及装置
WO2024087933A1 (zh) 一种内存卡和计算设备
CN109634879A (zh) 一种pcie转接板和服务器监控系统
TWI767392B (zh) PCIe頻寬自動調配系統及方法
CN112398684A (zh) PCIe带宽自动调配系统及方法
US11625354B2 (en) Circuit structure with automatic PCIe link configuration adjustment and method thereof
CN115391260A (zh) PCIe带宽配置装置、方法、服务器及可读存储介质
US20060095626A1 (en) Multifunction adapter
CN112069108A (zh) 一种基于PCIE Switch的服务器灵活配置系统及方法
US10157157B2 (en) Component population optimization
CN116414756A (zh) 一种外接设备适配系统、方法及服务器系统
CN115902710A (zh) 防呆检测方法及计算设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210223