CN105446920A - 基于龙芯的fpga嵌入式计算机及其配置方法 - Google Patents
基于龙芯的fpga嵌入式计算机及其配置方法 Download PDFInfo
- Publication number
- CN105446920A CN105446920A CN201510895107.1A CN201510895107A CN105446920A CN 105446920 A CN105446920 A CN 105446920A CN 201510895107 A CN201510895107 A CN 201510895107A CN 105446920 A CN105446920 A CN 105446920A
- Authority
- CN
- China
- Prior art keywords
- interface module
- module
- interface
- fpga
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000001133 acceleration Effects 0.000 claims abstract description 7
- 230000015654 memory Effects 0.000 claims description 33
- 230000003993 interaction Effects 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000013501 data transformation Methods 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 9
- 238000013461 design Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 102100029368 Cytochrome P450 2C18 Human genes 0.000 description 1
- 101000919360 Homo sapiens Cytochrome P450 2C18 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供了一种基于龙芯的FPGA嵌入式计算机，包括龙芯子系统、现场可编程门阵列FPGA模块、HT总线，所述现场可编程门阵列FPGA模块通过HT总线与龙芯处理器互连；其中所述现场可编程门阵列FPGA模块用于实现接口扩展及算法加速，且所述现场可编程门阵列FPGA模块的扩展接口能够裁剪或者定制。本发明还提供了基于龙芯的FPGA嵌入式计算机的配置方法。本发明采用FPGA模块代替南北桥，在同一块硬件板卡上根据不同需求实现不同种类的接口功能，使备板数量大为减少，同时启动速度更快，此外FPGA模块中能够实现算法可重构，对需求算法进行硬件加速。
Description
技术领域
本发明涉及嵌入式计算机领域，具体地，涉及基于龙芯的FPGA嵌入式计算机及其配置方法。
背景技术
“龙芯”是中国科学院计算所自主研发的通用CPU，是我国第一款高性能通用CPU,目前龙芯已经发展到第三代产品“龙芯3号”，采用MIPS64位指令集，具备八个处理器核心，主频1.2GHz,龙芯系列CPU在处理器设计上具备核心自主知识产权。
FPGA，即现场可编程门阵列，它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件如CPLD等门电路数有限的缺点。FPGA主要特点是用户只需通过软件进行配置和编程，就能完成某种特定功能，上至高性能CPU，下至简单的74系列电路，都可以用FPGA来实现，且可以反复擦写。
嵌入式计算机是一种以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗由严格要求的计算机系统，它一般由嵌入式微处理器、外围硬件设备、嵌入式操作系统以及用户的应用程序四个部分组成。
目前嵌入式计算机平台主要有两种：第一种以嵌入式微处理器为核心处理单元，再配合南北桥芯片完成外围接口的扩展。这种嵌入式计算机优点是处理能力强、体积小、功耗低，缺点是其功能固定，可重构性差，且南北桥多数采用国外芯片，对国外技术依赖性较大。第二种是以DSP和FPGA为核心，通过它们扩展数据存储模块、输入输出模块来构建嵌入式计算机硬件平台。它的优点是接口方便，扩展灵活，缺点是这种嵌入式计算机专门用来对离散时间信号进行处理计算，不具备通用性和普适性。
现有的嵌入式计算机存在以下缺点：
1)接口协议不可变，从而导致模块种类繁多，诸如两个以太网接口只能运行以太网协议，不能运行AFDX、双冗余以太网等协议；高速串行接口只能运行一种FC或Rapidio协议，不能互换。
2)硬件资源固定，无法实现自定义硬件加速、硬件可重构等特点，如硬件编解码、硬件FFT、滤波变换、硬件查找、硬件对比、硬件CRC。
3)芯片多，设备多，如以太网接口、AFDX接口、FC接口、RapidIO接口等，导致初始化启动时间慢。
4)板载芯片多，面积大，导致功耗增大。
5)计算处理能力单一，通用性差。
因此非常需要设计一种可扩展，适用范围广，速度快的新型嵌入式计算机。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种基于龙芯的FPGA嵌入式计算机及其配置方法。
根据本发明提供的基于龙芯的FPGA嵌入式计算机，包括龙芯子系统、现场可编程门阵列FPGA模块、HT总线，所述现场可编程门阵列FPGA模块通过HT总线与龙芯子系统内的龙芯处理器互连；其中，所述现场可编程门阵列FPGA模块用于实现接口扩展及算法加速。
优选地，所述龙芯子系统包括：龙芯处理器、若干内存。
优选地，所述现场可编程门阵列FPGA模块包括：HT总线控制模块、中断控制模块、各种接口模块，所述HT总线控制模块用于实现龙芯处理器对各个接口模块的配置以及接口模块对龙芯内存的读写操作；所述中断控制模块用于完成对所述各个接口模块内的中断寄存器的读写操作，向处理器发送中断请求并提供相应的中断号；所述接口模块用于实现与外部数据的交互。
优选地，所述HT总线控制模块包括HT的软核和多通道的DMA接口，该DMA接口包含读龙芯内存数据通道、写龙芯内存数据通道和寄存器配置总线。
优选地，接口模块包括以太网接口模块、Flash接口模块、RapidIO接口模块、MemoryDMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种；所述接口模块与HT总线控制模块中的多通道的DMA接口连接；其中
-所述以太网接口模块，用于实现以太网到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互；
-所述Flash接口模块，用于实现多片Flash芯片的并行操作，完成龙芯处理器到Flash的数据交互；
-所述RapidIO接口模块，用于实现RapidIO到HT总线的协议转换，完成龙芯处理器到RapidIO接口的数据交互；
-所述MemoryDMA控制模块与HT总线控制器互连，实现数据从处理器内存中的一个存储空间到另一个存储空间的DMA搬移；
-所述FC接口模块，用于实现FC到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互；
-所述SATA接口模块，用于实现SATA到HT总线的协议转换，完成龙芯处理器到SATA接口的数据交互；
-所述AFDX接口模块，用于实现AFDX到HT总线的协议转换，完成龙芯处理器到AFDX接口的数据交互；
-所述其他类型接口模块，用于实现某种接口协议的模块。
-所述算法模块，用于实现某种算法，完成数据变换。
优选地，所述算法加速包括：处理器内存数据通过FPGA逻辑，运算后，返回处理器内存或发往接口模块；或者接口模块数据通过FPGA逻辑，运算后，发往处理器内存或另一个接口模块。
根据本发明提供的基于龙芯的FPGA嵌入式计算机的配置方法，包括如下步骤：
步骤1：将龙芯处理器作为核心处理器，并在该处理器的两个内存通道挂载内存；
步骤2：采用现场可编程门阵列FPGA模块实现对HT总线的控制，并通过HT总线与龙芯处理器互连；
步骤3：在现场可编程门阵列FPGA模块中设置中断控制器，监控中断寄存器的状态，发送中断请求并提供相应的中断号；
步骤4：为HT总线的多通道的DMA接口配置接口模块，所述接口模块包括：以太网接口模块、Flash接口模块、RapidIO接口模块、MemoryDMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种。
优选地，所述步骤2中的现场可编程门阵列FPGA模块采用硬件描述语言或网表实现，并通过FPGA工具编译生成二进制比特流文件，将比特流文件固化到固件存储器，硬件上电后FPGA通过固件存储器完成比特流的加载，从而实现接口扩展及算法加速。
优选地，所述步骤4中的以太网接口模块包含两路，一路通过SerDes接口对外互连，一路通过MDI接口对外互连，且该以太网接口模块支持多种以太网传输协议，包括：TCP协议和UDP协议。
优选地，所述步骤4中的RapidIO接口模块支持多种消息类型，包括：配置读写、NREAD、NWRITE、MESSAGE、DOORBELL。
与现有技术相比，本发明具有如下的有益效果：
1、本发明中的基于龙芯的FPGA嵌入式计算机，利用FPGA内部逻辑实现接口扩展具备接口可裁剪可定制，资源配置灵活。
2、本发明中的基于龙芯的FPGA嵌入式计算机任务处理能力强，应用范围广。
3、本发明中的基于龙芯的FPGA嵌入式计算机硬件配置简单，却具备较强的可靠性，并能够根据实际需要增加计算机的功能。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明提供的基于龙芯的FPGA嵌入式计算机结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
根据本发明提供的基于龙芯的FPGA嵌入式计算机，包括龙芯子系统、现场可编程门阵列FPGA模块、HT总线，所述现场可编程门阵列FPGA模块通过HT总线与龙芯子系统内的龙芯处理器互连；其中，所述现场可编程门阵列FPGA模块用于实现接口扩展及算法加速。
所述龙芯子系统包括：龙芯处理器、若干内存。
所述现场可编程门阵列FPGA模块包括：HT总线控制模块、中断控制模块、各种接口模块，所述HT总线控制模块用于实现龙芯处理器对各个接口模块的配置以及接口模块对龙芯内存的读写操作；所述中断控制模块用于完成对所述各个接口模块内的中断寄存器的读写操作，向处理器发送中断请求并提供相应的中断号；所述接口模块用于实现与外部数据的交互。
所述HT总线控制模块包括HT的软核和多通道的DMA接口，该DMA接口包含读龙芯内存数据通道、写龙芯内存数据通道和寄存器配置总线。
接口模块包括以太网接口模块、Flash接口模块、RapidIO接口模块、MemoryDMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种；所述接口模块与HT总线控制模块中的多通道的DMA接口连接；其中
-所述以太网接口模块，用于实现以太网到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互；
-所述Flash接口模块，用于实现多片Flash芯片的并行操作，完成龙芯处理器到Flash的数据交互；
-所述RapidIO接口模块，用于实现RapidIO到HT总线的协议转换，完成龙芯处理器到RapidIO接口的数据交互；
-所述MemoryDMA控制模块与HT总线控制器互连，实现数据从处理器内存中的一个存储空间到另一个存储空间的DMA搬移；
-所述FC接口模块，用于实现FC到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互；
-所述SATA接口模块，用于实现SATA到HT总线的协议转换，完成龙芯处理器到SATA接口的数据交互；
-所述AFDX接口模块，用于实现AFDX到HT总线的协议转换，完成龙芯处理器到AFDX接口的数据交互；
-所述其他类型接口模块，用于实现某种接口协议的模块。
-所述算法模块，用于实现某种算法，完成数据变换。
具体地，多路读龙芯内存数据通道为FPGA内部的DMA提供读取龙芯内存接口，多路写龙芯内存数据通道为FPGA内部DMA提供更改龙芯内存接口，寄存器配置总线为CPU软件(龙芯处理器)提供读写FPGA内部寄存器接口。
所述连接器包括：VPX连接器、CPCI连接器或者COME连接器中的任一种或几种。
具体地，FPGA内部逻辑实现两路以太网接口模块，外部连接以太网PHY芯片，内部与HT总线控制器互连，完成以太网到HT的协议转换。模块内实现了以太网MAC层和多通道DMA功能逻辑，前者实现以太网MAC层协议，后者完成CPU(龙芯处理器)到以太网接口的数据交互。
具体地，FPGA内部逻辑实现RapidIO接口模块，该模块连接FPGA内部2路4xGTX硬核，同时与HT总线控制器互连，完成了RapidIO到HT的协议转换，在该模块内实现了RapidIO控制器和多通道DMA，前者实现RapidIO协议，后者完成CPU(龙芯处理器)到RapidIO接口的数据交互。
具体地，只要硬件逻辑设计满足内部使用的统一接口标准就可以和HT控制器互连；更进一步地，上述多个接口模块的数量可变、可定制可裁剪。
所述算法加速包括：处理器内存数据通过FPGA逻辑，运算后，返回处理器内存或发往接口模块；或者接口模块数据通过FPGA逻辑，运算后，发往处理器内存或另一个接口模块。
根据本发明提供的基于龙芯的FPGA嵌入式计算机的配置方法，包括如下步骤：
步骤1：将龙芯处理器作为核心处理器，并在该处理器的两个内存通道挂载内存；
步骤2：采用现场可编程门阵列FPGA模块实现对HT总线的控制，并通过HT总线与龙芯处理器互连；
步骤3：在现场可编程门阵列FPGA模块中设置中断控制器，监控中断寄存器的状态，发送中断请求并提供相应的中断号；
步骤4：为HT总线的多通道的DMA接口配置接口模块，所述接口模块包括：以太网接口模块、Flash接口模块、RapidIO接口模块、MemoryDMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种。
所述步骤2中的现场可编程门阵列FPGA模块采用硬件描述语言或网表实现，并通过FPGA工具编译生成二进制比特流文件，将比特流文件固化到固件存储器，硬件上电后FPGA通过固件存储器完成比特流的加载，从而实现接口扩展及算法加速。
所述步骤4中的以太网接口模块包含两路，一路通过SerDes接口对外互连，一路通过MDI接口对外互连，且该以太网接口模块支持多种以太网传输协议，包括：TCP协议和UDP协议。
所述步骤4中的RapidIO接口模块支持多种消息类型，包括：配置读写、NREAD、NWRITE、MESSAGE、DOORBELL。具体地，FPGA内部还可以添加其他接口IP，只要硬件逻辑设计时满足内部使用的统一接口标准。龙芯处理器的两路串口以及FPGA实现的以太网、RapidIO等协议的物理接口通过VPX接口对外互连。
具体地，龙芯处理器搭载Reworks嵌入式实时操作系统，通过图形化开发工具Rede可以完成各项软件功能的开发与编译。Reworks嵌入式操作系统可通过以太网和Flash两种方式加载到龙芯处理器。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的部分模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (10)
1.一种基于龙芯的FPGA嵌入式计算机，其特征在于，包括龙芯子系统、现场可编程门阵列FPGA模块、HT总线，所述现场可编程门阵列FPGA模块通过HT总线与龙芯子系统内的龙芯处理器互连；其中，所述现场可编程门阵列FPGA模块用于实现接口扩展及算法加速。
2.根据权利要求1所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述龙芯子系统包括：龙芯处理器、若干内存。
3.根据权利要求1所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述现场可编程门阵列FPGA模块包括：HT总线控制模块、中断控制模块、各种接口模块，所述HT总线控制模块用于实现龙芯处理器对各个接口模块的配置以及接口模块对龙芯内存的读写操作；所述中断控制模块用于完成对所述各个接口模块内的中断寄存器的读写操作，向处理器发送中断请求并提供相应的中断号；所述接口模块用于实现与外部数据的交互。
4.根据权利要求3所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述HT总线控制模块包括HT的软核和多通道的DMA接口，该DMA接口包含读龙芯内存数据通道、写龙芯内存数据通道和寄存器配置总线。
5.根据权利要求3所述的基于龙芯的FPGA嵌入式计算机，其特征在于，接口模块包括以太网接口模块、Flash接口模块、RapidIO接口模块、MemoryDMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种；所述接口模块与HT总线控制模块中的多通道的DMA接口连接；其中
-所述以太网接口模块，用于实现以太网到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互；
-所述Flash接口模块，用于实现多片Flash芯片的并行操作，完成龙芯处理器到Flash的数据交互；
-所述RapidIO接口模块，用于实现RapidIO到HT总线的协议转换，完成龙芯处理器到RapidIO接口的数据交互；
-所述MemoryDMA控制模块与HT总线控制器互连，实现数据从处理器内存中的一个存储空间到另一个存储空间的DMA搬移；
-所述FC接口模块，用于实现FC到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互；
-所述SATA接口模块，用于实现SATA到HT总线的协议转换，完成龙芯处理器到SATA接口的数据交互；
-所述AFDX接口模块，用于实现AFDX到HT总线的协议转换，完成龙芯处理器到AFDX接口的数据交互；
-所述其他类型接口模块，用于实现某种接口协议的模块；
-所述算法模块，用于实现某种算法，完成数据变换。
6.根据权利要求1所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述算法加速包括：处理器内存数据通过FPGA逻辑，运算后，返回处理器内存或发往接口模块；或者接口模块数据通过FPGA逻辑，运算后，发往处理器内存或另一个接口模块。
7.一种基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，包括如下步骤：
步骤1：将龙芯处理器作为核心处理器，并在该处理器的两个内存通道挂载内存；
步骤2：采用现场可编程门阵列FPGA模块实现对HT总线的控制，并通过HT总线与龙芯处理器互连；
步骤3：在现场可编程门阵列FPGA模块中设置中断控制器，监控中断寄存器的状态，发送中断请求并提供相应的中断号；
步骤4：为HT总线的多通道的DMA接口配置接口模块，所述接口模块包括：以太网接口模块、Flash接口模块、RapidIO接口模块、MemoryDMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种。
8.根据权利要求7所述的基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，所述步骤2中的现场可编程门阵列FPGA模块采用硬件描述语言或网表实现，并通过FPGA工具编译生成二进制比特流文件，将比特流文件固化到固件存储器，硬件上电后FPGA通过固件存储器完成比特流的加载，从而实现接口扩展及算法加速。
9.根据权利要求7所述的基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，所述步骤4中的以太网接口模块包含两路，一路通过SerDes接口对外互连，一路通过MDI接口对外互连，且该以太网接口模块支持多种以太网传输协议，包括：TCP协议和UDP协议。
10.根据权利要求7所述的基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，所述步骤4中的RapidIO接口模块支持多种消息类型，包括：配置读写、NREAD、NWRITE、MESSAGE、DOORBELL。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510895107.1A CN105446920A (zh) | 2015-12-07 | 2015-12-07 | 基于龙芯的fpga嵌入式计算机及其配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510895107.1A CN105446920A (zh) | 2015-12-07 | 2015-12-07 | 基于龙芯的fpga嵌入式计算机及其配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105446920A true CN105446920A (zh) | 2016-03-30 |
Family
ID=55557142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510895107.1A Pending CN105446920A (zh) | 2015-12-07 | 2015-12-07 | 基于龙芯的fpga嵌入式计算机及其配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105446920A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106502945A (zh) * | 2016-09-08 | 2017-03-15 | 中国电子科技集团公司第三十二研究所 | 基于PCIe总线的FC‑AE‑1553端点卡 |
| CN106776403A (zh) * | 2016-11-11 | 2017-05-31 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的高速大容量存储系统及其实现方法 |
| CN107483353A (zh) * | 2017-08-30 | 2017-12-15 | 天津津航计算技术研究所 | 一种RapidIO网络管理与监控系统 |
| CN109240902A (zh) * | 2017-05-27 | 2019-01-18 | 腾讯科技（深圳）有限公司 | 一种获取电子设备的固件代码的方法和装置 |
| CN110309086A (zh) * | 2019-05-17 | 2019-10-08 | 全球能源互联网研究院有限公司 | 一种多通道低速口与单通道高速口数据交互方法 |
| CN110704345A (zh) * | 2019-09-06 | 2020-01-17 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 基于pcie的高速多串口卡系统及其发送、接收方法 |
| CN111459875A (zh) * | 2020-03-31 | 2020-07-28 | 西安微电子技术研究所 | 一种mcu处理器及其封装方法 |
| CN108123879B (zh) * | 2018-01-09 | 2020-12-25 | 天津芯海创科技有限公司 | 路由查表方法和系统 |
| CN113468101A (zh) * | 2021-07-07 | 2021-10-01 | 中国船舶重工集团公司第七二四研究所 | 一种基于国产cpu的雷达信号处理功能重构方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184122A (zh) * | 2011-05-16 | 2011-09-14 | 曙光信息产业股份有限公司 | 一种龙芯CPU主板bios及中断的实现方法 |
| CN202351691U (zh) * | 2011-12-14 | 2012-07-25 | 杭州英若飞科技有限公司 | 基于龙芯处理器和fpga技术的嵌入式控制器 |
| WO2015042684A1 (en) * | 2013-09-24 | 2015-04-02 | University Of Ottawa | Virtualization of hardware accelerator |
| CN105068603A (zh) * | 2015-07-29 | 2015-11-18 | 天津市英贝特航天科技有限公司 | 基于龙芯3b处理器的计算机主板 |
-
2015
- 2015-12-07 CN CN201510895107.1A patent/CN105446920A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184122A (zh) * | 2011-05-16 | 2011-09-14 | 曙光信息产业股份有限公司 | 一种龙芯CPU主板bios及中断的实现方法 |
| CN202351691U (zh) * | 2011-12-14 | 2012-07-25 | 杭州英若飞科技有限公司 | 基于龙芯处理器和fpga技术的嵌入式控制器 |
| WO2015042684A1 (en) * | 2013-09-24 | 2015-04-02 | University Of Ottawa | Virtualization of hardware accelerator |
| CN105068603A (zh) * | 2015-07-29 | 2015-11-18 | 天津市英贝特航天科技有限公司 | 基于龙芯3b处理器的计算机主板 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106502945A (zh) * | 2016-09-08 | 2017-03-15 | 中国电子科技集团公司第三十二研究所 | 基于PCIe总线的FC‑AE‑1553端点卡 |
| CN106776403A (zh) * | 2016-11-11 | 2017-05-31 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的高速大容量存储系统及其实现方法 |
| CN109240902A (zh) * | 2017-05-27 | 2019-01-18 | 腾讯科技（深圳）有限公司 | 一种获取电子设备的固件代码的方法和装置 |
| CN107483353A (zh) * | 2017-08-30 | 2017-12-15 | 天津津航计算技术研究所 | 一种RapidIO网络管理与监控系统 |
| CN107483353B (zh) * | 2017-08-30 | 2019-08-16 | 天津津航计算技术研究所 | 一种RapidIO网络管理与监控系统 |
| CN108123879B (zh) * | 2018-01-09 | 2020-12-25 | 天津芯海创科技有限公司 | 路由查表方法和系统 |
| CN110309086A (zh) * | 2019-05-17 | 2019-10-08 | 全球能源互联网研究院有限公司 | 一种多通道低速口与单通道高速口数据交互方法 |
| CN110704345A (zh) * | 2019-09-06 | 2020-01-17 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 基于pcie的高速多串口卡系统及其发送、接收方法 |
| CN111459875A (zh) * | 2020-03-31 | 2020-07-28 | 西安微电子技术研究所 | 一种mcu处理器及其封装方法 |
| CN113468101A (zh) * | 2021-07-07 | 2021-10-01 | 中国船舶重工集团公司第七二四研究所 | 一种基于国产cpu的雷达信号处理功能重构方法 |
| CN113468101B (zh) * | 2021-07-07 | 2024-02-27 | 中国船舶集团有限公司第七二四研究所 | 一种基于国产cpu的雷达信号处理功能重构方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105446920A (zh) | 基于龙芯的fpga嵌入式计算机及其配置方法 | |
| CN103078747B (zh) | PCIe交换机及其工作方法 | |
| CN107070795B (zh) | 多通道交换网络中的通道选择 | |
| CN106663061B (zh) | 用于可编程逻辑的存储器的虚拟化 | |
| CN103677916A (zh) | 一种基于fpga的在线重配置系统及方法 | |
| CN104303166A (zh) | 高性能互连链路层 | |
| CN103034295B (zh) | 输入输出能力增强的可重构微服务器 | |
| WO2008014493A2 (en) | Configurable processor module accelerator using a progrmmable logic device | |
| CN102331733A (zh) | 基于片上可编程系统的数控系统逻辑控制器及其实现方法 | |
| CN105335548A (zh) | 一种用于ice的mcu仿真方法 | |
| CN105512084A (zh) | 一种Zynq平台数据交互装置 | |
| CN106776458B (zh) | 基于fpga和hpi的dsp间的通信装置及通信方法 | |
| CN111427794A (zh) | 一种用于加速存储部件网表仿真的方法、系统及介质 | |
| CN107957970A (zh) | 一种异构多核的通讯方法及固态硬盘控制器 | |
| CN103399771A (zh) | 基于串行高速接口总线的多dsp自举加载系统及其方法 | |
| CN111209247A (zh) | 一种集成电路计算设备及计算处理系统 | |
| CN109314103B (zh) | 用于远程现场可编程门阵列处理的方法和装置 | |
| EP3149577A1 (en) | Extracting system architecture in high level synthesis | |
| Liang et al. | Ins-dla: An in-ssd deep learning accelerator for near-data processing | |
| CN111190855A (zh) | 一种fpga多重远程配置系统及方法 | |
| CN103246628A (zh) | Smi接口管理方法及可编程逻辑器件 | |
| CN114691354A (zh) | 动态分解及线程分配 | |
| CN103714044A (zh) | 一种基于片上网络的高效率矩阵转置簇以及转置方法 | |
| CN107273621B (zh) | 一种fpga应用电路的可移植方法 | |
| CN102521200A (zh) | 单Flash嵌入式配置多处理器的系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |
|
| RJ01 | Rejection of invention patent application after publication |