CN106502945A - 基于PCIe总线的FC‑AE‑1553端点卡 - Google Patents

基于PCIe总线的FC‑AE‑1553端点卡 Download PDF

Info

Publication number
CN106502945A
CN106502945A CN201610815939.2A CN201610815939A CN106502945A CN 106502945 A CN106502945 A CN 106502945A CN 201610815939 A CN201610815939 A CN 201610815939A CN 106502945 A CN106502945 A CN 106502945A
Authority
CN
China
Prior art keywords
module
fpga chip
dma
realizing
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610815939.2A
Other languages
English (en)
Inventor
俞则人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No32 Research Institute Of China Electronics Technology Group Corp
Original Assignee
No32 Research Institute Of China Electronics Technology Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No32 Research Institute Of China Electronics Technology Group Corp filed Critical No32 Research Institute Of China Electronics Technology Group Corp
Priority to CN201610815939.2A priority Critical patent/CN106502945A/zh
Publication of CN106502945A publication Critical patent/CN106502945A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供了一种基于PCIe总线的FC‑AE‑1553端点卡，其包括作为所述基于PCIe总线的FC‑AE‑1553端点卡核心的FPGA芯片等，所述FPGA芯片包括用于实现FC‑MAC层功能的FC协议处理模块、用于实现FC‑AE1553交换管理以及数据的DMA收发功能的DMA用户逻辑模块、用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号的中断管理模块、用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作的PCIe接口模块。本发明协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。

Description

基于PCIe总线的FC-AE-1553端点卡
技术领域
本发明属于高速总线互联网技术领域，具体地，涉及一种基于PCIe总线的FC-AE-1553端点卡。
背景技术
随着数字技术和微电子技术的迅速发展，航空电子技术日趋完善，更加的智能化和综合化，而数据总线成为了航空电子系统中综合化的关键技术，是影响系统性能的主要因素之一。而传统MIL-STD-1553B(响应式多路传输数据总线)总线1Mb/s的数据传输带宽已经不能达到要求，因此需要一个新的总线技术来取代MIL-STD-1553B。
FC-AE-1553(响应式多路光纤传输数据总线)保持了MIL-STD-1553B总线协议的通信方式，并在其基础上进行了一定的功能扩展。同时，FC-AE-1553网络具有光纤通道的高数据传输带宽、低传输延时、高可靠性等优良传输特性，在兼容性方面，FC-AE-1553网络支持对传统MIL-STD-1553B总线的桥接。
想要实现FC-AE-1553网络与计算机终端互联，目前主要有两种解决方案。第一种是使用FC-AE-1553端点卡，由于FC-AE-1553协议的复杂性，端点卡一般只建立数据通路，实现FC-AE-1553帧的收发，具体的协议处理交由上层软件处理，这种方案虽然能实现FC-AE-1553网络到计算机终端的互联，但受制于软件组包的速度，效率底下，传输带宽很低。第二种方案是使用基于FPGA芯片的FC-AE-1553控制器，这种控制器主要提供了FC-AE-1553网络到各类用户接口的互联，但它只实现了接口协议的相互转换，无法实现对计算机内存的直接读写。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种基于PCIe总线的FC-AE-1553端点卡，其协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。
根据本发明的一个方面，提供一种基于PCIe总线的FC-AE-1553端点卡，其特征在于，其包括：
FPGA芯片，作为所述基于PCIe总线的FC-AE-1553端点卡的核心；
外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；
SFP光模块，与所述FPGA芯片相连，用于光电转换；
PCIe总线，与所述FPGA芯片相连，用于传输信号；
所述FPGA芯片包括：
FC协议处理模块，用于实现FC-MAC层的功能；
DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC-AE1553交换管理以及数据的DMA收发功能；
中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；
PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；
所述FC协议处理模块包括：
FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；
FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；
所述DMA用户逻辑模块包括：
寄存器模块，用于暂存指令、数据、地址；
NC状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；
NC命令发送模块，用于发送网络控制器的命令；
NT状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；
NT命令接收模块，用于接收网络终端的命令；
NC数据帧DMA收发模块，用于接收和发送网络控制器数据帧直接访问的内存；
NT数据帧DMA收发模块，用于接收和发送网络终端数据帧直接访问的内存；
所述PCIe接口模块包括：
PCIe软核，用于保证数据读写的稳定性；
多通道DMA接口，用于提高系统执行应用程序的效率；
所述多通道DMA接口包括：
读内存数据通道，用于输出数据的传输；
写内存数据通道，用于输入数据的传输；
寄存器总线，与寄存器连接，用于和寄存器之间传输信号；
所述外围电路包括：
电源模块，与所述FPGA芯片相连，用于提供能源；
时钟模块，与所述FPGA芯片相连，用于提供连续的脉冲信号；
复位模块，与所述FPGA芯片相连，用于控制复位状态；
配置芯片，与所述FPGA芯片相连，用于实现FPGA芯片的初始配置，保证FPGA芯片功能的正常；
所述PFGA分别通过PCIe总线、SFP光模块与处理器、FC-AE-1553网络相连。
优选地，所述电源模块包含1.0V、1.2V、1.8V或2.5V的至少四种输出电压。
优选地，所述时钟模块包含106.25MHz、100MHz至少两种输出时钟。
优选地，所述时钟模块为MMDC公司的MDS2AV 106.2500MHz或MDS2AV 125.0000MHz的差分时钟模块。
优选地，所述复位模块为RC复位电路，复位时间为200毫秒，并设有复位按钮。
优选地，所述FPGA芯片的型号为Xilinx公司Virtex5 FXT系列的XC5VFX130T-1FF1738。
优选地，所述配置芯片的型号为Xilinx公司的XCF32PVOG48C。
优选地，所述SFP光模块的型号为Finisar公司的FTLX8571D3BCL。
与现有技术相比，本发明具有如下的有益效果：本发明协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的模块结构图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
如图1所示，本发明基于PCIe总线的FC-AE-1553端点卡包括：
FPGA(现场可编程门阵列)芯片，作为所述基于PCIe(外设组件互联标准)总线的FC-AE-1553端点卡的核心；
外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；
SFP(小型可插拔式)光模块，与所述FPGA芯片相连，用于光电转换；
PCIe总线，与所述FPGA芯片相连，用于传输信号；
所述FPGA芯片包括：
FC(光纤通道)协议处理模块，用于实现FC-MAC(光纤通道媒体访问控制子层协议)层的功能；
DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC-AE1553交换管理以及数据的DMA(直接内存访问)收发功能；
中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；
PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；
所述FC协议处理模块包括：
FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；
FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；
所述DMA用户逻辑模块包括：
寄存器模块，用于暂存指令、数据、地址；
NC(网络控制器)状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；
NC命令发送模块，用于发送网络控制器的命令；
NT(网络终端)状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；
NT命令接收模块，用于接收网络终端的命令；
NC数据帧DMA收发模块，用于接收和发送网络控制器数据帧直接访问的内存；
NT数据帧DMA收发模块，用于接收和发送网络终端数据帧直接访问的内存；
所述PCIe接口模块包括：
PCIe软核，用于保证数据读写的稳定性；
多通道DMA接口，用于提高系统执行应用程序的效率；
所述多通道DMA接口包括：
读内存数据通道，用于输出数据的传输；
写内存数据通道，用于输入数据的传输；
寄存器总线，与寄存器连接，用于和寄存器之间传输信号；
所述外围电路包括：
电源模块，与所述FPGA芯片相连，用于提供能源；
时钟模块，与所述FPGA芯片相连，用于提供连续的脉冲信号；
复位模块，与所述FPGA芯片相连，用于控制复位状态；
配置芯片，与所述FPGA芯片相连，用于实现FPGA芯片的初始配置，保证FPGA芯片功能的正常；
所述PFGA分别通过PCIe总线、SFP光模块与处理器、FC-AE-1553网络相连。
所述电源模块包含1.0V、1.2V、1.8V或2.5V的至少四种输出电压，这样可以提供不同的电压。
所述时钟模块包含106.25MHz、100MHz至少两种输出时钟，这样可以提供不同频率的脉冲信号。
所述时钟模块为MMDC公司的MDS2AV 106.2500MHz或MDS2AV 125.0000MHz的差分时钟模块，这样使用寿命长。
所述复位模块为RC(阻容)复位电路，复位时间为200毫秒，并设有复位按钮，这样可以稳定有效地控制复位状态。
所述FPGA芯片的型号为Xilinx公司Virtex5FXT系列的XC5VFX130T-1FF1738，这样信号传输稳定。
所述配置芯片的型号为Xilinx公司的XCF32PVOG48C，这样使用寿命长。
所述SFP光模块的型号为Finisar公司的FTLX8571D3BCL，这样信号传输稳定。
本发明协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (8)

1.一种基于PCIe总线的FC-AE-1553端点卡，其特征在于，其包括：
FPGA芯片，作为所述基于PCIe总线的FC-AE-1553端点卡的核心；
外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；
SFP光模块，与所述FPGA芯片相连，用于光电转换；
PCIe总线，与所述FPGA芯片相连，用于传输信号；
所述FPGA芯片包括：
FC协议处理模块，用于实现FC-MAC层的功能；
DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC-AE1553交换管理以及数据的DMA收发功能；
中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；
PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；
所述FC协议处理模块包括：
FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；
FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；
所述DMA用户逻辑模块包括：
寄存器模块，用于暂存指令、数据、地址；
NC状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；
NC命令发送模块，用于发送网络控制器的命令；
NT状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；
NT命令接收模块，用于接收网络终端的命令；
NC数据帧DMA收发模块，用于接收和发送网络控制器数据帧直接访问的内存；
NT数据帧DMA收发模块，用于接收和发送网络终端数据帧直接访问的内存；
所述PCIe接口模块包括：
PCIe软核，用于保证数据读写的稳定性；
多通道DMA接口，用于提高系统执行应用程序的效率；
所述多通道DMA接口包括：
读内存数据通道，用于输出数据的传输；
写内存数据通道，用于输入数据的传输；
寄存器总线，与寄存器连接，用于和寄存器之间传输信号；
所述外围电路包括：
电源模块，与所述FPGA芯片相连，用于提供能源；
时钟模块，与所述FPGA芯片相连，用于提供连续的脉冲信号；
复位模块，与所述FPGA芯片相连，用于控制复位状态；
配置芯片，与所述FPGA芯片相连，用于实现FPGA芯片的初始配置，保证FPGA芯片功能的正常；
所述PFGA分别通过PCIe总线、SFP光模块与处理器、FC-AE-1553网络相连。
2.根据权利要求1所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述电源模块包含1.0V、1.2V、1.8V或2.5V的至少四种输出电压。
3.根据权利要求1所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述时钟模块包含106.25MHz、100MHz至少两种输出时钟。
4.根据权利要求3所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述时钟模块为MMDC公司的MDS2AV 106.2500MHz或MDS2AV125.0000MHz的差分时钟模块。
5.根据权利要求1所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述复位模块为RC复位电路，复位时间为200毫秒，并设有复位按钮。
6.根据权利要求1所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述FPGA芯片的型号为Xilinx公司Virtex5FXT系列的XC5VFX130T-1FF1738。
7.根据权利要求1所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述配置芯片的型号为Xilinx公司的XCF32PVOG48C。
8.根据权利要求1所述的基于PCIe总线的FC-AE-1553端点卡，其特征在于，所述SFP光模块的型号为Finisar公司的FTLX8571D3BCL。
CN201610815939.2A 2016-09-08 2016-09-08 基于PCIe总线的FC‑AE‑1553端点卡 Pending CN106502945A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610815939.2A CN106502945A (zh) 2016-09-08 2016-09-08 基于PCIe总线的FC‑AE‑1553端点卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610815939.2A CN106502945A (zh) 2016-09-08 2016-09-08 基于PCIe总线的FC‑AE‑1553端点卡

Publications (1)

Publication Number Publication Date
CN106502945A true CN106502945A (zh) 2017-03-15

Family

ID=58290483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610815939.2A Pending CN106502945A (zh) 2016-09-08 2016-09-08 基于PCIe总线的FC‑AE‑1553端点卡

Country Status (1)

Country Link
CN (1) CN106502945A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107070547A (zh) * 2017-04-21 2017-08-18 中航光电科技股份有限公司 一种具有故障监控能力的cpci型千兆以太网装置
CN109450759A (zh) * 2018-11-29 2019-03-08 北京计算机技术及应用研究所 一种fc-ae-1553总线控制节点设备的系统
CN109698824A (zh) * 2019-02-14 2019-04-30 北京计算机技术及应用研究所 一种fc-ae-1553协议转换多协议多通道数据记录系统
CN110012369A (zh) * 2019-04-12 2019-07-12 苏州浪潮智能科技有限公司 一种fc光纤卡
CN110417762A (zh) * 2019-07-18 2019-11-05 广州健飞通信有限公司 一种具有报文打包技术的模块集成系统
CN110445767A (zh) * 2019-07-18 2019-11-12 广州健飞通信有限公司 一种可支持多种处理器的整体模块集成系统
CN111026016A (zh) * 2019-12-10 2020-04-17 深圳市英威腾自动控制技术有限公司 一种基于双fpga架构的可编程控制器及工业控制系统
CN115550098A (zh) * 2022-09-16 2022-12-30 哈尔滨工业大学 基于MiniVPX构架的ARINC429总线通信组件及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202707A (zh) * 2007-12-03 2008-06-18 杭州华三通信技术有限公司 高速单板传输报文的方法、现场可编程门阵列及高速单板
CN101650701A (zh) * 2009-09-11 2010-02-17 中国电子科技集团公司第十四研究所 并行总线到RapidIO高速串行总线的转换装置
CN103117797A (zh) * 2013-02-27 2013-05-22 哈尔滨工业大学 高速载荷数据模拟源
CN104980224A (zh) * 2015-05-05 2015-10-14 电子科技大学 Fc-ae-1553数据交换模式设计、网络控制及节能方法
CN105446920A (zh) * 2015-12-07 2016-03-30 中国电子科技集团公司第三十二研究所 基于龙芯的fpga嵌入式计算机及其配置方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202707A (zh) * 2007-12-03 2008-06-18 杭州华三通信技术有限公司 高速单板传输报文的方法、现场可编程门阵列及高速单板
CN101650701A (zh) * 2009-09-11 2010-02-17 中国电子科技集团公司第十四研究所 并行总线到RapidIO高速串行总线的转换装置
CN103117797A (zh) * 2013-02-27 2013-05-22 哈尔滨工业大学 高速载荷数据模拟源
CN104980224A (zh) * 2015-05-05 2015-10-14 电子科技大学 Fc-ae-1553数据交换模式设计、网络控制及节能方法
CN105446920A (zh) * 2015-12-07 2016-03-30 中国电子科技集团公司第三十二研究所 基于龙芯的fpga嵌入式计算机及其配置方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHAOJUN WU ET AL.: "A Scheme of Dynamic Bandwidth Allocation for Switching FC-AE-1553 Network", 《4TH INTERNATIONAL CONFERENCE ON MACHINERY, MATERIALS AND COMPUTING TECHNOLOGY》 *
俞则人等: "基于FPGA 的光纤通道HBA卡设计与实现", 《信息技术》 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107070547B (zh) * 2017-04-21 2019-06-28 中航光电科技股份有限公司 一种具有故障监控能力的cpci型千兆以太网装置
CN107070547A (zh) * 2017-04-21 2017-08-18 中航光电科技股份有限公司 一种具有故障监控能力的cpci型千兆以太网装置
CN109450759B (zh) * 2018-11-29 2021-08-17 北京计算机技术及应用研究所 一种fc-ae-1553总线控制节点设备的系统
CN109450759A (zh) * 2018-11-29 2019-03-08 北京计算机技术及应用研究所 一种fc-ae-1553总线控制节点设备的系统
CN109698824A (zh) * 2019-02-14 2019-04-30 北京计算机技术及应用研究所 一种fc-ae-1553协议转换多协议多通道数据记录系统
CN109698824B (zh) * 2019-02-14 2022-02-22 北京计算机技术及应用研究所 一种fc-ae-1553协议转换多协议多通道数据记录系统
CN110012369A (zh) * 2019-04-12 2019-07-12 苏州浪潮智能科技有限公司 一种fc光纤卡
CN110417762A (zh) * 2019-07-18 2019-11-05 广州健飞通信有限公司 一种具有报文打包技术的模块集成系统
CN110445767A (zh) * 2019-07-18 2019-11-12 广州健飞通信有限公司 一种可支持多种处理器的整体模块集成系统
CN110417762B (zh) * 2019-07-18 2022-01-28 广州健飞通信有限公司 一种具有报文打包技术的模块集成系统
CN110445767B (zh) * 2019-07-18 2022-01-28 广州健飞通信有限公司 一种可支持多种处理器的整体模块集成系统
CN111026016A (zh) * 2019-12-10 2020-04-17 深圳市英威腾自动控制技术有限公司 一种基于双fpga架构的可编程控制器及工业控制系统
CN111026016B (zh) * 2019-12-10 2021-07-27 深圳市英威腾电气股份有限公司 一种基于双fpga架构的可编程控制器及工业控制系统
CN115550098A (zh) * 2022-09-16 2022-12-30 哈尔滨工业大学 基于MiniVPX构架的ARINC429总线通信组件及装置
CN115550098B (zh) * 2022-09-16 2023-05-05 哈尔滨工业大学 基于MiniVPX构架的ARINC429总线通信组件及装置

Similar Documents

Publication Publication Date Title
CN106502945A (zh) 基于PCIe总线的FC‑AE‑1553端点卡
CN109271335B (zh) 一种多通道数据源ddr缓存的fpga实现方法
CN114168520B (zh) 光纤通信总线装置、设备和系统
CN106817249B (zh) Fc-ae-1553仿真通信演示系统及数据发送方法
CN103888293A (zh) 多通道fc网络数据仿真系统的数据通道调度方法
CN103823784A (zh) 一种基于fpga的fc-ae-1553总线控制器
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
WO2010123143A1 (ja) 送信装置、送信方法及び送信装置の制御プログラム
US20040141518A1 (en) Flexible multimode chip design for storage and networking
CN104852868A (zh) 一种千兆交换机的sfp接口速率的自适应方法及装置
CN104798010A (zh) 至少部分的串行存储协议兼容帧转换
CN110941582B (zh) 一种bmc芯片的usb总线结构及其通信方法
US8090893B2 (en) Input output control apparatus with a plurality of ports and single protocol processing circuit
CN106168933B (zh) 一种基于高速串行通信实现虚拟双端口共享内存的方法
US20060265520A1 (en) Method and system for high speed network application
WO2024077823A1 (zh) 光子总线
US20110252167A1 (en) Physical to hierarchical bus translation
CN208580401U (zh) 一种基于spi通信的端口复用系统
CN109753266A (zh) 一种基于fifo的空间计算机多中断缓存控制方法
CN216904902U (zh) 一种pxi规格的反射内存光纤网络实时通信板卡
CN216904917U (zh) 一种pci-x规格的反射内存光纤网络实时通信板卡
JP4930554B2 (ja) 入出力制御装置
CN216904900U (zh) 一种pcie规格的反射内存光纤网络实时通信板卡
CN214151682U (zh) 一种基于pcie接口的fc仿真测试装置
CN101727426B (zh) 基于高速串行总线的计算机系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170315

RJ01 Rejection of invention patent application after publication