CN101727426B - 基于高速串行总线的计算机系统 - Google Patents

基于高速串行总线的计算机系统 Download PDF

Info

Publication number
CN101727426B
CN101727426B CN 200810170502 CN200810170502A CN101727426B CN 101727426 B CN101727426 B CN 101727426B CN 200810170502 CN200810170502 CN 200810170502 CN 200810170502 A CN200810170502 A CN 200810170502A CN 101727426 B CN101727426 B CN 101727426B
Authority
CN
China
Prior art keywords
serial bus
speed serial
speed
bridge chip
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810170502
Other languages
English (en)
Other versions
CN101727426A (zh
Inventor
卢赛文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Netac Technology Co Ltd
Original Assignee
Netac Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Netac Technology Co Ltd filed Critical Netac Technology Co Ltd
Priority to CN 200810170502 priority Critical patent/CN101727426B/zh
Publication of CN101727426A publication Critical patent/CN101727426A/zh
Application granted granted Critical
Publication of CN101727426B publication Critical patent/CN101727426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及计算机技术领域，提供了一种基于高速串行总线的计算机系统。所述系统包括中央处理器，还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换。采用本发明提供的基于高速串行总线的计算机系统，能降低设计的复杂性和成本。

Description

基于高速串行总线的计算机系统
技术领域
本发明涉及计算机技术领域，更具体地说，涉及一种基于高速串行总线的计算机系统。
背景技术
如图1、图2和图3所示，现有技术的计算机系统，包括中央处理器、北桥芯片(Memory Bridge)、南桥芯片(I/O Bridge)、显卡、存储器及外部设备等。其中，北桥芯片包括高速缓冲存储器(Cache)控制器、存储器接口模块、处理器总线接口模块及外部组件互连标准(Peripheral ComponentInterconnection，简称“PCI”)Express总线(简称“PCI-Ex总线”)接口模块等，负责中央处理器和存储器、显卡之间的数据交换。在北桥(North Bridge，也简为“主桥(Host Bridge)”芯片和南桥芯片之间需要使用PCI Express总线进行数据传递，南桥芯片负责I/O总线之间的通信，除了包括PCI-Ex总线接口外，为实现对外部设备的控制和访问，还包括一些其它的接口模块，例如，串行高级技术附件(Serial Advanced Technology Attachment，简称“SATA”，是一种基于行业标准的串行硬件驱动器接口)总线接口、通用串行总线(Universal Serial Bus，简称“USB)总线接口、集成设备电路(IntegratedDevice Electronics，简称“IDE”)总线接口和PCI总线接口等，南桥芯片则负责将PCI-Ex总线转换为其它总线标准，以实现中央处理器与外部设备之间的数据交换。
USB3.0具有后向兼容标准，并兼具传统USB技术的易用性和即插即用功能。该技术的目标是推出比目前连接水平快10倍以上的产品，采用与有线USB相同的架构。除对USB3.0规格进行优化以实现更低的能耗和更高的协议效率外，USB3.0的端口和线缆能够实现向后兼容，以及支持未来的光纤传输。
由于现有技术中的计算机系统的总线种类繁多，则所需的总线接口也繁多，增加了设计的复杂性，各总线标准之间的差别使得在具有北桥芯片外，还需要南桥芯片实现将PCI-Ex总线标准转换为其它总线标准，增加了设计的成本。另外，也降低了系统的灵活性和可扩展性。
因此需要一种新的基于高速串行总线的计算机系统，能降低设计的复杂性和成本。
发明内容
本发明的目的之一在于提供一种基于高速串行总线的计算机系统，旨在解决现有技术设计复杂且成本高的问题。
为了实现发明目的，所述系统包括中央处理器，还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换。
优选地，所述高速串行总线是高速通用串行总线，所述高速串行总线接口模块是高速通用串行总线接口模块。
进一步优选地，所述高速通用串行总线是USB3.0总线，所述高速通用串行总线接口模块是USB3.0总线接口模块。
优选地，所述高速串行总线是PCI-Express总线，所述高速串行总线接口模块是PCI-Expreess总线接口模块。
优选地，所述系统还包括通过高速串行总线与所述主桥芯片相连的存储器。
优选地，所述系统还包括通过高速串行总线与所述主桥芯片相连的显卡，所述主桥芯片通过高速串行总线对所述中央处理器与所述显卡之间的数据进行交换。
优选地，所述系统还包括至少一个可连接多个外部设备的交换器，所述交换器通过高速串行总线与所述主桥芯片相连。
进一步优选地，所述系统还包括至少一个与所述交换器相连的桥接器，所述桥接器用于高速通用串行总线与PCI/PCI-Express总线之间的转换。
优选地，所述系统还包括至少一个与主桥芯片相连的桥接器，所述桥接器用于高速串行总线与PCI/PCI-Express总线之间的转换。
由上可知，本发明提供的基于高速串行总线的计算机系统，由于主桥芯片包括连接并控制高速串行总线的高速串行总线接口模块，可实现中央处理器与外部设备之间的数据交换，因此不需要另外设置南桥芯片进行总线标准转换，从而降低了设计的成本；另外，中央处理器与显卡之间的数据交换，以及中央处理器控制存储器都可通过高速串行总线实现，因此不需设计多种总线接口模块，降低了设计成本及设计的复杂性；此外，由于本发明将多种总线接口模块整合为高速串行总线接口模块，在扩展系统时，仅需将设备通过高速串行总线连接到本系统即可，因此提高了系统的灵活性和可扩展性；而当本发明采用高速通用串行总线作为系统总线时，通过多个桥接器可实现高速通用串行总线与PCI/PCI-Express总线之间的转换，保持了对PCI/PCI-Express设备的兼容。
附图说明
图1是现有技术中计算机系统的结构示意图；
图2是现有技术中北桥芯片的内部结构示意图；
图3是现有技术中南桥芯片的内部结构示意图；
图4是本发明其中一个实施例中基于高速串行总线的计算机系统的结构示意图；
图5是本发明其中一个实施例中主桥芯片的内部结构示意图；
图6是本发明其中一个实施例中基于高速串行总线的计算机系统的结构示意图；
图7是本发明其中一个实施例中基于高速串行总线的计算机系统的结构示意图。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
具体实施方式
在本发明中，计算机系统包括与中央处理器连接的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过高速串行总线对所述中央处理器与外部设备之间的数据进行交换。这样，降低了设计的复杂性和成本。
图4示出了本发明的一个实施例中基于高速串行总线的计算机系统的系统结构，该系统包括中央处理器100、主桥芯片300和外部设备500。应当说明的是，本发明所有图示中各设备之间的连接关系是为了清楚阐释其信息交互及控制过程的需要，因此应当视为逻辑上的连接关系，而不应仅限于物理连接。其中：
中央处理器(Center Process Unit，简称“CPU)100是计算机系统的核心部件，用于处理和控制计算机系统中的其它部件，其可以是单核或多核处理器。
主桥芯片300，与中央处理器100相连，内部包括至少一个连接并控制高速串行总线的高速串行总线接口模块，用于通过高速串行总线对中央处理器100与外部设备500之间的数据进行交换。
外部设备500，通过高速串行总线与主桥芯片300相连，其典型但不限于各种终端设备(例如硬盘驱动器、光盘驱动器、软盘驱动器、闪存盘驱动器、鼠标、网卡及声卡等等)。
在一个实施例中，所述高速串行总线可以是高速通用串行总线，所述高速串行总线接口模块可以是高速通用串行总线接口模块。在一个优选实施例中，所述高速通用串行总线是USB3.0总线，所述高速通用串行总线接口模块是USB3.0总线接口模块。
在另一个实施例中，所述高速串行总线可以是PCI-Express总线，所述高速串行总线接口模块可以是PCI-Express总线接口模块。
图5示出了本发明的一个实施例中主桥芯片300的内部结构。该结构是主桥芯片300的一个简明内部结构，其中主桥芯片300包括处理器总线接口模块301、高速串行总线接口模块302、直接内存访问(Direct Memory Access，简称“DMA”)控制器303、系统复位模块304、系统时钟模块305、中断控制器307、电源管理模块308、定时器/计数器309和通用输入/输出模块310。其中：
处理器总线接口模块301是主桥芯片300与中央处理器100之间的接口模块，其功能原理与现有技术中的处理器总线接口相同，在此不再赘述。
高速串行总线接口模块302，与处理器总线接口模块301相连，用于连接并控制主桥芯片300与外部设备500之间的高速串行总线。
在一个实施例中，所述高速串行总线可以是高速通用串行总线，所述高速串行总线接口模块可以是高速通用串行总线接口模块。在一个优选实施例中，所述高速通用串行总线是USB3.0总线，所述高速通用串行总线接口模块是USB3.0总线接口模块。
在另一个实施例中，所述高速串行总线可以是PCI-Express总线，所述高速串行总线接口模块可以是PCI-Express总线接口模块。
DMA控制器303、系统复位模块304、系统时钟模块305、中断控制器307、电源管理模块308、定时器/计数器309及通用输入/输出模块310分别与处理器总线接口模块301及高速串行总线接口模块302相连，主要负责计算机系统内的控制与管理功能，其功能原理与现有技术相同，在此不再赘述。
图6示出了本发明的一个实施例中基于高速串行总线的计算机系统的系统结构。该系统除了包括上述中央处理器100、主桥芯片300及外部设备500外，还包括显卡200和存储器400。其中：
显卡200，通过高速串行总线与主桥芯片300相连。主桥芯片300通过高速串行总线对中央处理器100和显卡200之间的数据进行交换。在一个实施例中，显卡200通过高速通用串行总线(例如USB3.0总线)与主桥芯片300相连。在另一个实施例中，显卡200通过PCI-Express总线与主桥芯片300相连。
当显卡200通过高速串行总线与主桥芯片300相连时，可在主桥芯片300中增加一个高速串行总线接口模块302，用于连接并控制显卡200与主桥芯片300之间的高速串行总线。
在一个实施例中，显卡200通过USB3.0总线与主桥芯片300相连，由于显卡200在工作时需要不断与外界进行数据交换，即需要从中央处理器100获取指令以及从存储器400获取数据。在采用USB3.0总线连接时，由于USB3.0采用一种新的物理层，用两个信道把数据传输和数据确认过程分离，从而达到较高的速度，为了取代目前USB所采用的轮流检测和广播机制，USB3.0采用封包路由技术进行数据传输，即在传输前将待传输的数据分成很多指定大小的数据包后再传输，并且仅容许终端设备有数据要发送时才进行传输。
存储器400，与主桥芯片300相连，用于存放数据和程序，也称为内存或主存。
在一个实施例中，可在系统内部设置缓存(Cache)，缓存可根据需要分为一级缓存、二级缓存等。缓存的存储速度比存储器400快很多，大概与中央处理器100的处理速度相当。在中央处理器100对一条指令或一个操作数寻址时，首先查找所需数据是否在缓存中，若在，则立即发送给中央处理器100，否则，做常规的存储器访问，同时将所需数据复制到缓存中。由于程序中相关数据一般都按照顺序存放，并且大都存放在相邻的存储单元中，因此中央处理器100对存储器400的访问大都可以通过访问缓存来完成。这样大大加快了访问速度。
在一个实施例中，存储器400通过存储器总线与主桥芯片300相连，则主桥芯片300中增加存储器接口模块306，用于连接并控制存储器总线。在另一个实施例中，存储器400通过高速串行总线(例如USB3.0总线)与主桥芯片300相连，则在主桥芯片300中增加一个高速串行总线接口模块302，用于连接并控制存储器400与主桥芯片300之间的高速串行总线。
图7示出了本发明的一个实施例中基于高速串行总线的计算机系统的系统结构。该系统除了包括上述中央处理器100、显卡200、主桥芯片300和存储器400外，还包括至少一个交换器600和/或至少一个桥接器700。其中：
交换器600，通过高速串行总线与主桥芯片300相连，用于扩展高速串行总线接口，其可连接多个外部设备500。
桥接器700，与交换器600或主桥芯片300相连，用于进行高速通用串行总线与PCI/PCI-Express总线之间的转换。在一个实施例中，主桥芯片300通过高速通用串行总线(例如USB3.0总线)与外部设备500相连，桥接器700可设置为USB3.0总线至PCI/PCI-Express总线的桥接器，该桥接器700可连接PCI/PCI-Express设备，以保持对现有PCI/PCI-Express设备的兼容。
基于上述实施例，本发明还可以进行相应改进和扩展。在一个实施例中，外部设备500是采用USB接口的终端设备(例如采用USB接口的硬盘、采用USB接口的光驱及软驱等)，则USB总线接口模块替代了现有技术中的IDE接口及SATA接口，通过USB接口及USB总线，即可将各种终端设备接入到计算机系统中。因此，进行功能扩展时十分方便灵活，用户在配置计算机系统时可以选择最合适或最精简的配置，在之后如需要再进行扩展，避免浪费。
另外，由于本发明整合了现有技术中的各种总线接口模块，因此降低了设计成本及设计的复杂性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于高速串行总线的计算机系统，包括中央处理器，其特征在于，所述系统还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片能够无需南桥芯片进行总线标准转换而通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换；
所述计算机系统还包括：
至少一个可连接多个外部设备的交换器，所述交换器通过所述高速串行总线与所述主桥芯片相连；以及
至少一个与主桥芯片相连的桥接器，所述桥接器用于高速通用串行总线与PCI/PCI-Express总线之间的转换。
2.根据权利要求1所述的基于高速串行总线的计算机系统，其特征在于，所述高速串行总线是高速通用串行总线，所述高速串行总线接口模块是高速通用串行总线接口模块。
3.根据权利要求2所述的基于高速串行总线的计算机系统，其特征在于，所述高速通用串行总线是USB3.0总线，所述高速通用串行总线接口模块是USB3.0总线接口模块。
4.根据权利要求1所述的基于高速串行总线的计算机系统，其特征在于，所述高速串行总线是PCI-Express总线，所述高速串行总线接口模块是PCI-Expreess总线接口模块。
5.根据权利要求1至4中任意一项所述的基于高速串行总线的计算机系统，其特征在于，所述系统还包括通过高速串行总线与所述主桥芯片相连的存储器。
6.根据权利要求1至4中任意一项所述的基于高速串行总线的计算机系统，其特征在于，所述系统还包括通过高速串行总线与所述主桥芯片相连的显卡，所述主桥芯片通过高速串行总线对所述中央处理器与所述显卡之间的数据进行交换。
7.根据权利要求1所述的基于高速串行总线的计算机系统，其特征在于，所述系统还包括至少一个与所述交换器相连的桥接器，所述桥接器用于高速通用串行总线与PCI/PCI-Express总线之间的转换。
CN 200810170502 2008-10-17 2008-10-17 基于高速串行总线的计算机系统 Active CN101727426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810170502 CN101727426B (zh) 2008-10-17 2008-10-17 基于高速串行总线的计算机系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810170502 CN101727426B (zh) 2008-10-17 2008-10-17 基于高速串行总线的计算机系统

Publications (2)

Publication Number Publication Date
CN101727426A CN101727426A (zh) 2010-06-09
CN101727426B true CN101727426B (zh) 2013-11-06

Family

ID=42448331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810170502 Active CN101727426B (zh) 2008-10-17 2008-10-17 基于高速串行总线的计算机系统

Country Status (1)

Country Link
CN (1) CN101727426B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103902493B (zh) * 2012-12-27 2017-11-10 深圳中电长城信息安全系统有限公司 显示芯片应用装置、系统、方法及服务器平台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444148A (zh) * 2003-04-09 2003-09-24 威盛电子股份有限公司 具有多种规格兼容性传输信道的计算机系统
CN1455307A (zh) * 2003-06-06 2003-11-12 中国科学院计算技术研究所 一种龙芯－1cpu的网络计算机主板系统及复位方法
US6898655B1 (en) * 2001-11-16 2005-05-24 Marvell International Ltd. Multiport high speed communications integrated circuit
US7308521B1 (en) * 2001-11-16 2007-12-11 Marvell International Ltd. Multi-port communications integrated circuit and method for facilitating communication between a central processing chipset and multiple communication ports

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898655B1 (en) * 2001-11-16 2005-05-24 Marvell International Ltd. Multiport high speed communications integrated circuit
US7308521B1 (en) * 2001-11-16 2007-12-11 Marvell International Ltd. Multi-port communications integrated circuit and method for facilitating communication between a central processing chipset and multiple communication ports
CN1444148A (zh) * 2003-04-09 2003-09-24 威盛电子股份有限公司 具有多种规格兼容性传输信道的计算机系统
CN1455307A (zh) * 2003-06-06 2003-11-12 中国科学院计算技术研究所 一种龙芯－1cpu的网络计算机主板系统及复位方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
毕小建等.PCI-X总线研究及其主桥实现技术.《计算机工程》.2004,第30卷(第SI期),419-422. *

Also Published As

Publication number Publication date
CN101727426A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN107278299B (zh) 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统
KR101832797B1 (ko) Usb 디바이스와의 mctp 통신을 수행하기 위한 방법, 장치 및 시스템
US7725638B2 (en) Application processor circuit incorporating both SD host and slave functions and electronic device including same
CN103150279B (zh) 一种主机与基板管理控制器共享设备的方法
RU2633126C2 (ru) Усиление механизма перечисления и/или конфигурации одного протокола межсоединений для другого протокола межсоединений
RU2505851C2 (ru) Обеспечение косвенной адресации данных в системе обработки ввода-вывода при фрагментированном списке косвенных адресов данных
KR101043842B1 (ko) Ｕｌｐｉ ｐｈｙ 인터페이스 표준을 사용하는 ｕｓｂ 2.0 링크 전력 관리 부록의 물리적 장치(ｐｈｙ) 지원
CN102347896B (zh) 一种基于以太网加载fpga和dsp的平台及其实现方法
JP2018533120A (ja) マルチノードネットワークにおける入力／出力信号のブリッジングおよび仮想化
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN111338996B (zh) 一种支持多协议的复合总线控制器
US20130013823A1 (en) High Speed USB Hub with Full Speed to High Speed Transaction Translator
US20110208891A1 (en) Method and apparatus for tracking transactions in a multi-speed bus environment
CN103955441A (zh) 一种设备管理系统、方法及一种io扩展接口
CN1828574A (zh) 使用串行连接总线的计算机系统及多cpu互连方法
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN101452430B (zh) 多处理器之间的通信方法与包括多处理器的通信装置
CN117278890B (zh) 光模块访问方法、装置、系统、电子设备及可读存储介质
US20100023669A1 (en) Host controller disposed in multi-function card reader
WO2024212744A1 (zh) 一种服务器、异构设备及其数据处理装置
US11029847B2 (en) Method and system for shared direct access storage
CN103106637A (zh) 标准gpu模块、包含模块的系统和用于驱动系统的方法
CN101727426B (zh) 基于高速串行总线的计算机系统
CN206363303U (zh) 一种基于vpx结构的cpu模块
CN115718529A (zh) 一种基于龙芯cpu come模块加固计算机主板系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant