CN101452430B - 多处理器之间的通信方法与包括多处理器的通信装置 - Google Patents
多处理器之间的通信方法与包括多处理器的通信装置 Download PDFInfo
- Publication number
- CN101452430B CN101452430B CN2008102395522A CN200810239552A CN101452430B CN 101452430 B CN101452430 B CN 101452430B CN 2008102395522 A CN2008102395522 A CN 2008102395522A CN 200810239552 A CN200810239552 A CN 200810239552A CN 101452430 B CN101452430 B CN 101452430B
- Authority
- CN
- China
- Prior art keywords
- data
- processor
- transmitted
- dma
- slave processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims abstract description 60
- 238000012545 processing Methods 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明公开了一种多处理器之间的通信方法与包括多处理器的通信装置，所述多处理器包括通过外部设备互联PCI总线连接的一个主处理器与多个从处理器，所述主处理器包括外部设备互联PCI控制器，各从处理器分别包括外部设备互联PCI设备与存储器直接访问DMA控制器，所述方法包括：待传送数据的处理器设置待传送数据的长度与源地址；待传送数据的处理器与待接收数据的处理器之间以存储器直接访问DMA方式，通过外部设备互联PCI总线进行数据传输；数据传送完成后，待接收数据的处理器从设置的目的地址读取传送的数据并进行处理。本发明实施例可以提高多处理器之间的数据传输速度。
Description
技术领域
本发明涉及通信技术，尤其是一种多处理器之间的通信方法与包括多处理器的通信装置。
背景技术
每个系统中都需要有中央处理器(Central Processing Unit，以下简称：CPU)，也即：处理器，来进行算术运算和逻辑运算。CPU主要由控制单元、算术逻辑单元和存储单元三部分构成。按照CPU处理信息的字长，CPU可以分为8位处理器、16位处理器、32位处理器与64位处理器等。
嵌入式处理器是面向特定应用的CPU，与通用CPU相比，例如：与个人计算机(Personal Computer，以下简称：PC)中的CPU相比，嵌入式CPU通常工作在为特定用户群设计的嵌入式系统中，它通常都具有功耗低、体积小、集成度高等特点，能够把通用计算机系统中许多由板卡完成的功能集成在CPU芯片内部实现，从而有利于嵌入式系统的小型化，大大增强嵌入式系统的移动能力。
随着通信技术的不断发展，通信量迅速增加，通信业务内容逐渐丰富，对通信系统的功能要求也越来越高，在同一个系统中，单靠一个处理器已经不能满足通信应用的需求。为解决该问题，现有技术中在同一个通信系统中使用多个处理器，各个处理器分别完成不同的功能，通过处理器之间的通信来交换各自的处理信息。目前业界使用的处理器之间通信方式主要有通过通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，以下简称：UART)通信、数字信号处理(Digital Signal Processing，以下简称：DSP)与主机相连接的并行通信口(Host-Post Interface，以下简称：HPI)接口通信、以及通过独立的连接电路通信等。在现有的通信方式下，处理器之间的数据传输速率较低，通常仅有几百KBit/s。
发明内容
本发明实施例的目的是：提供一种多处理器之间的通信方法与包括多处理器的通信装置，提高多处理器之间的数据传输速度。
为解决上述技术问题，本发明实施例提供的一种多处理器之间的通信方法，所述多处理器包括通过外部设备互联PCI总线连接的一个主处理器与多个从处理器，所述主处理器包括外部设备互联PCI控制器，各从处理器分别包括外部设备互联PCI设备与存储器直接访问DMA控制器，所述方法包括：
待传送数据的处理器设置待传送数据的长度与源地址；
待传送数据的处理器与待接收数据的处理器之间以存储器直接访问DMA方式，通过外部设备互联PCI总线进行数据传输；
数据传送完成后，待接收数据的处理器从设置的目的地址读取传送的数据并进行处理。
本发明实施例提供的一种包括多处理器的通信装置，包括一个主处理器与多个从处理器，主处理器与多个从处理器之间通过外部设备互联PCI总线连接，所述主处理器包括数据处理模块与外部设备互联PCI控制器，各从处理器分别包括数据处理模块、外部设备互联PCI设备与存储器直接访问DMA控制器；所述外部设备互联PCI控制器用于向该外部设备互联PCI控制器与各外部设备互联PCI设备分配地址空间；所述数据处理模块用于在所述外部设备互联PCI控制器分配的地址空间内设置待传送数据的长度与源地址、以及设置存放接收到的数据的目的地址，以及在数据传送完成后，从设置的目的地址读取传送的数据并进行处理；待传送或待接收数据的处理器中的存储器直接访问DMA控制器用于控制待传送或待接收数据的处理器中的PCI设备，与待接收或待传送数据的处理器之间以存储器直接访问DMA方式，通过外部设备互联PCI总线将待传送数据从源地址传送到目的地址。
本发明上述实施例提供的包括多处理器的通信装置以及多处理器之间的通信方法，通信装置中的多个处理器通过PCI总线连接，多处理器中的主处理器包括PCI控制器，从处理器分别包括PCI设备与DMA控制器，采用DMA方式通过PCI总线在两个处理器之间进行数据传输，与现有技术相比，大大提高了处理器之间的数据传输速率；并且，在处理器之间传输数据时，处理器可以处理其它数据，在数据传输完成后才参与处理传输的数据，因此，数据的传输和处理可以并行进行，大大提高了通信系统的工作效率与性能。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明多处理器之间的通信方法一个实施例的流程图；
图2为本发明向N个PCI接口分配232大小的PCI地址空间的示意图；
图3为本发明多处理器之间的通信方法另一个实施例的流程图；
图4为本发明多处理器之间的通信方法又一个实施例的流程图；
图5为本发明包括多处理器的通信装置一个实施例的结构示意图；
图6为本发明包括多处理器的通信装置另一个实施例的结构示意图。
具体实施方式
从计算机架构来看，总线是在同一个计算机或者不同计算机的功能部件之间共享信息的传输线。按照每次能同时传输的信息位数，总线可以分为并行总线和串行总线。在并行总线中，多位数据可以同时传输。串行总线不同于并行总线之处在于，它的数据和控制信息是一位接一位地传送出去的。与点对点连接不同，总线可以通过同一套传输线连接多个功能部件。
在现有的各种总线中，外部设备互联(Peripheral Component Interconnect，以下简称：PCI)总线的传输速度较高，目前可实现66M的工作频率，在64位总线宽度下可达到533MB/s的突发(Burst)传输速率。可以满足大吞吐量的外部设备需求。
存储器直接访问(Direct Memory Access，以下简称：DMA)是一种高速的数据传输操作，它允许在外部设备和存储器之间直接读写数据，整个数据传输操作在一个称为DMA控制器的控制下进行，不通过CPU，也不需要CPU干预。CPU除了在数据传输开始和结束时作一点处理外，在数据传输过程中，CPU可以进行其它的工作。这样，在大部分时间里，CPU和输入输出都处在并行操作。因此，使整个计算机系统的效率大大提高。
本发明实施例在通信装置中设置有多个处理器，也称为多处理器，将多处理器中的一个处理器作为主处理器，其它处理器作为从处理器，多处理器之间以PCI总线连接，将主处理器的PCI接口配置为PCI控制器，将从处理器的PCI接口配置为PCI设备，并在从处理器中设置DMA控制器，通过DMA控制器控制PCI设备，实现主处理器与从处理器之间、以及从处理器之间以DMA方式，通过PCI总线进行数据传输，从而大大提高了处理器之间的数据传输速率，根据本发明实施例，数据传输速率最大可以达到533MB/s。并且，通过DMA方式在处理器之间传输数据时，处理器可以处理其它数据，在数据传输完成后才参与处理传输的数据，因此，数据的传输和处理可以并行进行，大大提高了通信装置中通信系统的工作效率与性能。本发明的各实施例中，通信装置的一个实施例为计算机。
如图1所示，为本发明多处理器之间的通信方法一个实施例的流程图。其中的多处理器包括通过PCI总线连接的一个主处理器与多个从处理器，主处理器包括PCI控制器，各从处理器分别包括PCI设备与DMA控制器。参见图1，多处理器之间的通信方法包括以下步骤：
步骤101，待传送数据的处理器设置待传送数据的长度与源地址。
步骤102，待传送数据的处理器与待接收数据的处理器之间以DMA方式，通过PCI总线进行数据传输。
其中，待传送数据的处理器可以是主处理器，也可以是从处理器。待接收数据的处理器可以是多处理器中待传送数据的处理器以外的从处理器或者主处理器。
步骤103，数据传送完成后，待接收数据的处理器从设置的目的地址读取传送的数据并进行处理。
为了实现多处理器之间的通信，在通信装置上电复位之后，PCI控制器对PCI总线上的各PCI接口(即：PCI控制器和PCI设备)进行初始化，分别向各PCI接口分配一个地址空间，在获得地址空间后，各处理器就可以通过各自地址空间中的地址来互相访问。以32位的地址空间为例，整个PCI地址空间的大小为232，也就是4G大小。如图2所示，为本发明向N个PCI接口分配232大小的PCI地址空间的示意图。
在图1所示实施例的步骤102中，通过外部设备互联PCI总线进行数据传输具体可以是：根据DMA状态机，通过PCI总线进行数据传输。
如图3所示，为本发明多处理器之间的通信方法另一个实施例的流程图。该实施例中，以待传送数据的处理器为主处理器，待接收数据的处理器为从处理器为例进行说明，其包括以下步骤：
步骤201，主处理器有数据需要传送到从处理器时，主处理器创建与待接收数据的从处理器之间的DMA状态机，初始状态下，该DMA状态机处于初始状态DMA_IDLE。
步骤202，主处理器设置待传送数据的长度与源地址，并将DMA状态机的状态更新为数据传输准备状态DMA_READY。
步骤203，待接收数据的从处理器根据数据传输准备状态DMA_READY，设置用于存放主处理器传送的数据的目的地址。
步骤204，待接收数据的从处理器启动其中的DMA控制器，将待传送数据通过PCI总线从源地址转移到目的地址，并在开始转移待传送数据时，将DMA状态机的状态更新为数据传输状态DMA_ACTIVE。
步骤205，将待传送数据从源地址转移到目的地址后，待接收数据的从处理器通知主处理器本次数据传送完成。
步骤206，主处理器判断是否还有其它待传送数据需要传送到待接收数据的从处理器，若有，返回执行步骤202；若没有其它待传送数据，执行步骤207。
步骤207，主处理器将DMA状态机的状态更新为数据传输完成状态DMA_COMPLETE。
步骤208，待接收数据的从处理器根据数据传输完成状态DMA_COMPLETE，从目的地址读取传送的数据并进行处理，并将DMA状态机的状态更新为初始状态DMA_IDLE。
图3所示的上述实施例中，以主处理器作为待传送数据的处理器，对于待传送数据的处理器为从处理器的情况，上述图3所示的实施例同样适用，只需要待传送数据的从处理器执行图3所示流程中主处理器执行的操作即可，不再赘述。
如图4所示，为本发明多处理器之间的通信方法又一个实施例的流程图。该实施例中，以待传送数据的处理器为从处理器，待接收数据的处理器为主处理器为例进行说明，其包括以下步骤：
步骤301，待传送数据的从处理器创建与主处理器之间的DMA状态机，初始状态下，该DMA状态机处于初始状态DMA_IDLE。
步骤302，主处理器根据初始状态DMA_IDLE，设置用于存放待传送数据的从处理器传送的数据的目的地址。
步骤303，待传送数据的从处理器有数据需要传送到主处理器时，待传送数据的处理器设置待传送数据的长度与源地址。
步骤304，待传送数据的从处理器启动其中的DMA控制器，将待传送数据通过PCI总线从源地址转移到目的地址，并在开始转移待传送数据时，将DMA状态机的状态更新为数据传输状态DMA_ACTIVE。
步骤305，将待传送数据从源地址转移到目的地址后，待传送数据的从处理器通知主处理器本次数据传送完成。
步骤306，主处理器从设置的目的地址读取传送的数据并进行处理，设置用于接收新再次传送的数据的新目的地址，并将DMA状态机的状态更新为数据传输完成状态DMA_COMPLETE。
步骤307，待传送数据的从处理器根据数据传输完成状态DMA_COMPLETE，判断是否还有其它待传送数据，若还有其它待传送数据，执行步骤308；若没有其它待传送数据，执行步骤309。
步骤308，待传送数据的从处理器将DMA状态机的状态更新为初始状态DMA_IDLE，然后以新目的地址作为目的地址，返回执行步骤303。
步骤309，待传送数据的从处理器将DMA状态机的状态更新为初始状态DMA_IDLE。
图4所示的上述实施例中，以主处理器作为待接收数据的处理器，对于待接收数据的处理器为从处理器的情况，上述图4所示的实施例同样适用，只需要待接收数据的从处理器执行图4所示流程中主处理器执行的操作即可，不再赘述。
如图5所示，为本发明包括多处理器的通信装置一个实施例的结构示意图。该实施例的通信装置可用于实现如本发明上述任一实施例的多处理器之间的通信方法流程，其包括一个主处理器1与多个从处理器2。主处理器1与多个从处理器2之间通过PCI总线3连接。主处理器1包括数据处理模块401与PCI控制器402。各从处理器2分别包括数据处理模块401、PCI设备403与DMA控制器404。其中，PCI控制器402用于向该PCI控制器402与各PCI设备403分配地址空间。各处理器中的数据处理模块401用于在PCI控制器402设置的待传送数据的长度与源地址、与设置存放接收到的数据的目的地址，以及在数据传送完成后，从设置的目的地址读取传送的数据并进行处理。待传送或待接收数据的处理器中的DMA控制器404用于控制相应的待传送数据的处理器与待接收数据的处理器之间，即：PCI控制器402与PCI设备403之间，或PCI设备403与PCI设备403之间，以DMA方式，通过PCI总线3将待传送数据从源地址传送到目的地址。其中，待传送数据的处理器可以是主处理1器或从处理器2，相应的，待接收数据的处理器为待传送数据的从处理器2以外的从处理器2；或者，待传送数据的处理器为从处理器2，待接收数据的处理器为主处理器1或待传送数据的从处理器2以外的从处理器2。
图5中仅示出了两个从处理器，对于其它的从处理器的构成及与其它处理器之间的连接关系，与图5中的从处理器相同。
具体地，PCI控制器402可以通过PCI总线配置单元与PCI驱动软件单元实现，其中，PCI总线配置单元通过硬件实现，PCI驱动软件单元通过软件实现。在通信设备上电复位后，PCI驱动软件单元控制PCI总线配置单元对各处理器进行初始化，向各处理器的PCI接口，即：PCI控制器402与各PCI设备403，分别分配一个不同的地址空间。在获得自己的地址空间后，各处理器就可以通过各自的地址来互相访问。
在图5所示的实施例中，DMA控制器404可以设置在同一处理器的PCI设备403中，如图6所示，为本发明包括多处理器的通信装置另一个实施例的结构示意图。
另外，在本发明各实施例提供的通信装置中，多处理器中的一个或多个处理器具体可以采用嵌入式处理器。通常情况下，应用于通信领域的嵌入式处理器都集成了PCI接口，可以直接将该PCI接口配置为PCI控制器或者PCI设备，而无需单独在嵌入式处理器上设置PCI接口，硬件结构改动较小；并且，嵌入式处理器的功耗低、体积小、集成度高，采用嵌入式处理器后，能够把通用计算机系统中许多由板卡完成的功能集成在处理器芯片内部实现，从而有利于嵌入式系统的小型化，大大增强嵌入式系统的移动能力。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本发明实施例大大提高了处理器之间的数据传输速率；并且，在处理器之间传输数据时，处理器可以处理其它数据，在数据传输完成后才参与处理传输的数据，因此，数据的传输和处理可以并行进行，大大提高了通信系统的工作效率与性能。
最后所应说明的是：以上实施例仅用以说明本发明的技术方案，而非对本发明作限制性理解。尽管参照上述较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这种修改或者等同替换并不脱离本发明技术方案的精神和范围。
Claims (4)
1.一种多处理器之间的通信方法，所述多处理器包括通过外部设备互联PCI总线连接的一个主处理器与多个从处理器，所述主处理器包括外部设备互联PCI控制器，各从处理器分别包括外部设备互联PCI设备与存储器直接访问DMA控制器，其特征在于，所述方法包括：
待传送数据的处理器设置待传送数据的长度与源地址；
待传送数据的处理器与待接收数据的处理器之间以存储器直接访问DMA方式，通过外部设备互联pCI总线进行数据传输；
数据传送完成后，待接收数据的处理器从设置的目的地址读取传送的数据并进行处理；
待传送数据的处理器设置待传送数据的长度与源地址之前，还包括：
外部设备互联PCI控制器向该外部设备互联PCI控制器与各外部设备互联PCI设备分配地址空间；
通过外部设备互联PCI总线进行数据传输具体为：根据存储器直接访问DMA状态机，通过外部设备互联PCI总线进行数据传输；
待传送数据的处理器为主处理器或从处理器，待接收数据的处理器为从处理器；
主处理器或待传送数据的从处理器设置待传送数据的长度与源地址之前，还包括：主处理器或待传送数据的从处理器创建与待接收数据的从处理器之间的存储器直接访问DMA状态机，该存储器直接访问DMA状态机处于初始状态DMA_IDLE；
主处理器或待传送数据的从处理器设置待传送数据的长度与源地址之后，还包括：主处理器或待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为数据传输准备状态DMA_READY；待接收数据的从处理器根据数据传输准备状态DMA_READY，设置用于存放主处理器或待传送数据的从处理器传送的数据的所述目的地址；
主处理器或待传送数据的从处理器与待接收数据的从处理器之间以存储器直接访问DMA方式，通过外部设备互联PCI总线进行数据传输包括：待接收数据的从处理器启动其中的存储器直接访问DMA控制器，将待传送数据通过PCI总线从所述源地址转移到所述目的地址，并在开始转移待传送数据时，将存储器直接访问DMA状态机的状态更新为数据传输状态DMA_ACTIVE；将待传送数据从所述源地址转移到所述目的地址后，待接收数据的从处理器通知主处理器或待传送数据的从处理器本次数据传送完成；若主处理器或待传送数据的从处理器还有其它待传送数据，返回执行所述主处理器或待传送数据的从处理器设置待传送数据的长度与源地址的操作；若主处理器或待传送数据的从处理器没有其它待传送数据，主处理器或待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为数据传输完成状态DMA_COMPLETE；
数据传送完成后，待接收数据的从处理器从设置的目的地址读取传送的数据并进行处理具体为：待接收数据的从处理器根据数据传输完成状态DMA_COMPLETE，从所述目的地址读取传送的数据并进行处理，并将存储器直接访问DMA状态机的状态更新为初始状态DMA_IDLE；或者，
待传送数据的处理器为从处理器，待接收数据的处理器为主处理器或从处理器；
待传送数据的从处理器设置待传送数据的长度与源地址之前，还包括：待传送数据的从处理器创建与主处理器或待接收数据的从处理器之间的存储器直接访问DMA状态机，该存储器直接访问DMA状态机处于初始状态DMA_IDLE；主处理器或待接收数据的从处理器根据初始状态DMA_IDLE设置用于存放待传送数据的从处理器传送的数据的所述目的地址；
待传送数据的从处理器设置待传送数据的长度与源地址之后，还包括：待传送数据的从处理器启动其中的存储器直接访问DMA控制器，将 待传送数据通过PCI总线从所述源地址转移到所述目的地址，并在开始转移待传送数据时，将存储器直接访问DMA状态机的状态更新为数据传输状态DMA_ACTIVE；将待传送数据从所述源地址转移到所述目的地址后，待传送数据的从处理器通知主处理器或待接收数据的从处理器本次数据传送完成；
数据传送完成后，主处理器或待接收数据的从处理器从设置的目的地址读取传送的数据并进行处理包括：主处理器或待接收数据的从处理器从设置的目的地址读取传送的数据并进行处理，设置用于接收新再次传送的数据的新目的地址，并将存储器直接访问DMA状态机的状态更新为数据传输完成状态DMA_COMPLETE；
主处理器或待接收数据的从处理器从设置的目的地址读取传送的数据并进行处理之后，还包括：待传送数据的从处理器根据数据传输完成状态DMA_COMPLETE，判断是否还有其它待传送数据；若还有其它待传送数据，待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为初始状态DMA_IDLE，然后以新目的地址作为所述目的地址，返回执行所述待传送数据的从处理器设置待传送数据的长度与源地址的操作；若没有其它待传送数据，待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为初始状态DMA_IDLE。
2.一种包括多处理器的通信装置，包括一个主处理器与多个从处理器，其特征在于，主处理器与多个从处理器之间通过外部设备互联PCI总线连接，所述主处理器包括数据处理模块与外部设备互联PCI控制器，各从处理器分别包括数据处理模块、外部设备互联PCI设备与存储器直接访问DMA控制器；所述外部设备互联PCI控制器用于向该外部设备互联PCI控制器与各外部设备互联PCI设备分配地址空间；所述数据处理模块用于在所述外部设备互联PCI控制器分配的地址空间内设置待传送数据的长度与源地址、以及设置存放接收到的数据的目的地址，以及在数据传送完成 后，从设置的目的地址读取传送的数据并进行处理；待传送或待接收数据的处理器中的存储器直接访问DMA控制器用于控制待传送或待接收数据的处理器中的PCI设备，与待接收或待传送数据的处理器之间以存储器直接访问DMA方式，通过外部设备互联PCI总线将待传送数据从源地址传送到目的地址；
待传送数据的处理器为主处理器或从处理器，待接收数据的处理器为从处理器；主处理器或待传送数据的从处理器用于创建与待接收数据的从处理器之间的存储器直接访问DMA状态机，该存储器直接访问DMA状态机处于初始状态DMA_IDLE；将存储器直接访问DMA状态机的状态更新为数据传输准备状态DMA_READY；待接收数据的从处理器根据数据传输准备状态DMA_READY，设置用于存放主处理器或待传送数据的从处理器传送的数据的所述目的地址；待接收数据的从处理器用于启动其中的存储器直接访问DMA控制器，将待传送数据通过PCI总线从所述源地址转移到所述目的地址，并在开始转移待传送数据时，将存储器直接访问DMA状态机的状态更新为数据传输状态DMA_ACTIVE；将待传送数据从所述源地址转移到所述目的地址后，待接收数据的从处理器通知主处理器或待传送数据的从处理器本次数据传送完成；若主处理器或待传送数据的从处理器还有其它待传送数据，返回执行所述主处理器或待传送数据的从处理器设置待传送数据的长度与源地址的操作；若主处理器或待传送数据的从处理器没有其它待传送数据，主处理器或待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为数据传输完成状态DMA_COMPLETE；根据数据传输完成状态DMA_COMPLETE，从所述目的地址读取传送的数据并进行处理，并将存储器直接访问DMA状态机的状态更新为初始状态DMA_IDLE；或者，
待传送数据的处理器为从处理器，待接收数据的处理器为主处理器或从处理器；
待传送数据的从处理器用于创建与主处理器或待接收数据的从处理器之间的存储器直接访问DMA状态机，该存储器直接访问DMA状态机处于初始状态DMA_IDLE；主处理器或待接收数据的从处理器根据初始状态DMA_IDLE设置用于存放待传送数据的从处理器传送的数据的所述目的地址；启动其中的存储器直接访问DMA控制器，将待传送数据通过PCI总线从所述源地址转移到所述目的地址，并在开始转移待传送数据时，将存储器直接访问DMA状态机的状态更新为数据传输状态DMA_ACTIVE；将待传送数据从所述源地址转移到所述目的地址后，待传送数据的从处理器通知主处理器或待接收数据的从处理器本次数据传送完成；根据数据传输完成状态DMA_COMPLETE，判断是否还有其它待传送数据；若还有其它待传送数据，待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为初始状态DMA_IDLE，然后以新目的地址作为所述目的地址，返回执行所述待传送数据的从处理器设置待传送数据的长度与源地址的操作；若没有其它待传送数据，待传送数据的从处理器将存储器直接访问DMA状态机的状态更新为初始状态DMA_IDLE；主处理器或待接收数据的从处理器用于从设置的目的地址读取传送的数据并进行处理，设置用于接收新再次传送的数据的新目的地址，并将存储器直接访问DMA状态机的状态更新为数据传输完成状态DMA_COMPLETE。
3.根据权利要求2所述的包括多处理器的通信装置，其特征在于，所述存储器直接访问DMA控制器设置在所述外部设备互联PCI设备中。
4.根据权利要求2或3所述的包括多处理器的通信装置，其特征在于，所述多处理器为嵌入式处理器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102395522A CN101452430B (zh) | 2008-12-12 | 2008-12-12 | 多处理器之间的通信方法与包括多处理器的通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102395522A CN101452430B (zh) | 2008-12-12 | 2008-12-12 | 多处理器之间的通信方法与包括多处理器的通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101452430A CN101452430A (zh) | 2009-06-10 |
| CN101452430B true CN101452430B (zh) | 2012-06-27 |
Family
ID=40734670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102395522A Expired - Fee Related CN101452430B (zh) | 2008-12-12 | 2008-12-12 | 多处理器之间的通信方法与包括多处理器的通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101452430B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110072B (zh) * | 2009-12-29 | 2013-06-05 | 中兴通讯股份有限公司 | 一种多处理器完全互访的方法及系统 |
| CN101916237B (zh) * | 2010-06-29 | 2012-08-22 | 航天恒星科技有限公司 | 一种pci总线dma高速数据传输方法 |
| CN102646045B (zh) * | 2012-03-08 | 2016-02-10 | 杭州海康威视数字技术股份有限公司 | 多处理器系统及其并行启动方法 |
| CN103326464A (zh) * | 2013-04-02 | 2013-09-25 | 国家电网公司 | 一种电能质量连续录波数据的传输和存储方法 |
| CN106020898A (zh) * | 2016-05-30 | 2016-10-12 | 华讯方舟科技有限公司 | 一种多处理器设备的软件升级方法及系统 |
| CN109655072B (zh) * | 2018-10-31 | 2021-01-12 | 百度在线网络技术（北京）有限公司 | 地图的生成方法和装置 |
| CN111045974A (zh) * | 2019-11-19 | 2020-04-21 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于交换结构的多处理器数据交互方法 |
| CN113703958B (zh) * | 2021-07-15 | 2024-03-29 | 山东云海国创云计算装备产业创新中心有限公司 | 多架构处理器间的数据访问方法、装置、设备及存储介质 |
-
2008
- 2008-12-12 CN CN2008102395522A patent/CN101452430B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101452430A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101452430B (zh) | 多处理器之间的通信方法与包括多处理器的通信装置 | |
| US9430432B2 (en) | Optimized multi-root input output virtualization aware switch | |
| WO2021244194A1 (zh) | 寄存器的读写方法、芯片、子系统、寄存器组及终端 | |
| US7313641B2 (en) | Inter-processor communication system for communication between processors | |
| JP2006500672A (ja) | バス接続システム | |
| EP1535169B1 (en) | Improved inter-processor communication system for communication between processors | |
| JP2541767B2 (ja) | スマ―ト・バス制御ユニット | |
| CN114385534B (zh) | 一种数据处理的方法及装置 | |
| CN112256615B (zh) | Usb转换接口装置 | |
| CN112131176A (zh) | 一种基于pcie的fpga快速局部重构方法 | |
| CN113742269A (zh) | 用于epa设备的数据传输方法、处理设备和介质 | |
| JP4444101B2 (ja) | バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース | |
| US20070150683A1 (en) | Dynamic memory buffer allocation method and system | |
| US10176133B2 (en) | Smart device with no AP | |
| JP2003316732A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| CN115994115B (zh) | 芯片控制方法、芯片组及电子设备 | |
| KR20120134918A (ko) | 복수의 프로세서를 포함하는 전자 장치 | |
| CN116166581A (zh) | 用于pcie总线的队列式dma控制器电路及数据传输方法 | |
| CN112527522B (zh) | 一种基于两级数据池的分区消息订阅、发布方法 | |
| CN117971135B (zh) | 存储设备的访问方法、装置、存储介质和电子设备 | |
| CN118277319B (zh) | 基于lpc总线的数据传输控制方法、装置及电子设备 | |
| CN101727426B (zh) | 基于高速串行总线的计算机系统 | |
| US20220237132A1 (en) | Data transmission method and ping-pong dma architecture | |
| CN118427139A (zh) | 具有透明的根复合体的数据处理单元 | |
| CN118519586A (zh) | 一种实现固态硬盘数据通道虚拟化的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: PU NING Free format text: FORMER OWNER: BEIJING XINGWANG RUIJIE NETWORK TECHNOLOGIES CO., LTD. Effective date: 20140409 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100036 HAIDIAN, BEIJING TO: 518052 SHENZHEN, GUANGDONG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140409 Address after: 518052, Guangdong, Shenzhen province Nanshan District Nanshan digital cultural industry base, east block, room 407-408 Patentee after: Pu Ning Address before: 100036 Beijing Haidian District City 33 Fuxing Road Cuiwei East 1106 Patentee before: Beijing Xingwang Ruijie Network Technologies Co., Ltd. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151224 Address after: 224500 Jiangsu Province, Yancheng City Binhai County Binhuai town head Zeng Village (Yancheng City coastal chemical industry park) Patentee after: Jiangsu Jihua Chemical Co., Ltd. Address before: 518052, Guangdong, Shenzhen province Nanshan District Nanshan digital cultural industry base, east block, room 407-408 Patentee before: Pu Ning |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20170829 Address after: 075000 Zhangjiakou City, Hebei province Qiaodong District Wuyi Road Huijia Garden District Patentee after: Wang Zhengkun Address before: 224500 Jiangsu Province, Yancheng City Binhai County Binhuai town head Zeng Village (Yancheng City coastal chemical industry park) Patentee before: Jiangsu Jihua Chemical Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120627 Termination date: 20171212 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |