CN103034295B - 输入输出能力增强的可重构微服务器 - Google Patents
输入输出能力增强的可重构微服务器 Download PDFInfo
- Publication number
- CN103034295B CN103034295B CN201210575825.7A CN201210575825A CN103034295B CN 103034295 B CN103034295 B CN 103034295B CN 201210575825 A CN201210575825 A CN 201210575825A CN 103034295 B CN103034295 B CN 103034295B
- Authority
- CN
- China
- Prior art keywords
- reconfigurable
- restructural
- enhancement unit
- acceleration components
- micro server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
一种输入输出能力增强的可重构微服务器，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线；微处理器直接连接至可重构加速部件；可重构加速部件包括：可重构运算加速模块、多个可重构I/O增强单元、以及与可重构I/O增强单元中的每一个单独连接的多个I/O控制器；其中，多个可重构I/O增强单元连接至可重构运算加速模块和系统总线；而且其中，可重构I/O增强单元中的每一个的对应的多个I/O控制器连接至具有相同资源类型的I/O设备，由此可重构I/O增强单元中的每一个及其对应的多个I/O控制器用于控制与具有相同资源类型的I/O设备之间的数据交换。
Description
技术领域
本发明涉及计算技术领域，更具体地说，本发明涉及一种输入输出能力增强的可重构微服务器。
背景技术
随着数据中心和企业级领域的服务器规模的不断增大，数据中心和大系统能效低下的问题愈发突出和严重，系统功耗无谓消耗和浪费，数据中心的功耗利用率不足10%，由此带来的总体成本问题也越发突出。有数据显示，全球每年服务器消耗的能源费用已经占到了服务器采购费用的一半。
在这样的背景下，微服务器（Micro Server）逐渐进入人们的视野，其概念的提出最早可以追溯到2009年，它是在英特尔关于云数据中心对低功耗服务器需求的基础上倡导的一种创新理念，包括英特尔、AMD、ARM在内的主要处理器厂商都推出了面向微服务器应用的低功耗处理器，HP、Dell等主要服务器厂商也相继推出了其微服务器产品。微服务器采用新型的低功耗处理器，相比传统服务器能效更高，体积更小，因此在相同尺寸的机箱内集成密度更高，目前主要用于对计算资源需求较小的独立主机、静态Web页面支持等网络服务。
目前的微服务器为了提高系统的能效和节点密度，主要采用低功耗处理器或其它低功耗小型化器件来构建系统，导致其在计算能力、存储能力、I/O（输入输出）能力等各方面的绝对性能低于现有的标准服务器，限制了微服务器的应用和推广。
因此，希望能够提供一种输入输出能力增强的并且不会造成系统功耗无谓消耗和浪费的服务器。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种输入输出能力增强的并且不会造成系统功耗无谓消耗和浪费的服务器。
根据本发明，提供了一种输入输出能力增强的可重构微服务器，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括：可重构运算加速模块、多个可重构I/O增强单元、以及与所述可重构I/O增强单元中的每一个单独连接的多个I/O控制器；其中，所述多个可重构I/O增强单元连接至可重构运算加速模块；而且其中，所述可重构I/O增强单元中的每一个的对应的多个I/O控制器连接至具有相同资源类型的各种接口标准或相同接口标准的I/O设备，由此所述可重构I/O增强单元中的每一个及其对应的多个I/O控制器用于控制与具有相同资源类型的I/O设备之间的数据交换。
“具有相同资源类型的各种I/O接口标准或相同接口标准的I/O设备”的意思就是说，比如硬盘，不管是SATA的还是IDE的，都可以作为硬盘资源，通过各自的接口控制器连接在同一个IO增强单元上进行统一管理。
优选地，可重构运算加速模块和多个可重构I/O增强单元连接至系统总线以进行数据交换。
优选地，可重构加速部件由可编程逻辑器件实现。
优选地，可重构加速部件由FPGA实现。
优选地，可重构运算加速模块用于通过定制专用的硬件加速计算结构，协助或取代微处理器完成相应的运算处理功能。
优选地，所述可重构I/O增强单元还用于将连接在可重构加速模块上的独占的硬件设备进行虚拟化，提供给多个内部模块共享使用。
优选地，所述可重构I/O增强单元还用于直接对I/O数据进行运算和处理。
优选地，可重构I/O增强单元用于将相同资源类型的I/O设备聚合起来，对外提供统一的访问接口。
本发明提出了在将低功耗微处理器与可重构加速部件紧密耦合来构建的可重构微服务器系统的基础上，当可重构加速部件通过私有外部接口连接I/O资源时，根据I/O资源类型，通过聚合、共享以及离线数据处理等方式增强系统I/O能力的结构与方法，扩展了可重构微服务器的应用能力，提高了可重构微服务器的应用效率。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的输入输出能力增强的可重构微服务器的功能框图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明提供了一种将低功耗微处理器和可重构加速部件紧密耦合的可重构微服务器系统架构，能够通过对可重构加速部件进行硬件重构，实现面向目标应用需求的可重构硬件加速，提高系统性能和效率。其中，可重构加速部件能够提供私有的外部接口，直接连接内存、I/O外设等资源，扩展和增强系统资源和能力。而且，在上述系统中，当可重构加速部件通过私有外部接口连接I/O资源时，根据I/O资源类型，通过聚合、共享以及离线数据处理等方式增强系统I/O能力的结构与方法。
具体地说，图1示意性地示出了根据本发明实施例的输入输出能力增强的可重构微服务器的功能框图。
更具体地说，如图1所示，根据本发明实施例的输入输出能力增强的可重构微服务器包括：微处理器10、系统总线100、内存20、可重构加速部件30以及输入输出外设（以下简称I/O外设）40。
其中，微处理器10、内存20和输入输出外设40连接至系统总线100，从而微处理器10通过系统总线100与内存20和输入输出外设40进行数据交换。
微处理器10直接连接至可重构加速部件30；并且，可重构加速部件30连接至系统总线100，从而通过系统总线100与内存20和输入输出外设40进行数据交换。
并且其中，可重构加速部件30包括：可重构运算加速模块31、多个可重构I/O增强单元、以及与所述可重构I/O增强单元中的每一个单独连接的多个I/O控制器。
其中，所述多个可重构I/O增强单元连接至可重构运算加速模块31。
而且其中，所述可重构I/O增强单元中的每一个的对应的多个I/O控制器连接至具有相同资源类型的各种I/O接口标准或相同接口标准的I/O设备，由此所述可重构I/O增强单元中的每一个及其对应的多个I/O控制器用于控制与具有相同资源类型的I/O设备之间的数据交换。也就是说，比如硬盘，不管是SATA的还是IDE的，都可以作为硬盘资源，通过各自的接口控制器连接在同一个IO增强单元上进行统一管理。
例如，图1中示出了可重构加速部件30包含两个可重构I/O增强单元321和322的情况，其中可重构I/O增强单元321连接至多个I/O控制器C1、…、C2，可重构I/O增强单元322连接至多个I/O控制器C3、…、C4。并且，例如，可重构I/O增强单元321及其多个I/O控制器C1、…、C2用于SATA标准（资源类型A）的I/O设备41、…、42，可重构I/O增强单元322及其多个I/O控制器C3、…、C4用于IDE标准（资源类型B）的I/O设备43、…、44。
并且，优选地，可重构运算加速模块31和多个可重构I/O增强单元连接至系统总线100以进行数据交换。并且，可重构运算加速模块31和多个可重构I/O增强单元可以共用可重构加速部件30的总线接口，由此两者在物理上可能只有一个接口以连接至系统总线100。
具体地说，可重构加速部件30采用低功耗的可编程逻辑器件（例如，FPGA）实现，能够通过硬件编程重构其硬件逻辑结构，实现多种硬件功能模块，扩展和增强系统的计算、内存、I/O等各方面能力。
其中，可重构运算加速模块31是在可重构加速部件30中通过硬件重构所实现的硬件逻辑模块，其主要功能是针对实际应用需求特点，通过定制专用的硬件加速计算结构，协助或取代微处理器10完成相应的运算处理功能，从而提高系统的运算能力，实现对处理器运算能力的增强。
而且，由于I/O接口和设备种类繁多，如常见的硬盘、USB、网络等，相应的接口协议各不相同，例如SATA（Serial Advanced TechnologyAttachment，串行高级技术附件）、IDE（Integrated Drive Electronics）、PCI（Pedpherd Component Interconnect，周边元件扩展接口）、PCI Express、SPI（Serial Peripheral Interface，串行外设接口）等，传统结构下所支持的接口协议和设备类型都是固定的，而利用可重构加速部件硬件可重构的特性，能够根据需求实现支持各种I/O接口标准的I/O控制器，支持各种不同类型的I/O设备，从而提高了整个系统I/O的适应性和兼容性。
可重构I/O增强单元321和322用于实现对I/O资源的管理、整合与增强，同时向上提供相应的设备访问接口，以便微处理器和可重构运算加速模块进行读写访问。例如对于相同类型的I/O资源，如存储设备，无论是SATA接口的普通硬盘，PCI Express接口的SSD固态盘，USB接口的U盘，或者Flash存储芯片都可以由可重构I/O增强单元321和322统一管理与控制。
可重构I/O增强单元321和322能够将相同资源类型的I/O设备聚合起来，对外提供统一的访问接口。例如对于连接在可重构加速部件上的多个磁盘，可以通过可重构I/O增强单元321和322加以组织，实现容量和带宽的聚合、数据冗余备份等功能，隐藏底层物理结构，让微处理器或可重构运算加速模块可以将其作为一块完整磁盘存储区域来控制和访问。优选地，可重构I/O增强单元321和322能够将连接在可重构加速模块上的独占的硬件设备进行虚拟化，提供给多个内部模块共享使用。
优选地，可重构I/O增强单元321和322还可以用来直接对I/O数据进行一些运算和处理，减轻微处理器负载。例如可以利用可重构I/O增强单元321和322对需要写入硬盘的数据提前进行压缩和加密，再将压缩加密后的数据写入硬盘，在读取时自动地进行解压缩和解密。又例如对于网络包处理的应用，可以在可重构I/O增强单元321和322先对接收到的网络包进行一些必要的预处理工作，之后再由处理器进行处理，从而减轻处理器负载，提高整体的处理效率。
在本发明的可重构微服务器系统结构中，将低功耗微处理器与可重构加速部件紧密耦合来构建微服务器系统，实现对传统微服务器计算能力、存储能力、I/O能力的增强，形成一种全新的低功耗高性能可重构微服务器系统。而且，在可重构微服务器系统结构下，可重构加速部件可以利用私有外部接口直接连接硬盘、网络、USB等I/O设备，扩展了系统的I/O资源。本发明提出的结构和方法，能够利用可重构加速部件实现进一步增强系统的I/O能力，从而能够实现I/O聚合、共享以及离线数据处理等功能。
此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种输入输出能力增强的可重构微服务器，其特征在于包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；
其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；
而且，微处理器直接连接至可重构加速部件；
并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；
其中，可重构加速部件包括：可重构运算加速模块、多个可重构I/O增强单元、以及与所述可重构I/O增强单元中的每一个分别连接的多个I/O控制器；
其中，所述多个可重构I/O增强单元连接至可重构运算加速模块；
而且其中，所述可重构I/O增强单元中的每一个分别对应多个I/O控制器，所述多个I/O控制器连接至具有相同资源类型的I/O设备，由此所述可重构I/O增强单元中的每一个及其分别对应的多个I/O控制器用于控制与具有相同资源类型的I/O设备之间的数据交换。
2.根据权利要求1所述的输入输出能力增强的可重构微服务器，其特征在于，可重构运算加速模块和多个可重构I/O增强单元连接至系统总线以进行数据交换。
3.根据权利要求1或2所述的输入输出能力增强的可重构微服务器，其特征在于，可重构加速部件由可编程逻辑器件实现。
4.根据权利要求1或2所述的输入输出能力增强的可重构微服务器，其特征在于，可重构加速部件由FPGA实现。
5.根据权利要求1或2所述的输入输出能力增强的可重构微服务器，其特征在于，可重构运算加速模块用于通过定制专用的硬件加速计算结构，协助或取代微处理器完成相应的运算处理功能。
6.根据权利要求1或2所述的输入输出能力增强的可重构微服务器，其特征在于，所述可重构I/O增强单元还用于将连接在可重构加速模块上的独占的硬件设备进行虚拟化，提供给多个内部模块共享使用。
7.根据权利要求1或2所述的输入输出能力增强的可重构微服务器，其特征在于，所述可重构I/O增强单元用于直接对I/O数据进行运算和处理。
8.根据权利要求1或2所述的输入输出能力增强的可重构微服务器，其特征在于，可重构I/O增强单元用于将相同资源类型的I/O设备聚合起来，对外提供统一的访问接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210575825.7A CN103034295B (zh) | 2012-12-26 | 2012-12-26 | 输入输出能力增强的可重构微服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210575825.7A CN103034295B (zh) | 2012-12-26 | 2012-12-26 | 输入输出能力增强的可重构微服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103034295A CN103034295A (zh) | 2013-04-10 |
| CN103034295B true CN103034295B (zh) | 2015-08-12 |
Family
ID=48021266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210575825.7A Active CN103034295B (zh) | 2012-12-26 | 2012-12-26 | 输入输出能力增强的可重构微服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103034295B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10270709B2 (en) | 2015-06-26 | 2019-04-23 | Microsoft Technology Licensing, Llc | Allocating acceleration component functionality for supporting services |
| CN103973497A (zh) * | 2014-05-23 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种基于高密度微服务器实现多路并发存储的方法和装置 |
| CN104035524B (zh) * | 2014-06-23 | 2017-11-10 | 浪潮(北京)电子信息产业有限公司 | 一种冷存储服务器 |
| US20160308649A1 (en) * | 2015-04-17 | 2016-10-20 | Microsoft Technology Licensing, Llc | Providing Services in a System having a Hardware Acceleration Plane and a Software Plane |
| US10198294B2 (en) | 2015-04-17 | 2019-02-05 | Microsoft Licensing Technology, LLC | Handling tenant requests in a system that uses hardware acceleration components |
| US9792154B2 (en) | 2015-04-17 | 2017-10-17 | Microsoft Technology Licensing, Llc | Data processing system having a hardware acceleration plane and a software plane |
| GB2539460A (en) * | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Integrated circuit inputs and outputs |
| US10216555B2 (en) | 2015-06-26 | 2019-02-26 | Microsoft Technology Licensing, Llc | Partially reconfiguring acceleration components |
| CN109254859B (zh) * | 2018-09-12 | 2021-10-26 | 中国人民解放军国防科技大学 | 一种多层控制的自适应微服务系统 |
| CN109656476B (zh) * | 2018-12-05 | 2022-10-18 | 镕铭微电子(济南)有限公司 | 一种硬件加速模块及视频处理设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101169866A (zh) * | 2006-10-26 | 2008-04-30 | 朱明程 | 自重构片上多媒体处理系统及其自重构实现方法 |
| CN101639814A (zh) * | 2009-08-31 | 2010-02-03 | 中国科学院计算技术研究所 | 面向多核平台和网络化操作系统的输入输出系统及方法 |
| CN102495980A (zh) * | 2011-11-25 | 2012-06-13 | 中国航天科工集团第二研究院七〇六所 | 一种可动态重构的可信密码模块 |
| CN102521181A (zh) * | 2011-11-01 | 2012-06-27 | 四川川大智胜软件股份有限公司 | 多通道异型雷达数据实时解析集中收发卡及其通信方法 |
-
2012
- 2012-12-26 CN CN201210575825.7A patent/CN103034295B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101169866A (zh) * | 2006-10-26 | 2008-04-30 | 朱明程 | 自重构片上多媒体处理系统及其自重构实现方法 |
| CN101639814A (zh) * | 2009-08-31 | 2010-02-03 | 中国科学院计算技术研究所 | 面向多核平台和网络化操作系统的输入输出系统及方法 |
| CN102521181A (zh) * | 2011-11-01 | 2012-06-27 | 四川川大智胜软件股份有限公司 | 多通道异型雷达数据实时解析集中收发卡及其通信方法 |
| CN102495980A (zh) * | 2011-11-25 | 2012-06-13 | 中国航天科工集团第二研究院七〇六所 | 一种可动态重构的可信密码模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103034295A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103034295B (zh) | 输入输出能力增强的可重构微服务器 | |
| CN103076849B (zh) | 可重构微服务器系统 | |
| US10334334B2 (en) | Storage sled and techniques for a data center | |
| EP3234797B1 (en) | System on a chip comprising reconfigurable resources for multiple compute sub-systems | |
| CN103180817B (zh) | 存储扩展装置及服务器 | |
| Yan | Development and application of desktop virtualization technology | |
| US9367359B2 (en) | Optimized resource management for map/reduce computing | |
| CN106293508A (zh) | 数据存储系统和方法 | |
| US20170357610A1 (en) | Split nvme ssd implementation using nvme over fabrics protocol | |
| CN102625480A (zh) | 一种基于中高速传感器网络的开发平台 | |
| CN103593424A (zh) | 一种软硬件压缩可配置的大数据处理系统 | |
| CN105446920A (zh) | 基于龙芯的fpga嵌入式计算机及其配置方法 | |
| US20150149691A1 (en) | Directly Coupled Computing, Storage and Network Elements With Local Intelligence | |
| CN107450856A (zh) | 存储数据的写入方法、读取方法以及相应的装置、终端 | |
| US20150370716A1 (en) | System and Method to Enable Dynamic Changes to Virtual Disk Stripe Element Sizes on a Storage Controller | |
| CN104468240A (zh) | 云终端管理方法、装置 | |
| CN102760045B (zh) | 一种智能存储设备及其数据处理方法 | |
| CN103019324B (zh) | 内存能力增强的可重构微服务器 | |
| CN103020008B (zh) | 计算能力增强的可重构微服务器 | |
| CN102393838A (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
| CN102279728A (zh) | 数据存储设备及数据计算方法 | |
| CN106774706A (zh) | 一种服务器 | |
| CN105528319A (zh) | 基于fpga的加速卡及其加速方法 | |
| CN104391564A (zh) | 功耗控制方法和装置 | |
| CN104571940A (zh) | 储存装置及其相关系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |