CN102495980A - 一种可动态重构的可信密码模块 - Google Patents
一种可动态重构的可信密码模块 Download PDFInfo
- Publication number
- CN102495980A CN102495980A CN2011103805723A CN201110380572A CN102495980A CN 102495980 A CN102495980 A CN 102495980A CN 2011103805723 A CN2011103805723 A CN 2011103805723A CN 201110380572 A CN201110380572 A CN 201110380572A CN 102495980 A CN102495980 A CN 102495980A
- Authority
- CN
- China
- Prior art keywords
- module
- processor
- credible password
- password module
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
一种可动态重构的可信密码模块,包括固定模块和重构模块;固定模块在系统的运行过程中保持不变,而重构模块部分根据实际的需要在系统的工作中进行替换;固定模块包括:处理器单元、Flash存储器控制器单元、I/O接口单元。重构模块包括:根据需要动态的对可编程逻辑器件上的资源进行重新配置进行替换的杂凑引擎单元、对称加密引擎单元、非对称加密引擎单元。在上述重新配置过程中,固定模块仍然正常工作;重构模块通过总线宏连接至可信密码模块的内部总线,通过内部总线和处理器交换数据;由于可以动态地重复利用资源,资源的利用率将成倍地提高,适用于算法多样、硬件资源受限的情况,尤其是在硬件资源无法满足实现全部密码学服务的情况下。
Description
技术领域
本发明涉及一种使用在计算机中的可信密码模块,特别是一种密码算法可动态重构的可信密码模块。
背景技术
可信密码模块是一个嵌入式安全可信模块,由CPU、存储器、I/O、密码运算器和嵌入式操作系统等组成,主要负责系统的完整性度量、存储和报告,密码学服务以及身份认证等。
现有的可信密码模块主要采用SoC技术实现,从应用的角度看,虽然较好的满足了一些低端的应用,但仍存在以下不足:
适应性差:当前的可信密码模块中采用的算法一旦确定,就无法进行修改,无法满足一些特定场合的需求;
资源利用率低:可信密码模块中密码运算模块的实现较为复杂,需要的硬件资源较多,但其内部各个功能模块并非实时并行工作,根据系统逻辑功能的要求轮流串行工作。实际上,在这类系统中的硬件资源没有得到充分利用,而且系统规模越大,资源利用率越低;
扩展性差:基于传统ASIC的SoC工艺的可信密码模块的功能模块等是根据目标系统性能选择的,选定的模块不能修改,使得目标系统的性能优化空间相对狭窄;
系统性能低:普遍采用LPC总线,总线频率较低,难以满足硬件级高速加解密运算需求。
发明内容
本发明的目的在于,通过提供一种可动态重构的可信密码模块,在可信密码模块的运行过程中根据需要动态重构功能模块,实现硬件资源的合理利用。
本发明是采用以下技术手段实现的:
一种可动态重构的可信密码模块,包括固定模块和重构模块;固定模块在系统的运行过程中保持不变,而重构模块部分根据实际的需要在系统的工作中进行替换;固定模块包括:处理器单元、Flash存储器控制单元、SDRAM存储器控制单元和I/O接口单元。重构模块包括:根据需要动态的对可编程逻辑器件上的资源进行重新配置进行替换的杂凑引擎单元、对称加密引擎单元、非对称加密引擎单元。在上述重新配置过程中,固定模块仍然正常工作;
I/O接口单元通过双向数据总线总线和处理器相连,当I/O单元有数据写入处理器时通过irq中断信号向处理器发起请求,处理器响应中断请求并读取数据。
Flash存储器控制单元作为可信密码模块内部总线和非易失性存储器的桥接设备,为可信密码模块实现非易失性数据的存储,处理器通过R/W信号控制存储数据的写入和读出。
SDRAM存储器控制单元作为可信密码模块内部总线和外部存储的桥接设备,为可信密码模块提供临时的数据存储和程序存储空间,处理器通过R/W信号控制存储数据的写入和读出。
重构模块通过总线宏连接至可信密码模块的内部总线,通过内部总线和处理器交换数据;当处理器通过数据总线将数据准备好,通过ready信号启动运算引擎,运算引擎计算完毕后通过done信号告知处理器,处理器将计算结果取走。
前述的杂凑引擎单元提供杂凑运算服务。
前述的对称加密引擎单元提供对称加解密服务。
前述的非对称加解密引擎单元提供高速非对称加解密服务。
本发明一种可动态重构的可信密码模块,与现有技术相比,具有以下明显的优势和有益效果:
本发明将可信密码模块的工作从一个纯空间的数字逻辑系统变成在时间空间上混合构建的数字逻辑系统。从时间轴和外部看和传统的可信密码模块整体功能一样,但从资源利用来看,由于可以动态地重复利用资源,资源的利用率将成倍地提高,实现的数字逻辑系统规模受硬件资源的限制相对要小得多,适用于算法多样、硬件资源受限的情况,尤其是在硬件资源无法满足实现全部密码学服务的情况下,本发明能很好的解决该问题。
附图说明
图1为可动态重构的可信密码模块结构示意图。
具体实施方式
以下结合说明书附图对本发明的具体实施例加以说明。
一种可动态重构的可信密码模块,由固定模块和重构模块构成,如图1所示。其中,固定模块分为执行部件、I/O单元、存储器控制单元、通信总线几部分;重构模块分为杂凑引擎单元、对称加密引擎单元和非对称加密引擎单元等。
I/O模块通过双向数据总线总线和处理器相连,当I/O模块有数据写入处理器时通过irq中断信号向处理器发起请求,处理器响应中断请求并读取数据。
Flash存储器控制单元作为可信密码模块内部总线和非易失性存储器的桥接设备,负责为可信密码模块实现非易失性数据的存储。处理器通过R/W信号控制存储数据的写入和读出。
SDRAM存储器控制单元作为可信密码模块内部总线和外部存储的桥接设备,负责为可信密码模块提供临时的数据存储和程序存储空间。处理器通过R/W信号控制存储数据的写入和读出。
构成重构模块的杂凑引擎单元、对称加密引擎单元和非对称加密引擎单元通过总线宏连接至可信密码模块的内部总线,通过内部总线和处理器交换数据。杂凑引擎单元负责提供杂凑运算服务,对称加密引擎单元负责提供对称加解密服务,非对称加解密引擎单元负责提供高速非对称加解密服务。当处理器通过数据总线将数据准备好,通过ready信号启动运算引擎,运算引擎计算完毕后通过done信号告知处理器,处理器将计算结果取走。
在实际的运行过程中,可信密码模块的处理器、I/O、存储其等部件保持不变,重构模块在进行重构时,根据需要对可编程逻辑器件上的部分资源进行重新配置,从而替换杂凑引擎单元、对称解密引擎单元和非对称加密引擎单元。当可信密码模块对外提供杂凑运算服务时,将重构模块配置为杂凑引擎,配合处理器进行杂凑处理;当可信密码模块对外提供对称加密服务时,将重构模块配置为对称加密引擎单元,配合处理器进行对称加解密运算;当可信密码模块对外提供签名验证等非对称加解密服务时,将重构模块配置为非对称加密引擎单元,配合处理器进行非对称加解密服务;在重构模块重新配置的过程中,器件上的其它资源不受影响,固定模块仍然正常工作。
最后应说明的是:以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案;因此,尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明,但是,本领域的普通技术人员应当理解,仍然可以对本发明进行修改或等同替换;而一切不脱离发明的精神和范围的技术方案及其改进,其均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种可动态重构的可信密码模块,其特征在于:包括固定模块和重构模块;固定模块在系统的运行过程中保持不变,而重构模块部分根据实际的需要在系统的工作中进行替换;
所述的固定模块包括:处理器单元、Flash存储器控制单元、SDRAM存储器控制单元和I/O接口单元;
所述的重构模块包括:根据需要动态的对可编程逻辑器件上的资源进行重新配置进行替换的杂凑引擎单元、对称加密引擎单元、非对称加密引擎单元;
在上述重新配置过程中,固定模块仍然正常工作;
I/O接口单元通过双向数据总线总线和处理器相连,当I/O单元有数据写入处理器时通过irq中断信号向处理器发起请求,处理器响应中断请求并读取数据;
Flash存储器控制单元作为可信密码模块内部总线和非易失性存储器的桥接设备,为可信密码模块实现非易失性数据的存储,处理器通过R/W信号控制存储数据的写入和读出;
SDRAM存储器控制单元作为可信密码模块内部总线和外部存储的桥接设备,为可信密码模块提供临时的数据存储和程序存储空间,处理器通过R/W信号控制存储数据的写入和读出;
重构模块通过总线宏连接至可信密码模块的内部总线,通过内部总线和处理器交换数据;当处理器通过数据总线将数据准备好,通过ready信号启动运算引擎,运算引擎计算完毕后通过done信号告知处理器,处理器将计算结果取走。
2.根据权利要求1所述的一种可动态重构的可信密码模块,其特征在于:所述的杂凑引擎单元提供杂凑运算服务。
3.根据权利要求1所述的一种可动态重构的可信密码模块,其特征在于:所述的对称加密引擎单元提供对称加解密服务。
4.根据权利要求1所述的一种可动态重构的可信密码模块,其特征在于:所述的非对称加解密引擎单元提供高速非对称加解密服务。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103805723A CN102495980A (zh) | 2011-11-25 | 2011-11-25 | 一种可动态重构的可信密码模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103805723A CN102495980A (zh) | 2011-11-25 | 2011-11-25 | 一种可动态重构的可信密码模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102495980A true CN102495980A (zh) | 2012-06-13 |
Family
ID=46187805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103805723A Pending CN102495980A (zh) | 2011-11-25 | 2011-11-25 | 一种可动态重构的可信密码模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102495980A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103019324A (zh) * | 2012-12-26 | 2013-04-03 | 无锡江南计算技术研究所 | 内存能力增强的可重构微服务器 |
CN103034295A (zh) * | 2012-12-26 | 2013-04-10 | 无锡江南计算技术研究所 | 输入输出能力增强的可重构微服务器 |
CN103076849A (zh) * | 2012-12-26 | 2013-05-01 | 无锡江南计算技术研究所 | 可重构微服务器系统 |
CN109101829A (zh) * | 2018-08-28 | 2018-12-28 | 北京计算机技术及应用研究所 | 基于可重构密码处理器的安全固态盘数据传输系统 |
CN112291237A (zh) * | 2020-10-28 | 2021-01-29 | 山东超越数控电子股份有限公司 | 一种基于国产fpga实现软件定义的可重构对称加密方法 |
CN112668026A (zh) * | 2020-12-31 | 2021-04-16 | 兴唐通信科技有限公司 | 一种抗辐照星载tcm装置 |
CN114760057A (zh) * | 2022-04-13 | 2022-07-15 | 中金金融认证中心有限公司 | 用于密码芯片的方法、密码芯片、密码卡以及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101169866A (zh) * | 2006-10-26 | 2008-04-30 | 朱明程 | 自重构片上多媒体处理系统及其自重构实现方法 |
US7669163B1 (en) * | 2001-04-26 | 2010-02-23 | Xilinx, Inc. | Partial configuration of a programmable gate array using a bus macro and coupling the third design |
CN101976431A (zh) * | 2010-11-02 | 2011-02-16 | 公安部第三研究所 | 一种基于动态可重构技术的通用图像处理平台及其实现方法 |
CN202548850U (zh) * | 2011-11-25 | 2012-11-21 | 中国航天科工集团第二研究院七〇六所 | 一种可动态重构的可信密码模块 |
-
2011
- 2011-11-25 CN CN2011103805723A patent/CN102495980A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7669163B1 (en) * | 2001-04-26 | 2010-02-23 | Xilinx, Inc. | Partial configuration of a programmable gate array using a bus macro and coupling the third design |
CN101169866A (zh) * | 2006-10-26 | 2008-04-30 | 朱明程 | 自重构片上多媒体处理系统及其自重构实现方法 |
CN101976431A (zh) * | 2010-11-02 | 2011-02-16 | 公安部第三研究所 | 一种基于动态可重构技术的通用图像处理平台及其实现方法 |
CN202548850U (zh) * | 2011-11-25 | 2012-11-21 | 中国航天科工集团第二研究院七〇六所 | 一种可动态重构的可信密码模块 |
Non-Patent Citations (1)
Title |
---|
林小茶等: "嵌入式可信计算机研究", 《计算机工程与设计》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103019324A (zh) * | 2012-12-26 | 2013-04-03 | 无锡江南计算技术研究所 | 内存能力增强的可重构微服务器 |
CN103034295A (zh) * | 2012-12-26 | 2013-04-10 | 无锡江南计算技术研究所 | 输入输出能力增强的可重构微服务器 |
CN103076849A (zh) * | 2012-12-26 | 2013-05-01 | 无锡江南计算技术研究所 | 可重构微服务器系统 |
CN103076849B (zh) * | 2012-12-26 | 2014-07-02 | 无锡江南计算技术研究所 | 可重构微服务器系统 |
CN103034295B (zh) * | 2012-12-26 | 2015-08-12 | 无锡江南计算技术研究所 | 输入输出能力增强的可重构微服务器 |
CN103019324B (zh) * | 2012-12-26 | 2015-08-12 | 无锡江南计算技术研究所 | 内存能力增强的可重构微服务器 |
CN109101829A (zh) * | 2018-08-28 | 2018-12-28 | 北京计算机技术及应用研究所 | 基于可重构密码处理器的安全固态盘数据传输系统 |
CN109101829B (zh) * | 2018-08-28 | 2021-04-27 | 北京计算机技术及应用研究所 | 基于可重构密码处理器的安全固态盘数据传输系统 |
CN112291237A (zh) * | 2020-10-28 | 2021-01-29 | 山东超越数控电子股份有限公司 | 一种基于国产fpga实现软件定义的可重构对称加密方法 |
CN112668026A (zh) * | 2020-12-31 | 2021-04-16 | 兴唐通信科技有限公司 | 一种抗辐照星载tcm装置 |
CN112668026B (zh) * | 2020-12-31 | 2023-12-22 | 兴唐通信科技有限公司 | 一种抗辐照星载tcm装置 |
CN114760057A (zh) * | 2022-04-13 | 2022-07-15 | 中金金融认证中心有限公司 | 用于密码芯片的方法、密码芯片、密码卡以及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102495980A (zh) | 一种可动态重构的可信密码模块 | |
US10949546B2 (en) | Security devices, electronic devices and methods of operating electronic devices | |
TWI822783B (zh) | 包括具有改善記憶體使用效率的安全處理器的系統晶片與記憶體系統以及操作系統晶片的方法 | |
Park et al. | Secure hadoop with encrypted HDFS | |
US20180365069A1 (en) | Method and apparatus for securely binding a first processor to a second processor | |
US8429426B2 (en) | Secure pipeline manager | |
US11205017B2 (en) | Post quantum public key signature operation for reconfigurable circuit devices | |
CN104160407A (zh) | 利用存储控制器总线接口以确保存储设备和主机之间的数据传输安全 | |
US20140149743A1 (en) | Two dimensional direct memory access scheme for enhanced network protocol processing performance | |
WO2019240861A1 (en) | Integrated-chip -based data processing method, computing device, and storage media | |
CN105335331A (zh) | 一种基于大规模粗粒度可重构处理器的sha256实现方法及系统 | |
US11921645B2 (en) | Securing data direct I/O for a secure accelerator interface | |
WO2017176407A1 (en) | Parallelized authentication encoding | |
CN102289625A (zh) | 具有加密功能的存储芯片和防盗版方法 | |
US8930681B2 (en) | Enhancing performance by instruction interleaving and/or concurrent processing of multiple buffers | |
KR20170133892A (ko) | 다중 cpu 및 gpu를 이용한 암호화 알고리즘의 병렬처리 방법 | |
Chen et al. | Implementation and optimization of AES algorithm on the sunway taihulight | |
CN202548850U (zh) | 一种可动态重构的可信密码模块 | |
Agosta et al. | Fast disk encryption through GPGPU acceleration | |
US9838199B2 (en) | Initialization vectors generation from encryption/decryption | |
CN108027866B (zh) | 具有轮常数生成的sms4加速处理器 | |
Theoharoulis et al. | Implementation and performance analysis of seal encryption on FPGA, GPU and multi-core processors | |
CN112487448B (zh) | 一种加密信息处理装置、方法及计算机设备 | |
EP4354331A1 (en) | Systems, methods, and apparatus for protection for device data transfers | |
US20230273808A1 (en) | Confidential offloading of persistent storage operations in confidential computing environments |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120613 |