CN102393838A - 数据处理方法及装置、pci-e总线系统、服务器 - Google Patents

数据处理方法及装置、pci-e总线系统、服务器 Download PDF

Info

Publication number
CN102393838A
CN102393838A CN2011101850599A CN201110185059A CN102393838A CN 102393838 A CN102393838 A CN 102393838A CN 2011101850599 A CN2011101850599 A CN 2011101850599A CN 201110185059 A CN201110185059 A CN 201110185059A CN 102393838 A CN102393838 A CN 102393838A
Authority
CN
China
Prior art keywords
pci
internal memory
cpu
data
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101850599A
Other languages
English (en)
Other versions
CN102393838B (zh
Inventor
方帆
俞柏峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201110185059.9A priority Critical patent/CN102393838B/zh
Priority to PCT/CN2011/083754 priority patent/WO2012103768A1/zh
Priority to EP11857907.7A priority patent/EP2620876B1/en
Publication of CN102393838A publication Critical patent/CN102393838A/zh
Priority to US13/871,596 priority patent/US20130238871A1/en
Application granted granted Critical
Publication of CN102393838B publication Critical patent/CN102393838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明实施例提供一种数据处理方法及装置、PCI-E总线系统、服务器，方法包括：配置PCI-E设备的PCI-E内存的地址信息，以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中；控制CPU访问所述PCI-E内存中存储的所述数据，以使所述CPU对该数据进行处理。本发明实施例能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽，以及占用其他CPU访问对应的内存的总线的问题，从而提高了CPU的利用率。

Description

数据处理方法及装置、PCI-E总线系统、服务器
技术领域
本发明实施例涉及通信技术，尤其涉及一种数据处理方法及装置、扩展的外设部件互连标准(Peripheral Component Interconnect Express，简称PCI-E)总线系统、服务器。
背景技术
一般来说，服务器可以由多个中央处理单元(Central Process Unit，简称CPU)组成，每个CPU之间以总线形式进行互联，其中，CPU可以通过PCI-E总线系统连接设备即PCI-E设备。PCI-E设备根据获得的CPU的内存的地址信息，将接收到的数据存储到该CPU的内存中。
然而，当另一CPU需要访问上述数据时，需要通过另一CPU与存储该数据的内存对应的CPU(即其他CPU)之间的总线、以及其他CPU与对应的内存之间的总线访问该内存中存储的数据，使得占用了另一CPU与其他CPU之间总线的部分带宽，以及占用了其他CPU访问对应的内存的总线，导致了CPU利用率的降低。
发明内容
本发明实施例提供一种数据处理方法及装置、PCI-E总线系统、服务器，用以实现提高CPU的利用率。
本发明一方面提供了一种数据处理方法，包括：
配置PCI-E设备的PCI-E内存的地址信息，以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中；
控制CPU访问所述PCI-E内存中存储的所述数据，以使所述CPU对该数据进行处理。
本发明另一方面提供了一种数据处理装置，包括：
配置单元，用于配置PCI-E设备的PCI-E内存的地址信息，以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中；
控制单元，用于控制CPU访问所述PCI-E内存中存储的所述数据，以使所述CPU对该数据进行处理。
本发明另一方面提供了一种PCI-E总线系统，包括PCI-E内存和上述数据处理装置，所述PCI-E内存用于存储所述PCI-E设备接收到的数据。
本发明另一方面提供了一种服务器，包括CPU和上述PCI-E总线系统，所述CPU用于访问所述PCI-E内存中存储的所述数据，并对该数据进行处理。
由上述技术方案可知，本发明实施例通过配置PCI-E设备的PCI-E内存的地址信息，使得在上述PCI-E设备将接收到的数据存储到上述PCI-E内存中之后，能够控制CPU访问上述PCI-E内存中存储的上述数据，能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽，以及占用其他CPU访问对应的内存的总线的问题，从而提高了CPU的利用率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的数据处理方法的流程示意图；
图2为图1对应的实施例涉及的PCI-E总线系统的结构示意图；
图3为本发明另一实施例提供的数据处理装置的结构示意图；
图4为本发明另一实施例提供的数据处理装置的结构示意图；
图5为本发明另一实施例提供的PCI-E总线系统的结构示意图；
图6为本发明另一实施例提供的服务器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明一实施例提供的数据处理方法的流程示意图，如图1所示，本实施例的数据处理方法可以包括：
101、配置PCI-E设备的PCI-E内存的地址信息，以使上述PCI-E设备将接收到的数据存储到上述PCI-E内存中；
102、控制CPU访问上述PCI-E内存中存储的上述数据，以使上述CPU对该数据进行处理。
其中，上述101～102的执行主体可以为操作系统。
进一步地，在102之前，操作系统还可以通过预先指定的CPU(例如：主CPU)访问上述PCI-E内存中存储的数据，确定需要访问该数据的CPU。具体确定方法可以参见现有技术中的相关内容，此处不再赘述。
可选地，102中，具体可以控制确定的上述CPU根据上述PCI-E内存的地址信息，访问上述PCI-E内存中存储的上述数据。
可选地，102中，具体可以将上述PCI-E内存中存储的上述数据拷贝到确定的上述CPU的内存中，并控制该CPU访问该CPU的内存中存储的上述数据。
其中，可选地，上述PCI-E内存可以位于PCI-E总线内，即PCI-E内存可以设置在转换组件(Switch)之前。可选地，上述PCI-E内存还可以与PCI-E总线连接，即PCI-E内存可以与PCI-E设备类似，在转换组件(Switch)之后，通过总线与CPU进行连接。
本实施例中，通过配置PCI-E设备的PCI-E内存的地址信息，使得在上述PCI-E设备将接收到的数据存储到上述PCI-E内存中之后，能够控制CPU访问上述PCI-E内存中存储的上述数据，能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽，以及占用其他CPU访问对应的内存的总线的问题，从而提高了CPU的利用率。
为使得本发明实施例提供的方法更加清楚，下面将以如图2所示的PCI-E总线系统作为举例。如图2所示的PCI-E总线系统中，CPU1通过快速通道互联(Quick Path Interconnect，简称QPI)总线与CPU2连接，CP U1和CPU2通过QPI总线连接到输入输出中心(Input Output Hub，简称IOH)，IOH通过根组件(Root Complex)连接到转换组件(Switch)，该转换组件(Switch)连接PCI-E设备1、PCI-E设备2和PCI-E内存。首先，运行在CP U1和CPU2上的操作系统配置PCI-E设备1和PCI-E设备2的PCI-E内存的地址信息，以使PCI-E设备1或PCI-E设备2将接收到的数据存储到上述PCI-E内存中。然后，操作系统则控制CP U1访问上述PCI-E内存中存储的上述数据，以使CPU1对该数据进行处理。CPU1在访问上述PCI-E内存中存储的上述数据的同时，CPU1还可以进一步通过CPU1与CPU2之间的QPI总线传递信息，CPU1访问上述PCI-E内存中存储的上述数据并没有占用CPU1与CPU2之间的QPI总线的带宽；另外，CPU1在访问上述PCI-E内存中存储的上述数据的同时，CPU2还可以访问其对应的内存中存储的其他数据，从而提高了CPU1和CPU2的利用率。
需要说明的是：对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
图3为本发明另一实施例提供的数据处理装置的结构示意图，如图3所示，本实施例的数据处理装置3可以包括配置单元31和控制单元32。其中，配置单元31用于配置PCI-E设备的PCI-E内存的地址信息，以使上述PCI-E设备将接收到的数据存储到上述PCI-E内存中；控制单元32用于控制CPU访问上述PCI-E内存中存储的上述数据，以使上述CPU对该数据进行处理。
上述图1对应的实施例中的方法可以由本实施例提供的数据处理装置实现。
进一步地，如图4所示，本实施例的数据处理装置4还可以进一步包括确定单元41，用于通过预先指定的CPU访问上述PCI-E内存中存储的上述数据，确定需要访问该数据的CPU，以供控制单元32控制确定单元41确定的上述CPU访问上述PCI-E内存中存储的上述数据。
可选地，本实施例中的控制单元42具体可以控制上述CPU根据上述PCI-E内存的地址信息，访问上述PCI-E内存中存储的上述数据。
可选地，本实施例中的控制单元42具体还可以将上述PCI-E内存中存储的上述数据拷贝到上述CPU的内存中，并控制上述CPU访问该CPU的内存中存储的上述数据。
其中，可选地，上述PCI-E内存可以位于PCI-E总线内，即PCI-E内存可以设置在转换组件(Switch)之前。可选地，上述PCI-E内存还可以与PCI-E总线连接，即PCI-E内存可以与PCI-E设备类似，在转换组件(Switch)之后，通过总线与CPU进行连接。
本实施例中，通过配置单元配置PCI-E设备的PCI-E内存的地址信息，使得在上述PCI-E设备将接收到的数据存储到上述PCI-E内存中之后，控制单元能够控制CPU访问上述PCI-E内存中存储的上述数据，能够避免现有技术中由于PCI-E设备将接收到的数据存储到其他CPU的内存中而导致的访问PCI-E设备接收到的数据时会占用与其他CPU之间总线的部分带宽，以及占用其他CPU访问对应的内存的总线的问题，从而提高了CPU的利用率。
图5为本发明另一实施例提供的PCI-E总线系统5的结构示意图，如图5所示，本实施例的PCI-E总线系统可以包括PCI-E内存51和图3或图4对应的实施例提供的数据处理装置52，PCI-E内存51用于存储所述PCI-E设备接收到的数据。
图6为本发明另一实施例提供的服务器6的结构示意图，如图6所示，本实施例的服务器可以包括CPU61和图5对应的实施例提供的PCI-E总线系统62，CPU61用于访问所述PCI-E内存中存储的所述数据，并对该数据进行处理。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种数据处理方法，其特征在于，包括：
配置PCI-E设备的PCI-E内存的地址信息，以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中；
控制CPU访问所述PCI-E内存中存储的所述数据，以使所述CPU对该数据进行处理。
2.根据权利要求1所述的方法，其特征在于，
所述控制CPU访问所述PCI-E内存中存储的所述数据，以使所述CPU对该数据进行处理，之前还包括：
通过预先指定的CPU访问所述PCI-E内存中存储的所述数据，确定需要访问该数据的CPU。
3.根据权利要求1或2所述的方法，其特征在于，所述控制CPU访问所述PCI-E内存中存储的所述数据，包括：
控制所述CPU根据所述PCI-E内存的地址信息，访问所述PCI-E内存中存储的所述数据；或者
将所述PCI-E内存中存储的所述数据拷贝到所述CPU的内存中，并控制所述CPU访问该CPU的内存中存储的所述数据。
4.根据权利要求1至3任一权利要求所述的方法，其特征在于，所述PCI-E内存位于PCI-E总线内或者与PCI-E总线连接。
5.一种数据处理装置，其特征在于，包括：
配置单元，用于配置PCI-E设备的PCI-E内存的地址信息，以使所述PCI-E设备将接收到的数据存储到所述PCI-E内存中；
控制单元，用于控制CPU访问所述PCI-E内存中存储的所述数据，以使所述CPU对该数据进行处理。
6.根据权利要求5所述的装置，其特征在于，还包括确定单元，用于
通过预先指定的CPU访问所述PCI-E内存中存储的所述数据，确定需要访问该数据的CPU，以供所述控制单元控制所述CPU访问所述PCI-E内存中存储的所述数据。
7.根据权利要求5或6所述的装置，其特征在于，所述控制单元具体用于
控制所述CPU根据所述PCI-E内存的地址信息，访问所述PCI-E内存中存储的所述数据；或者
将所述PCI-E内存中存储的所述数据拷贝到所述CPU的内存中，并控制所述CPU访问该CPU的内存中存储的所述数据。
8.根据权利要求5至7任一权利要求所述的装置，其特征在于，所述PCI-E内存位于PCI-E总线内或者与PCI-E总线连接。
9.一种PCI-E总线系统，其特征在于，包括PCI-E内存和权利要求5至8任一权利要求所述的数据处理装置，所述PCI-E内存用于存储所述PCI-E设备接收到的数据。
10.一种服务器，其特征在于，包括CPU和权利要求9所述的PCI-E总线系统，所述CPU用于访问所述PCI-E内存中存储的所述数据，并对该数据进行处理。
CN201110185059.9A 2011-07-04 2011-07-04 数据处理方法及装置、pci-e总线系统、服务器 Active CN102393838B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110185059.9A CN102393838B (zh) 2011-07-04 2011-07-04 数据处理方法及装置、pci-e总线系统、服务器
PCT/CN2011/083754 WO2012103768A1 (zh) 2011-07-04 2011-12-09 数据处理方法及装置、pci-e总线系统、服务器
EP11857907.7A EP2620876B1 (en) 2011-07-04 2011-12-09 Method and apparatus for data processing, pci-e bus system and server
US13/871,596 US20130238871A1 (en) 2011-07-04 2013-04-26 Data processing method and apparatus, pci-e bus system, and server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110185059.9A CN102393838B (zh) 2011-07-04 2011-07-04 数据处理方法及装置、pci-e总线系统、服务器

Publications (2)

Publication Number Publication Date
CN102393838A true CN102393838A (zh) 2012-03-28
CN102393838B CN102393838B (zh) 2015-03-11

Family

ID=45861166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110185059.9A Active CN102393838B (zh) 2011-07-04 2011-07-04 数据处理方法及装置、pci-e总线系统、服务器

Country Status (4)

Country Link
US (1) US20130238871A1 (zh)
EP (1) EP2620876B1 (zh)
CN (1) CN102393838B (zh)
WO (1) WO2012103768A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183684A (zh) * 2015-09-09 2015-12-23 成都思鸿维科技有限责任公司 数据处理装置、方法及系统
WO2017071667A1 (zh) * 2015-10-30 2017-05-04 新华三技术有限公司 报文转发

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104484021A (zh) * 2014-12-23 2015-04-01 浪潮电子信息产业股份有限公司 一种可扩展内存的服务器系统
CN109154791B (zh) * 2017-02-24 2021-08-20 京瓷办公信息系统株式会社 移动体的往复机构、清扫机构、光扫描装置及图像形成装置
WO2019159716A1 (ja) * 2018-02-14 2019-08-22 日立オートモティブシステムズ株式会社 電子制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
WO2010033375A2 (en) * 2008-09-22 2010-03-25 Micron Technology, Inc. Sata mass storage device emulation on a pcie interface
CN101799795A (zh) * 2009-12-30 2010-08-11 北京龙芯中科技术服务中心有限公司 一种1553b总线监控器及具有该监控器的总线系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398427B2 (en) * 2004-07-08 2008-07-08 International Business Machines Corporation Isolation of input/output adapter error domains
US7643495B2 (en) * 2005-04-18 2010-01-05 Cisco Technology, Inc. PCI express switch with encryption and queues for performance enhancement
US8103993B2 (en) * 2006-05-24 2012-01-24 International Business Machines Corporation Structure for dynamically allocating lanes to a plurality of PCI express connectors
JP4992296B2 (ja) * 2006-05-30 2012-08-08 株式会社日立製作所 転送処理装置
CN101178697B (zh) * 2007-12-12 2011-08-03 杭州华三通信技术有限公司 一种pcie设备通信方法及系统
US8850159B2 (en) * 2008-04-29 2014-09-30 Broadcom Corporation Method and system for latency optimized ATS usage
CN101281453B (zh) * 2008-05-13 2010-10-27 华为技术有限公司 存储设备级联方法、存储系统及存储设备
CN101639930B (zh) * 2008-08-01 2012-07-04 辉达公司 一连串绘图处理器处理绘图数据的方法及系统
JP5516411B2 (ja) * 2008-10-29 2014-06-11 日本電気株式会社 情報処理システム
JP5281942B2 (ja) * 2009-03-26 2013-09-04 株式会社日立製作所 計算機およびその障害処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
WO2010033375A2 (en) * 2008-09-22 2010-03-25 Micron Technology, Inc. Sata mass storage device emulation on a pcie interface
CN101799795A (zh) * 2009-12-30 2010-08-11 北京龙芯中科技术服务中心有限公司 一种1553b总线监控器及具有该监控器的总线系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183684A (zh) * 2015-09-09 2015-12-23 成都思鸿维科技有限责任公司 数据处理装置、方法及系统
CN105183684B (zh) * 2015-09-09 2019-01-25 成都思鸿维科技有限责任公司 数据处理装置、方法及系统
WO2017071667A1 (zh) * 2015-10-30 2017-05-04 新华三技术有限公司 报文转发
CN106713183A (zh) * 2015-10-30 2017-05-24 新华三技术有限公司 网络设备的接口板以及该网络设备和报文转发方法
US10430364B2 (en) 2015-10-30 2019-10-01 New H3C Technologies Co., Ltd. Packet forwarding
CN106713183B (zh) * 2015-10-30 2020-03-17 新华三技术有限公司 网络设备的接口板以及该网络设备和报文转发方法

Also Published As

Publication number Publication date
EP2620876A1 (en) 2013-07-31
EP2620876A4 (en) 2014-11-05
US20130238871A1 (en) 2013-09-12
EP2620876B1 (en) 2018-01-24
WO2012103768A1 (zh) 2012-08-09
CN102393838B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN106557340B (zh) 一种配置方法及装置
CN101615106B (zh) 用于虚拟化sas存储适配器的方法和系统
CN103890728A (zh) 虚拟机热迁移的方法和服务器
CN104202197A (zh) 设备管理的方法和装置
CN102388357B (zh) 访问存储设备的方法及系统
CN104603739A (zh) 对并行存储的块级访问
CN105446657B (zh) 一种监控raid卡的方法
CN104407933A (zh) 一种数据的备份方法及装置
CN103180817A (zh) 存储扩展装置及服务器
CN102393838A (zh) 数据处理方法及装置、pci-e总线系统、服务器
CN103034295A (zh) 输入输出能力增强的可重构微服务器
CN103649923A (zh) 一种numa系统内存镜像配置方法、解除方法、系统和主节点
CN104424122A (zh) 一种电子设备及内存划分方法
CN111984557A (zh) 数据处理方法、装置和系统
CN104424145A (zh) 一种电子设备及数据传输方法
CN104951239A (zh) 高速缓存驱动器、主机总线适配器及其使用的方法
CN103530254A (zh) 多节点系统的外部设备互联枚举方法和装置
CN102520982A (zh) 节点热插拔的方法及装置
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
CN106354435A (zh) Raid初始化的方法及装置
CN104216834A (zh) 一种内存访问的方法、缓冲调度器和内存模块
CN101788888A (zh) 一种实现目标端驱动的方法及该目标端驱动
CN106708445A (zh) 链路选择方法及装置
KR101147186B1 (ko) 홈 저장 장치 및 소프트웨어
CN105808556A (zh) 一种数据库的操作方法及数据库引擎

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant