CN101799795A - 一种1553b总线监控器及具有该监控器的总线系统 - Google Patents

Abstract

本发明公开了一种1553B总线监控器，所述1553B总线监控器连接PCI总线的局部总线模块包括PCI主设备单元和PCI从设备单元；所述PCI主设备单元与所述PCI从设备单元共提供32位PCI接口，所述PCI从设备单元支持被动访问；所述PCI主设备实现直接内存传输，主动向中央处理器预分配的内存空间传输数据。本发明还公开了一种具有本发明1553B总线监控器的1553B总线系统。本发明采用了PCI接口设计的32位1553B总线监控器，可以方便的挂接到微处理器外部的PCI总线上，处理带宽为32位，集成DMA模块，能在CPU配置后自动发起数据传输，支持BURST传输模式，数据传输效率大大提高。

Description

一种1553B总线监控器及具有该监控器的总线系统

技术领域

本发明涉及一种1553B控制器，尤其与一种1553B总线监控器及具有该1553B总线监控器的1553B总线系统有关。

背景技术

1553B总线是MIL-STD-1553总线的简称，MIL-STD-1553总线的全称是飞机内部时分制命令/响应式多路复用数据总线。1553B数据总线标准是20世纪70年代由美国公布的一种串行多路数据总线标准，也就是设备间传输的协议。1553B总线能挂31个远置终端，它有三种终端类型：总线控制器(BC)、远程终端(RT)和总线监视器(BM)；信息格式有BC到RT、RT到BC、RT到RT、广播方式和系统控制方式；传输媒介为屏蔽双绞线，1553B总线耦合方式有直接耦合和变压器耦合；1553B总线为多冗余度总线型拓扑结构，具有双向传输特性，采用曼彻斯特码进行编码传输。MIL-STD-1553B数据总线实时性和可靠性高，广泛应用在当代的运输机和相当数量的民航客机以及军用飞机上，航天系统也广泛的应用这一总线。

1553B总线系统用的是指令/响应型通信协议，工作频率是1Mbps～10Mbps，采用曼彻斯特II码，半双工工作方式。该总线有10种消息格式。每个消息至少包含2个字，每个字有16个消息位，1个奇偶校验位和3个位长的同步头，所有的消息字都采用曼彻斯特II码构成。

现有技术中，1553B总线系统主要由3部分组成：总线控制器BC(总线上唯一被安排为执行建立和启动数据传输任务的终端)；远程终端RT(用户子系统到数据总线上的接口，在BC的控制下提取数据或吸收数据)；数据总线监控器BM(监控总线上的信息传输，以完成对总线上的数据源进行记录和分析，本身不参与总线的通信)。

PCI外设组件互连标准(Peripheral Component Interconnect)，是计算机外设常用的总线。最早由英特尔(Intel)公司1991年推出，系用于定义计算机局部总线的标准。早期PCI总线工作在33MHz频率之下，传输带宽达到133MB/s(33MHz*32bit/s)，后来又实现了总线频率66MHz，传输带宽达到266MB/s，1993年又提出了64bit的PCI-X总线，PCI/PCI-X总线目前在PC机和服务器上被广泛采用。

DMA(Direct Memory Access，直接内存访问)数据传输模式，是一种不经过CPU而直接从内存存取数据的数据交换模式。PIO模式下硬盘和内存之间的数据传输是由CPU来控制的；而在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了CPU资源占有率。DMA模式与PIO模式的区别就在于，DMA模式不过分依赖CPU，可以大大节省系统资源，二者在传输速度上的差异并不十分明显。DMA模式又可以分为Single-Word DMA(单字节DMA)和Multi-Word DMA(多字节DMA)两种。DMA传送方式的优先级高于程序中断，两者的区别主要表现在对CPU的干扰程度不同。中断请求不但使CPU停下来，而且要CPU执行中断服务程序为中断请求服务，这个请求包括了对断点和现场的处理以及CPU与外设的传送，所以CPU付出了很多的代价；DMA请求仅仅使CPU暂停一下，不需要对断点和现场的处理，并且是由DMA控制外设与主存之间的数据传送，无需CPU的干预，DMA只是借用了一点CPU的时间而已。

DMA主要由硬件来实现，此时高速外设和内存之间进行数据交换不通过CPU的控制，而是利用系统总线。DMA方式是I/O系统与主机交换数据的主要方式之一。

然而，现有的1553B总线却不支持数据的DMA传输。

现有技术的1553B总线监控器，通常采用16位接口，仅能作为从设备挂接到微处理器外部某总线接口，不支持数据的DMA传输，数据传输依赖于CPU干预，传输效率较低，如DDC公司的61580芯片，连接到16位数据宽度的主机上，数据和地址分开寻址，主控制器仅能通过主动的IO读写指令实现对CAN总线控制器的访问。

综上，现有技术的16位1553B MT控制器，不易挂接到微处理器外部的PCI总线上，处理带宽局限在16为，也不能集成具有良好特性的DMA模块，不能在CPU配置后自动发起数据传输，也支持BURST传输模式，数据传输效率收到很大限制。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种32位PCI接口的1553B总线监控器。

本发明的另一个目的在于提供一种具有本发明1553B总线监控器的1553B总线系统。

为实现该目的，本发明的技术方案如下：

一种1553B总线监控器，所述1553B总线监控器连接PCI总线的局部总线模块包括PCI主设备单元和PCI从设备单元；所述PCI主设备单元与所述PCI从设备单元共提供32位PCI接口，所述PCI从设备单元支持被动访问；所述PCI主设备实现直接内存传输，主动向中央处理器预分配的内存空间传输数据。

本发明的1553B总线监控器，优选的，所述1553B总线监控器内置DMA引擎，设置好所述DMA引擎对应的DMA寄存器后，自动实现数据传输。

本发明的1553B总线监控器，更优选的，所述数据传输结束后，通过中断报告所述DMA引擎的所述数据传输结果，或所述中央处理器通过查询方式获知所述DMA引擎的所述数据传输状态。

本发明的1553B总线监控器，优选的，所述1553B总线监控器还包括核心管理模块、读缓存和1553B总线接口模块；

所述核心管理模块，通过所述PCI从设备单元与所述中央处理器进行通信，在所述中央处理器的配置下，实现对所述1553B总线监控器的管理；所述DMA引擎，在所述核心管理模块配置下工作。

本发明的1553B总线监控器，优选的，所述1553B总线接口模块包括用于对所述1553B总线两个通道分别进行监听的两个1553B通道协议解析单元，该两个1553B通道协议解析单元与所述核心管理模块、所述读缓存之间耦接有多路选择器。

本发明的1553B总线监控器，优选的，所述1553B总线监控器自动区分命令字、数据字与状态字，并对所述命令字进行解析以选择接收该命令所对应的消息。

本发明的1553B总线监控器，优选的，所述多路选择器、所述读缓存、所述局部总线接口与所述PCI接口，集成于一个FPGA逻辑模块。

本发明的1553B总线监控器，还优选的，所述读缓存采用长度4Kx32b宽度的先入先出队列。

本发明的1553B总线系统，具有本发明的1553B总线监控器。

本发明的1553B总线监控器及具有该总线监控器的1553B总线系统，采用了PCI接口设计的32位1553B MT控制器，可以方便的挂接到微处理器外部的PCI总线上，处理带宽为32位，集成DMA模块，能在CPU配置后自动发起数据传输，支持BURST传输模式，数据传输效率大大提高。相比于现有技术，具有如下有益效果：

1、本发明的1553B总线监控器及具有该总线监控器的1553B总线系统，能够支持PCI接口，能够方便的连接到PCI或PCIX总线系统上。

2、本发明的1553B总线监控器及具有该总线监控器的1553B总线系统，所述PCI接口采用32位接口，不仅支持兼容传统的16位访问方式，更能利用32位访问的有效带宽，数据读写效率较之传统的16位传输模式提升两倍。

3、本发明的1553B总线监控器，集成了DMA功能，实现了DMA模式的数据传输，控制器在中央处理器的设置下，能够实现对从起始地址向目标地址自动传输指定长度的数据，传输过程无需中央处理器的干预，不仅提高了数据传输速度，而且降低了中央处理器的占用率。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明优选实施例的1553B总线监控器的框架结构图。

图2为本发明优选实施例的1553B总线监控器的数据流图。

具体实施方式

下面将结合附图及优选实施例对本发明作进一步说明。

本发明的1553B总线系统，主要由3部分组成：总线控制器(BC)，总线上唯一被安排为执行建立和启动数据传输任务的终端；远程终端(RT)，用户子系统到数据总线上的接口，在总线控制器的控制下提取数据或吸收数据；本发明的1553B总线监控器(BM、或称数据总线监控器)，用于监控总线上的信息传输，以完成对总线上的数据源进行记录和分析，本身不参与总线的通信)

本发明实施例的1553B总线系统，具有本发明实施例的1553B总线监控器。

本发明的32位PCI接口的1553B总线监控器，设计目标是监听总线上传输的消息并将这些消息有选择性的存储下来，以进行对总线上数据源的记录和分析。本发明的32位PCI接口的1553B总线监控器，是一种能够自动识别1553B总线消息，并以消息为单位进行存储的总线监视器。总线监控器上层的软件可以通过分析这些原始数据得知总线的运行情况。

本发明的32位PCI接口的1553B总线监控器，具备以下几个功能：

1、对1553B两个通道进行监听；

2、自动区分命令字、数据字和状态字；

3、选择接收：对命令字进行解析并决定是否接收这一命令所对应的消息；

4、接收并存储MIL_STD_1553B标准中规定的10种格式的消息；

5、通过向主机发出中断信号，通知所述主机读取缓存的数据。

6、双缓存机制保证主机与总线监控器(BM)访问数据时不冲突。

如图1和图2所示，本发明的1553B总线监控器，内部设计了PCI主设备和PCI从设备两个单元，不仅能支持传统的被动访问，也能在中央处理器的设置下，作为主设备直接将数据传送到系统指定地址，此外，控制内置DMA引擎，能够在设置好其对应的DMA寄存器后，无需中央处理器的支持，自动实现数据传输，传输结束后通过中断报告DMA传输结果，CPU也可通过查询方式获知DMA传输状态，降低了对中央处理器的占用率。1553B总线监控器的核心模块为命令控制寄存器堆文件/核心管理模块，该模块通过PCI从设备单元与中央处理器进行通信，在中央处理器(CPU)的配置下，实现对整个1553B总线监控器的管理。

如图1和图2所示，本发明优选实施例的1553B总线监控器，包括局部总线接口模块、核心管理模块、DMA引擎单元、读缓存和1553B总线接口模块。

下面依次分别介绍各模块的组成及功能。

局部总线接口模块，也可称为PCI协议解析模块，是1553B总线监控器与PCI总线的连接端，即PCI2LocalBus接口部分，包括PCI主设备单元和PCI从设备单元；PCI主设备单元与PCI从设备单元共同提供了32位PCI接口，因此，本发明的1553B总线监控器，又可称为32位PCI接口的1553B总线监控器。PCI从设备单元作为对传统的1553B总线监控器的兼容设计，可接受CPU的配置命令，数据读写请求及CPU发起的数据传输通路，即读写数据操作；PCI主设备模块作为系统的增强部分，能够实现直接内存传输，主动向CPU预分配的内存空间传输数据，支持Burst传输模式，从而降低CPU的负荷，提升系统的传输性能。PCI主设备模块的直接内存传输的性能，为集成DMA模块提供了可能。

核心管理模块，也可称为命令状态寄存器堆文件，其采用寄存器堆结构。该模块可以通过PCI从设备被CPU访问和配置，系统上电后，CPU会发出配置序列命令，将核心管理单元的模式/命令等寄存器设置到正确的状态。1553B总线监控器收到1553B总线传输数据后，会按照预先设置的中断模式发起中断，CPU收到中断后，查询控制器的中断寄存器，判断是否是1553B总线监控器的中断，如是，则调用中断处理程序并清中断，如不是，则退出中断例程。

DMA引擎单元，在命令状态寄存器堆文件配置下工作，启动DMA需要设置好源地址/目标地址/和数据长度，对于读缓存而言，缺省的源地址即FIFO出口，缺省的数据长度为fifo的数据条数。启动DMA操作后，DMA引擎单元生产总线地址，从读缓存中获得数据并放置到PCI总线上(通过PCI主设备单元实现)。

读缓存，即数据缓冲区、接收队列，优选的，采用长度4Kx32b宽度的先入先出队列(FIFO)。

所述1553B总线接口模块，包括用于对所述1553B总线两个通道分别进行监听的两个1553B通道协议解析单元，即1553B通道1协议解析单元和1553B通道2协议解析单元，如图1所示，该两个1553B通道协议解析单元与所述核心管理模块、所述读缓存之间耦接有多路选择器。

多路选择器是数据选择器的别称。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。有4选1数据选择器、8选1数据选择器、16选1数据选择器等之分。多路选择器还包括总线的多路选择，模拟信号的多路选择等，相应的器件也有不同的特性和使用方法。

如图2所示，所述多路选择器、所述读缓存、所述局部总线接口与所述PCI接口，集成于一个FPGA逻辑模块。

上面介绍了本发明实施例的1553B总线监控器的结构及功能。下面介绍它的工作流程，主要介绍读取1553B总线数据以及DMA引擎的数据传输这两种典型操作流程。

传统方式读取1553B总线收到数据，共分为以下五个步骤：

步骤1：通过PCI接口，进行系统初始化，CPU设置控制器参数；但是，该系统初始化并非每次数据传输都要进行。

步骤2：通过PCI接口，查询32位1553B总线监控器的工作状态，1553B总线协议解析单元启动准备接收数据；

步骤3：1553B总线监控到有总线数据传输后，记录数据，设置对应的命令/状态寄存器值；

步骤4：接收操作完成后，1553B总线监控器发送监听到有数据传输的中断信号(系统可根据设置中断使能和中断屏蔽2个配置寄存器，开启或关闭特定类型的中断信号)；CPU也可以采用主动查询的方式来获知数据接收状态；

步骤5：CPU收到中断或主动查询到已有1553B接收数据后，CPU执行I/O读指令将数据传送到预定的存储空间上。

相比于上述的传统方式的读取步骤，DMA引擎读取1553B总线数据，对于1553B通道协议解析单元，工作原理与传统方式读取相同，与传统读取方案相比，系统的PCI设备单元共分为以下六个步骤，但前面4个步骤与传统方式的读取步骤是相同的。

步骤1：通过PCI接口，进行系统初始化，CPU设置控制器参数；(系统初始化并非每次传输都要进行。)

步骤2：1553B总线监控器的协议解析单元启动接受数据，查询1553B总线数据监控器的工作状态；1553B总线数据监控器接收数据后，设置对应的命令/状态寄存器值；

步骤3：接收操作完成后，系统可根据配置发送中断信号；CPU也可以采用主动查询的方式来获知接收状态；

步骤4：配置DMA寄存器，包括源地址(可以固定到接收buffer的读指针位置)、目标地址(用户开辟的缓存)；数据长度；DMA模式/配置命令寄存器；

步骤5，进行消息发送；DMA引擎主动传输“数据长度”的从源地址到目标地址的内容Copy；

步骤6：数据传输完成后，系统可根据配置发送中断信号；CPU也可以采用主动查询的方式来获知接收状态；

由以上对本发明实施例的介绍可知，本发明的32位PCI接口的1553B总线监控器，由于内部设计了PCI主设备和从设备2个模块，不仅能支持传统的被动访问，也能在中央处理器的设置下，作为主设备直接将数据传送到系统指定地址，同时，设计了DMA模块，能脱离中央处理器的干预下，自动实现数据传输，因而降低了对中央处理器的占用率，提高了数据传输效率。

本发明的1553B总线监控器，已经在Altera的CycloneII系列器件EP2C35F672I8上实现。

以上所述的仅为本发明的较佳可行实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种1553B总线监控器，其特征在于，所述1553B总线监控器连接PCI总线的局部总线模块包括PCI主设备单元和PCI从设备单元；所述PCI主设备单元与所述PCI从设备单元提供32位PCI接口，所述PCI从设备单元支持被动访问；所述PCI主设备实现直接内存传输，主动向中央处理器预分配的内存空间传输数据。

2.如权利要求1所述的1553B总线监控器，其特征在于，所述1553B总线监控器内置DMA引擎，设置好所述DMA引擎对应的DMA寄存器后，自动实现数据传输。

3.如权利要求2所述的1553B总线监控器，其特征在于，所述数据传输结束后，通过中断报告所述DMA引擎的所述数据传输的结果，或所述中央处理器通过查询方式获知所述DMA引擎的所述数据传输的状态。

4.如权利要求2所述的1553B总线监控器，其特征在于，所述1553B总线监控器还包括核心管理模块、读缓存和1553B总线接口模块；

所述核心管理模块，通过所述PCI从设备单元与所述中央处理器进行通信，在所述中央处理器的配置下，实现对所述1553B总线监控器的管理；所述DMA引擎，在所述核心管理模块配置下工作。

5.如权利要求4所述的1553B总线监控器，其特征在于，所述1553B总线接口模块包括用于对所述1553B总线两个通道分别进行监听的两个1553B通道协议解析单元，该两个1553B通道协议解析单元与所述核心管理模块、所述读缓存之间耦接有多路选择器。

6.如权利要求1所述的1553B总线监控器，其特征在于，所述1553B总线监控器自动区分命令字、数据字与状态字，并对所述命令字进行解析以选择接收该命令所对应的消息。

7.如权利要求5所述的1553B总线监控器，其特征在于，所述多路选择器、所述读缓存、所述局部总线接口与所述PCI接口，集成于一个FPGA逻辑模块。

8.一种1553B总线系统，其特征在于，所述1553B总线系统具有权利要求1-7任一所述的1553B总线监控器。

9.如权利要求8所述的1553B总线系统，其特征在于，所述1553B总线系统还包括总线控制器和远程终端。

Images