CN104615568A - 一种GJB289总线接口SoC体系结构 - Google Patents
一种GJB289总线接口SoC体系结构 Download PDFInfo
- Publication number
- CN104615568A CN104615568A CN201410752443.6A CN201410752443A CN104615568A CN 104615568 A CN104615568 A CN 104615568A CN 201410752443 A CN201410752443 A CN 201410752443A CN 104615568 A CN104615568 A CN 104615568A
- Authority
- CN
- China
- Prior art keywords
- module
- bus
- gjb289
- interface
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明涉及计算机硬件技术领域,尤其涉及一种GJB289总线接口SoC体系结构设计。该GJB289总线接口SoC体系结构包括主机接口模块、GJB289总线协议处理模块、通用平台模块、时钟复位控制模块;主机接口模块、GJB289总线协议处理模块和时钟复位控制模块均与通用平台模块连接;GJB289总线协议处理模块通过1553总线收发器与1553总线连接,1553总线收发器与1553总线之间设置有双通道。该体系结构满足了应用对基于GJB289标准的高性能、智能化、通用化和小型化的通信处理芯片的需求。
Description
技术领域
本发明涉及计算机硬件技术领域,尤其涉及一种GJB289总线接口SoC的体系结构。
背景技术
GJB289A-97(数字式时分制指令/响应型多路传输数据总线)是经国防科学技术工业委员会批准的面向工业和军事应用需求的电子系统标准总线,具有强实时性、高可靠性和灵活性,广泛地应用于军事、工业和科技领域,从大型运输舰、空间补给站、各种飞机、直升机都有其应用。
GJB289总线实际应用时必须依靠接口电路才能实现相应功能,通常的GJB289总线接口芯片或者具备BC/RT功能,或者具备MT功能,且以ASIC的形式出现。国内未见以SoC形式实现且同时具备BC/RT功能和MT功能的智能化、通用化和小型化GJB289总线接口芯片。
发明内容
为了解决背景技术中存在的问题,本发明提供一种GJB289总线接口SoC体系结构,提供一种能够有效支持GJB289总线协议处理的SoC体系结构,从而实现基于GJB289总线的数据通信。
本发明的技术解决方案是:
该GJB289总线接口SoC体系结构包括用于向主机提供数据通讯通道的主机接口模块,用于实现GJB289总线协议功能的GJB289总线协议处理模块,用于集成并实现系统常用功能的通用平台模块,用于实现内部时钟和复位控制的时钟复位控制模块;所述主机接口模块、GJB289总线协议处理模块和时钟复位控制模块均与通用平台模块连接;所述GJB289总线协议处理模块通过1553总线收发器与1553总线连接,1553总线收发器与1553总线之间设置有双通道。
上述主机接口模块包括PCI主设备接口模块、PCI从设备接口模块、异步总线接口模块和子系统主机接口模式控制单元;所述子系统主机接口模式控制单元一端分别与PCI主设备接口模块、PCI从设备接口模块和异步总线接口模块一端连接,子系统主机接口模式控制单元另一端与子系统主机接口连接;所述PCI主设备接口模块、PCI从设备接口模块和异步总线接口模块另一端与通用平台模块连接。
上述通用平台模块包括PPC460处理器模块、PLBCrossbar仲裁器模块、向量中断控制器模块、片内存储器控制器模块、片内SRAM模块、PLB2OPB桥模块、OPB仲裁器模块、以太网媒体访问控制模块、串行设备控制器模块、外部总线控制器模块、GPIO模块、定时计数器模块、看门狗模块和实时时钟模块;所述PPC460处理器模块、片内存储器控制器模块、PLB2OPB桥模块、以太网媒体访问控制模块与PLBCrossbar仲裁器模块相连,向量中断控制器模块与PPC460处理器模块相连,OPB仲裁器模块与PLB2OPB桥模块相连,串行设备控制器模块、外部总线控制器模块、GPIO模块、定时计数器模块、看门狗模块、实时时钟模块构成与OPB仲裁器模块相连。
上述GJB289总线协议功能包括总线控制器功能、远程终端功能、监控终端功能,总线命令和数据的存储功能。
上述GJB289总线协议处理模块包括局部总线访问控制单元、1553BC/RT模块、1553MT模块、双口存储器模块、实时时钟模块、看门狗模块和递减计数器模块;所述实时时钟模块、看门狗模块和递减计数器模块共同构成一个集成模块,所述1553BC/RT模块、1553MT模块、双口存储器模块和集成模块均与局部总线访问控制单元一端连接,局部总线访问控制单元另一端与通用平台模块连接;所述1553BC/RT模块和1553MT模块分别与集成模块和1553总线收发器连接;所述双口存储器模块还与1553MT模块连接。
上述PCI主设备接口模块、PCI从设备接口模块和异步总线接口模块另一端与通用平台模块中的PLBCrossbar仲裁器模块连接。
上述局部总线访问控制单元另一端与通用平台模块中的PLBCrossbar仲裁器模块连接。
本发明的优点在于:
本发明GJB289总线接口SoC根据系统应用需求,结合总线自身的特点,提供一种既能够满足GJB289总线协议BC/RT功能要求,又能够满足GJB289总线协议MT功能要求;既能作为从设备被主机控制和访问,又能够作为主机访问和控制外部从设备;同时具备GJB289总线高可靠性、强实时性,以及与外部I/O设备和存储设备直接相连的能力要求的SoC体系结构,从而实现满足GJB289总线实际应用的产品。
附图说明
图1是本发明ARINC659总线协议处理芯片的架构框图。
具体实施方式
下面结合附图和具体实施例,对本发明的技术方案进行清楚、完整地表述。显然,所表述的实施例仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例,都属于本发明的保护范围。
如图1所示,该GJB289总线接口SoC体系结构包括为GJB289总线接口SoC与主机之间提供数据通讯通道的主机接口模块,集成了用于实现GJB289A-97中规定的BC/RT/MT功能的1553协议处理器模块,用于实现芯片内部时钟和复位控制的时钟复位控制模块,以及用于实现集成了实现系统常用功能的通用平台模块;其中,GJB289总线协议处理模块通过1553总线收发器与1553总线连接,1553总线收发器与1553总线之间设置有双通道,两个通道上均设置有变压器。
下面分别详细介绍各模块的具体结构及功能:
主机接口模块为GJB289总线接口SoC与主机之间提供数据通讯的通道,主机可以通过该接口对片内寄存器和双口存储器DPRAM进行读写操作。GJB289总线接口SoC也可以作为主设备通过该接口访问和控制外部从设备。该模块由以下子模块构成:
PCI主设备接口模块为实现片内PPC460处理器作为主设备访问片外PCI从设备的功能提供了接口和通路,包括地址译码、仲裁、时序控制等功能。
PCI从设备接口模块为实现片外PCI主设备访问片内功能模块寄存器和存储器提供了接口和通路,包括地址译码、数据缓冲和时序控制等功能。
异步总线接口模块为外部具有异步总线接口的主设备访问片内功能模块寄存器和存储器提供了接口和通路,包括地址译码和时序控制等功能。
子系统主机接口模式控制单元用于实现在PCI主/从接口和异步总线接口两种不同接口间进行选择的功能。包括控制寄存器逻辑、接口信号选通逻辑。
GJB289总线协议处理模块用于实现GJB289总线协议中规定的所有操作,包括总线控制器BC功能、远程终端RT功能和监控终端MT功能,以及总线命令和数据的存储功能,该模块由以下子模块构成:
局部总线接口控制模块负责与局部总线接口模块进行读写交互,实现PPC460处理器读写1553协议处理器内部寄存器,以及1553协议处理器读写DPRAM的功能。
1553BC/RT模块:总线控制器(BC)是基于命令块和内部可编程寄存器的结构,实现了命令块和命令块链表的数据收发控制机制。同时支持可编程的消息间隔、以及查询功能。
RT结构由一个RT描述块空间和主机可编程的内部寄存器组成。描述块包含和处理消息传递相关的可编程子地址参数。这些参数表明了如何进行相对应子地址的数据传输。每个子地址有一个接收描述块和发送描述块。描述块位于存储器并且按照子地址的顺序依次排列。通过使用描述块中的索引功能,1553可以缓冲收到的和发送的消息。
1553MT模块主要实现了总线命令和数据监控的功能。此模块以消息为单位进行总线监控,通过链表控制的形式,把总线消息存贮在DPRAM中供处理器分析处理。
64KB/32KB的双口存储器模块;GJB289总线接口SoC为BC/RT协议处理核和MT协议处理核分别配置了64KB和32KB的DPRAM。对BC/RT功能来说,该DPRAM用来建立命令块链表、描述块、发送或接收的数据、消息处理的状态信息;对MT功能来说,该DPRAM用来建立监控命令块链表、监控数据和相关状态信息。
实时时钟模块、看门狗模块和递减计数器模块:GJB289总线接口SoC内部的实时时钟模块、看门狗模块和递减计数器模块实现系统时钟同步、总线活动的监控与子系统工作模式控制、系统周期任务的调度与管理以及中断功能。
通用平台模块由以下子模块构成:
PPC460处理器有三个主要功能:首先PPC460处理器作为主设备通过PLB和OPB总线上的以太网接口,串口和EBC与外部的设备和存储器进行数据传输,方便的实现调试和数据交互功能。其次,通过执行用户应用程序和可编程中断的方式,PPC460处理器能够实现对1553协议处理器的编程,并通过内部寄存器和双口存储器空间进行通讯。最后,通过在子系统主机接口模块中的PCI主设备接口上连接各种功能的子卡,PPC460处理器能够作为子系统主机使用。
向量中断控制器模块是在多个中断源的系统中,按照编程的中断信号触发条件和极性,判断外部中断信号是否有效,并将有效的中断请求送到PPC460;当PPC460响应中断并进入中断子程序的处理过程后,向量中断控制器模块依然负责中断请求的管理,向PPC460发送中断请求。满足了不同的中断源与系统微处理器之间所有必需的控制、状态、和通信需要,提高了PPC460工作效率。提供GJB289总线接口SoC内部中断源与外部中断源到处理器中断的路由和控制。
PLBCrossbar仲裁器模块将通用平台中的PPC460处理器、接口电路、存储器、以及其它功能模块连接起来。PLBCrossbar仲裁器最多支持12个主设备,同时能够扩展出两条PLB总线用来连接快速从设备。
每条PLB总线还能够扩展出一条OPB总线用来连接慢速从设备。
片内存储器控制器模块是一个内部SRAM控制器,完成PLB总线和片上SRAM之间的数据通信。
片内SRAM模块连接在片内存储器控制器模块上,用来存储用户程序和数据。
PLB2OPB桥模块:当PLB总线需要扩展出OPB总线时,需要在PLB总线上连接PLB2OPB桥模块,该PLB2OPB桥模块再连接OPB仲裁器模块,慢速从设备连接在OPB仲裁器模块上。
OPB仲裁器模块用于实现连接慢速从设备的功能。
以太网媒体访问控制模块一端与PLB总线相连,一端与PHY相连。主要功能是完成以太网帧的发送和接收。其结合片上处理器和以太网协议栈嵌入式应用软件,完成发送数据帧的调度、接收数据帧的帧头分离、接收数据帧的数据部分校验和计算、UDP协议类型的提取,为片上处理器进行协议栈处理提供必要信息。
串行设备控制器模块对来自调制解调器或其它外部串口器件的数据进行串并转换,同时对主机或PPC460处理器发送给串口器件的数据进行并串转换,从而实现串行异步收/发器的功能。
外部总线控制器模块提供了一个灵活的外部存储器接口,支持ROM、SRAM、FLASH及其它具有SRAM访问接口的设备。
GPIO模块一边通过胶连逻辑接到OPB总线,另一边接到片外I/O设备。通过编程,GPIO可以控制16个IO引出端为输入或输出。
定时计数器模块、看门狗模块和实时时钟模块连接在OPB总线上,可实现不同精度的定时计数功能;能够向处理器发出中断;支持定时器禁止和中断屏蔽功能;能够提供包括年、月、日、时、分、秒等信息在内的实时时钟功能。
时钟复位控制模块接收来自片外晶振的时钟信号,并通过片内集成的PLL进行倍频或者分频,输出片内不同功能模块正常工作需要的时钟信号。另外,还能够接收来自硬件或者软件的复位信号,复位片内部分硬件逻辑或者整个芯片。
最后应说明的是,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种GJB289总线接口SoC体系结构,其特征在于:包括用于向主机提供数据通讯通道的主机接口模块,用于实现GJB289总线协议功能的GJB289总线协议处理模块,用于集成并实现系统常用功能的通用平台模块,用于实现内部时钟和复位控制的时钟复位控制模块;所述主机接口模块、GJB289总线协议处理模块和时钟复位控制模块均与通用平台模块连接;所述GJB289总线协议处理模块通过1553总线收发器与1553总线连接,1553总线收发器与1553总线之间设置有双通道。
2.根据权利要求1所述的GJB289总线接口SoC体系结构,其特征在于:所述主机接口模块包括PCI主设备接口模块、PCI从设备接口模块、异步总线接口模块和子系统主机接口模式控制单元;所述子系统主机接口模式控制单元一端分别与PCI主设备接口模块、PCI从设备接口模块和异步总线接口模块一端连接,子系统主机接口模式控制单元另一端与子系统主机接口连接;所述PCI主设备接口模块、PCI从设备接口模块和异步总线接口模块另一端与通用平台模块连接。
3.根据权利要求1所述的GJB289总线接口SoC体系结构,其特征在于:所述通用平台模块包括PPC460处理器模块、PLBCrossbar仲裁器模块、向量中断控制器模块、片内存储器控制器模块、片内SRAM模块、PLB2OPB桥模块、OPB仲裁器模块、以太网媒体访问控制模块、串行设备控制器模块、外部总线控制器模块、GPIO模块、定时计数器模块、看门狗模块和实时时钟模块;所述PPC460处理器模块、片内存储器控制器模块、PLB2OPB桥模块、以太网媒体访问控制模块与PLBCrossbar仲裁器模块相连,向量中断控制器模块与PPC460处理器模块相连,OPB仲裁器模块与PLB2OPB桥模块相连,串行设备控制器模块、外部总线控制器模块、GPIO模块、定时计数器模块、看门狗模块、实时时钟模块构成与OPB仲裁器模块相连。
4.根据权利要求1所述的GJB289总线接口SoC体系结构,其特征在于:所述GJB289总线协议功能包括总线控制器功能、远程终端功能、监控终端功能,总线命令和数据的存储功能。
5.根据权利要求2至4任一所述的GJB289总线接口SoC体系结构,其特征在于:所述GJB289总线协议处理模块包括局部总线访问控制单元、1553BC/RT模块、1553MT模块、双口存储器模块、实时时钟模块、看门狗模块和递减计数器模块;所述实时时钟模块、看门狗模块和递减计数器模块共同构成一个集成模块,所述1553BC/RT模块、1553MT模块、双口存储器模块和集成模块均与局部总线访问控制单元一端连接,局部总线访问控制单元另一端与通用平台模块连接;所述1553BC/RT模块和1553MT模块分别与集成模块和1553总线收发器连接;所述双口存储器模块还与1553MT模块连接。
6.根据权利要求5所述的GJB289总线接口SoC体系结构,其特征在于:所述PCI主设备接口模块、PCI从设备接口模块和异步总线接口模块另一端与通用平台模块中的PLBCrossbar仲裁器模块连接。
7.根据权利要求6所述的GJB289总线接口SoC体系结构,其特征在于:所述局部总线访问控制单元另一端与通用平台模块中的PLBCrossbar仲裁器模块连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410752443.6A CN104615568A (zh) | 2014-12-09 | 2014-12-09 | 一种GJB289总线接口SoC体系结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410752443.6A CN104615568A (zh) | 2014-12-09 | 2014-12-09 | 一种GJB289总线接口SoC体系结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104615568A true CN104615568A (zh) | 2015-05-13 |
Family
ID=53150020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410752443.6A Pending CN104615568A (zh) | 2014-12-09 | 2014-12-09 | 一种GJB289总线接口SoC体系结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104615568A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105490883A (zh) * | 2015-12-11 | 2016-04-13 | 中国航空工业集团公司西安航空计算技术研究所 | 基于以太网接口的1553b总线监测电路 |
CN109032973A (zh) * | 2018-07-09 | 2018-12-18 | 胡振波 | Icb总线系统及协议 |
CN109839886A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多总线可重构处理器芯片电路 |
CN111752194A (zh) * | 2020-06-17 | 2020-10-09 | 江西洪都航空工业集团有限责任公司 | 一种基于usb接口的便携式gjb289a总线通讯设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367641A (en) * | 1992-11-04 | 1994-11-22 | United Technologies Corporation | MIL-STD-1553 interface device having a bus controller minor frame timer |
CN101799795A (zh) * | 2009-12-30 | 2010-08-11 | 北京龙芯中科技术服务中心有限公司 | 一种1553b总线监控器及具有该监控器的总线系统 |
CN102929836A (zh) * | 2012-08-17 | 2013-02-13 | 中国科学院空间科学与应用研究中心 | 一种航天专用asic芯片系统 |
CN103136163A (zh) * | 2011-11-29 | 2013-06-05 | 中国航空工业集团公司第六三一研究所 | 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片 |
-
2014
- 2014-12-09 CN CN201410752443.6A patent/CN104615568A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367641A (en) * | 1992-11-04 | 1994-11-22 | United Technologies Corporation | MIL-STD-1553 interface device having a bus controller minor frame timer |
CN101799795A (zh) * | 2009-12-30 | 2010-08-11 | 北京龙芯中科技术服务中心有限公司 | 一种1553b总线监控器及具有该监控器的总线系统 |
CN103136163A (zh) * | 2011-11-29 | 2013-06-05 | 中国航空工业集团公司第六三一研究所 | 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片 |
CN102929836A (zh) * | 2012-08-17 | 2013-02-13 | 中国科学院空间科学与应用研究中心 | 一种航天专用asic芯片系统 |
Non-Patent Citations (4)
Title |
---|
THE 4400S: ""61580datasheet"", 《百度文库:HTTPS://WENKU.BAIDU.COM/VIEW/9DA446F34693DAEF5EF73D0B.HTML》 * |
刘爽: ""PCI-PLB桥IP核在SOC中的应用与验证"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
周梅: ""SoC技术在航电系统设计中的应用"", 《航空电子技术》 * |
李爱: ""片上系统DCR、OPB总线及相关模块的设计与验证"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105490883A (zh) * | 2015-12-11 | 2016-04-13 | 中国航空工业集团公司西安航空计算技术研究所 | 基于以太网接口的1553b总线监测电路 |
CN109839886A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多总线可重构处理器芯片电路 |
CN109032973A (zh) * | 2018-07-09 | 2018-12-18 | 胡振波 | Icb总线系统及协议 |
CN111752194A (zh) * | 2020-06-17 | 2020-10-09 | 江西洪都航空工业集团有限责任公司 | 一种基于usb接口的便携式gjb289a总线通讯设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7024047B2 (ja) | EtherCATマスタースレーブ統合ブリッジコントローラー及び制御方法 | |
EP3234789B1 (en) | Apparatus and system for integrating devices in a root complex | |
US7200692B2 (en) | PVDM (packet voice data module) generic bus | |
US20130151750A1 (en) | Multi-root input output virtualization aware switch | |
CN103095537A (zh) | 一种并行控制两类工业以太网总线从站设备的数控装置 | |
CN104615568A (zh) | 一种GJB289总线接口SoC体系结构 | |
TW201902142A (zh) | 混合vgpio狀態交換中的輸入/輸出方向解碼 | |
US10505757B2 (en) | Network interface module and a method of changing network configuration parameters within a network device | |
CN103729329A (zh) | 核间通信装置及方法 | |
GB2460735A (en) | Bus Fabric for Embedded System Comprising Peer-to-Peer Communication Matrix | |
US10078568B1 (en) | Debugging a computing device | |
CN104135410A (zh) | 一种基于amba总线结构的epa通信ip核及片上系统 | |
CN109271330A (zh) | 基于综合化信息系统的通用bmc系统 | |
CN104899170A (zh) | 分布式智能平台管理总线ipmb连接方法及atca机框 | |
CN114253884B (zh) | 基于fpga的多主对多从访问仲裁方法、系统及存储介质 | |
CN104798010A (zh) | 至少部分的串行存储协议兼容帧转换 | |
US8301885B2 (en) | Time-controlled secure communication | |
CN110209606A (zh) | 一种基于PCIe的多接口存储设备的控制方法 | |
EP3582445A1 (en) | Control device and communication device | |
CN104598420B (zh) | 一种1394总线SoC芯片架构 | |
CN115237830A (zh) | 一种基于龙芯2k的vpx管理控制仲裁装置及方法 | |
CN101739367A (zh) | 多类总线存储控制的方法与装置 | |
CN108011751B (zh) | 一种机载FlexRay通信接口装置与方法 | |
CN110175092A (zh) | 一种基于PCIe的多接口存储设备 | |
RU158939U1 (ru) | Контроллер периферийных интерфейсов (кпи-2) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150513 |