CN115237830A - 一种基于龙芯2k的vpx管理控制仲裁装置及方法 - Google Patents

一种基于龙芯2k的vpx管理控制仲裁装置及方法 Download PDF

Info

Publication number
CN115237830A
CN115237830A CN202210843637.1A CN202210843637A CN115237830A CN 115237830 A CN115237830 A CN 115237830A CN 202210843637 A CN202210843637 A CN 202210843637A CN 115237830 A CN115237830 A CN 115237830A
Authority
CN
China
Prior art keywords
external host
control
switching
chip
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210843637.1A
Other languages
English (en)
Inventor
魏凯
刘志杨
王长龙
胡亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202210843637.1A priority Critical patent/CN115237830A/zh
Publication of CN115237830A publication Critical patent/CN115237830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明涉及一种基于龙芯2K的VPX管理控制仲裁装置及方法，属于智能化管理控制及其国产化技术领域。本发明通过多总线多冗余的机制，可以实现B码时统信息的实时解码输出，视频和操控的多路切换输出，以及千兆以太网网络的互联互通。核心芯片采用自主可控的国产化设计，不受禁用影响；在无人值守时，仲裁装置可以实时监测外部主机模块的心跳，进行实时监控管理控制，实现从模块到应用的热备份以及快速响应的智能管理控制；所有的对外显示和操控输出，都由仲裁装置实现；外部主机模块只需要关心控制计算，而管理的任务集中到仲裁装置，任务分化到模块，减少了故障率。

Description

一种基于龙芯2K的VPX管理控制仲裁装置及方法
技术领域
本发明属于智能化管理控制及其国产化技术领域，具体涉及一种基于龙芯2K的VPX管理控制仲裁装置及方法。
背景技术
如果一个控制系统或者控制方式，它能够有效地克服被控对象(或过程)和环境所具有的高度复杂性和不确定性，并能够达到所期望的目标，那么就称这种控制方式为智能控制方式。智能管理控制就是一类无需人为干预就能独立地驱动智能机器实现其目标的自动控制。随着VPX架构技术不断完善，在一些无人值守的应用场景中，也需要引入智能管理控制技术，并且伴随着芯片禁用等外部环境，如何找到一种国产化的方案，将智能管理控制技术与VPX架构体系相融合，变得迫在眉睫。
为了满足国产化的需求，实现VPX架构装置的智能管理控制，亟需设计一种VPX管理控制仲裁装置。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：为克服现有VPX架构国产智能管理控制技术的不足，具体来讲就是核心硬件芯片无法实现国产，或者实现国产化以后，性能太低，无法满足系统要求的问题，在保证智能管理控制实现的基础上，设计一种国产化的VPX架构的管理控制仲裁装置。
(二)技术方案
为了解决上述技术问题，本发明提供了一种基于龙芯2K的VPX管理控制仲裁装置，通过VPX总线与外部主机设备进行互联通讯，进而实现对外部主机设备进行仲裁管理，其中，通过视频和操控切换部分，采用多总线多冗余的方案，实现外部主机设备的视频和操控的切换输出，从而实现外部主机设备的显控输出；采用双冗余控制，对B码时统信号进行解码输出，从而实现外部主机设备的统一对时；采用千兆网络交换芯片作为网络互连部分，实现CPU、FPGA以及BMC之间和对外的高速数据交互，从而实现与外部主机设备的高速通讯。
优选地，该装置包括CPU、FPGA和BMC，三者之间存在信息交互，FPGA与CPU之间通过UART和PCIE进行通讯，CPU与BMC之间通过UART和SPI进行通讯，此外三者还通过千兆网络交换芯片进行相互通讯；三者都可以发送切换控制指令给视频和操控切换部分对外部主机设备输入的视频信号和USB操控信号进行切换输出控制，此外，FPGA和BMC都可对输入的B码时统信息进行解码，并分发给外部主机设备。
优选地，该装置采用龙芯2K1000 CPU，所述网络互连部分通过千兆网络交换芯片88E6185来实现，并通过千兆网络交换芯片88E6185实现CPU和BMC芯片GD32F450的互联；该装置通过接收外部主机设备的GPIO心跳信号，来检测外部主机设备的工作状态；接收外部主机设备的视频信号和USB操控信号，通过对工作状态的判定来进行显示和操控的切换输出。
优选地，所述视频和操控切换部分包括两部分，一部分通过8选1视频切换芯片MAX4617实现，可以实现8路VGA视频信号输入，一路VGA视频信号输出的切换；另一部分通过两片8选1的USB信号切换芯片MAX4999实现，可以实现8路差分USB操控信号输入，一路差分USB操控信号输出的切换；此外，仲裁装置还通过在8选1视频切换芯片MAX4617与VPX总线之间设置的视频切换芯片LT8511A-M实现4路HDMI/DVI视频信号到VGA视频信号的切换。
优选地，CPU通过PCIE网卡以及PHY控制器，接入千兆网络交换芯片88E6185的一个口；FPGA通过PHY控制器接入千兆网络交换芯片88E6185；BMC通过百兆PHY控制器接入千兆网络交换芯片88E6185，除了这三个接口，千兆网络交换芯片88E6185还输出7个千兆以太网到VPX总线，用以连接外部主机设备。
优选地，龙芯公司的CPU芯片2K1000，采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，片内集成共享的1MB二级Cache，64位533MHz的DDR3控制器2个x4 PCIE2.0接口以及2个RGMII千兆网接口。
优选地，该装置采用国威公司的FPGA芯片SMQ7K325T，内含840个数字信号处理器、445个36Kb的BRAM、326080个逻辑单元、10个CMT、1个PCIE2.1、16个GTX这些可编程资源。
优选地，该装置还采用兆易创新公司的ARM芯片GD32F450，采用ARM Cortex-M432位处理器核，片上集成FLASH存储3072KB和SRAM存储512KB。
本发明还提供了一种利用所述装置实现管理仲裁的烦方法。
优选地，包括以下步骤：
步骤1.设备上电，仲裁装置及各外部主机设备上电启动；
步骤2.仲裁装置启动过程中，在固件中，默认将第一外部主机设备的视频和操控输出；
步骤3.仲裁装置通过千兆以太网和GPIO，判断第一外部主机设备是否有心跳；
步骤4.如果第3步判断出第一外部主机设备有心跳，则启动第一外部主机设备的主应用，并通过网络互连部分，通知第二外部主机设备启动相同的主应用；
步骤5.仲裁装置实时记录和监控两个外部主机设备的应用情况；
步骤6.仲裁装置通过对B码时间信息的解码和分发，使两个外部主机设备保持时间统一；
步骤7.如果第3步判断出第一外部主机设备没有心跳，则仲裁装置将视频和操控切换到第二外部主机设备；
步骤8.仲裁装置的BMC通过VPX总线将第一外部主机设备复位，第二外部主机设备启动主应用；
步骤9.仲裁装置实时监控两个主机模块的心跳，一旦其中一块有故障，则把视频、操控和应用切换到另一块主机模块。
(三)有益效果
本发明的一种基于龙芯2K的VPX管理控制仲裁装置及方法，通过多总线多冗余的机制，可以实现B码时统信息的实时解码输出，视频和操控的多路切换输出，以及千兆以太网网络的互联互通。核心芯片采用自主可控的国产化设计，不受禁用影响；在无人值守时，仲裁装置可以实时监测外部主机模块的心跳，进行实时监控管理控制，实现从模块到应用的热备份以及快速响应的智能管理控制；所有的对外显示和操控输出，都由仲裁装置实现；外部主机模块只需要关心控制计算，而管理的任务集中到仲裁装置，任务分化到模块，减少了故障率。
附图说明
图1为本发明实施例的方法所基于的管理控制仲裁装置原理框图；
图2为本发明实施例的方法所基于的视频和操控切换原理框图；
图3为本发明实施例的方法所基于的网络互连原理框图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
下面结合图1所示的管理控制仲裁装置原理框图、图2所示的视频和操控切换原理框图以及图3所示的网络互连原理框图，对本发明的装置及方法作进一步描述。
如图1所示，本发明提供的一种基于龙芯2K的VPX管理控制仲裁装置通过VPX总线与外部主机设备进行互联通讯，进而实现对外部主机设备进行仲裁管理。
该仲裁装置选用CPU+FPGA+BMC的架构，通过视频和操控切换部分，采用多总线多冗余的方案，实现视频和操控的切换输出；采用双冗余控制，对B码时统信号进行解码输出；采用千兆网络交换芯片作为网络互连部分，实现CPU、FPGA以及BMC之间和对外的高速数据交互。整个装置采用VPX架构总线进行互联，可以实现B码时统、USB操控、串口、PCIE总线，GPIO、视频VGA和1000BASE-T等接口，核心芯片全部实现了国产化设计。
CPU、FPGA和BMC三者之间存在信息交互，以CPU为核心，FPGA与CPU之间通过UART和PCIE进行通讯，CPU与BMC之间通过UART和SPI进行通讯，此外三者还通过千兆网络交换机88E6185进行相互通讯；三者都可以发送控制指令对外部主机设备输入的视频VGA信号和USB操控信号进行切换输出控制。此外，FPGA和BMC都可以对输入的B码时统信息进行解码，并分发给外部主机设备。综上，通过千兆以太网网络，仲裁装置实现了与外部主机设备的高速通讯，通过视频和操控的切换输出，实现了外部主机设备的显控输出，通过B码解析，实现了外部主机设备的统一对时，进而实现了对外部主机设备的仲裁管理。
其中，采用龙芯2K1000 CPU，并通过网络交换机88E6185实现CPU和BMC模块GD32F450的互联。仲裁装置接收外部主机设备的GPIO心跳信号，来检测外部主机设备的工作状态；接收外部主机设备的HDMI/DVI视频信号和USB操控信号，通过对工作状态的判定来进行显示和操控的切换输出；通过串口UART和千兆以太网1000BASE-T的互联网络，实现对外部主机设备的仲裁管理。
如图2所示，视频和操控切换部分主要由两部分组成，一部分以8选1视频切换芯片MAX4617为核心，可以实现8路VGA视频信号输入，一路VGA视频信号输出的切换；另一部分以两片8选1的USB信号切换芯片MAX4999为核心，可以实现8路差分USB操控信号输入，一路差分USB操控信号输出的切换。此外，仲裁装置还可以通过在8选1视频切换芯片MAX4617与VPX总线之间设置的视频切换芯片LT8511A-M实现4路HDMI/DVI视频信号到VGA视频信号的切换，而且CPU、FPGA和BMC都可以发送切换控制指令对切换的过程进行控制。
如图3所示，网络互连部分主要依靠千兆网络交换芯片88E6185来实现。CPU通过PCIE网卡以及PHY控制器，接入千兆网络交换芯片88E6185的一个口；FPGA通过PHY控制器接入千兆网络交换芯片88E6185；BMC通过百兆PHY控制器接入千兆网络交换芯片88E6185。除了这三个接口，千兆网络交换芯片88E6185还可以输出7个千兆以太网到VPX总线，用以连接外部主机设备。
龙芯公司的CPU芯片2K1000，采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，片内集成共享的1MB二级Cache，64位533MHz的DDR3控制器2个x4 PCIE2.0接口以及2个RGMII千兆网接口等。
国威公司的FPGA芯片SMQ7K325T，内含840个数字信号处理器，445个36Kb的BRAM，326080个逻辑单元，10个CMT，1个PCIE2.1，16个GTX等可编程资源，可实现高性能数字信号处理、大容量的逻辑运算等应用，具有高带宽的数据吞吐能力，可完全兼容美国Xilinx公司的XQ7K325T-FFG900。
兆易创新公司的ARM芯片GD32F450，采用ARM Cortex-M432位处理器核，片上集成FLASH存储3072KB和SRAM存储512KB，IO资源和外设接口丰富，可以满足常规标准以及先进的通讯需求。
利用该装置实现的具体的管理仲裁步骤如下：
步骤1.设备上电，各个装置上电启动；
步骤2.仲裁装置启动过程中，在固件中，默认将外部主机设备1的视频和操控输出；
步骤3.仲裁装置通过千兆以太网和GPIO，判断外部主机设备1是否有心跳；
步骤4.如果第3步判断出外部主机设备1有心跳，则启动外部主机设备1的主应用，并通过网络互连部分，通知外部主机设备2启动相同的主应用；
步骤5.仲裁装置实时记录和监控两个外部主机设备的应用情况；
步骤6.仲裁装置通过对B码时间信息的解码和分发，使两个外部主机设备保持时间统一；
步骤7.如果第3步判断出外部主机设备1没有心跳，则仲裁装置将视频和操控切换到外部主机设备2；
步骤8.仲裁装置的BMC通过VPX总线将外部主机设备1复位，外部主机设备2启动主应用；
步骤9.仲裁装置实时监控两个外部主机设备的心跳，一旦其中一块有故障，则需要把视频、操控和应用切换到另一块外部主机设备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种基于龙芯2K的VPX管理控制仲裁装置，其特征在于，通过VPX总线与外部主机设备进行互联通讯，进而实现对外部主机设备进行仲裁管理，其中，通过视频和操控切换部分，采用多总线多冗余的方案，实现外部主机设备的视频和操控的切换输出，从而实现外部主机设备的显控输出；采用双冗余控制，对B码时统信号进行解码输出，从而实现外部主机设备的统一对时；采用千兆网络交换芯片作为网络互连部分，实现CPU、FPGA以及BMC之间和对外的高速数据交互，从而实现与外部主机设备的高速通讯。
2.如权利要求1所述的装置，其特征在于，该装置包括CPU、FPGA和BMC，三者之间存在信息交互，FPGA与CPU之间通过UART和PCIE进行通讯，CPU与BMC之间通过UART和SPI进行通讯，此外三者还通过千兆网络交换芯片进行相互通讯；三者都可以发送切换控制指令给视频和操控切换部分对外部主机设备输入的视频信号和USB操控信号进行切换输出控制，此外，FPGA和BMC都可对输入的B码时统信息进行解码，并分发给外部主机设备。
3.如权利要求2所述的装置，其特征在于，该装置采用龙芯2K1000 CPU，所述网络互连部分通过千兆网络交换芯片88E6185来实现，并通过千兆网络交换芯片88E6185实现CPU和BMC芯片GD32F450的互联；该装置通过接收外部主机设备的GPIO心跳信号，来检测外部主机设备的工作状态；接收外部主机设备的视频信号和USB操控信号，通过对工作状态的判定来进行显示和操控的切换输出。
4.如权利要求3所述的装置，其特征在于，所述视频和操控切换部分包括两部分，一部分通过8选1视频切换芯片MAX4617实现，可以实现8路VGA视频信号输入，一路VGA视频信号输出的切换；另一部分通过两片8选1的USB信号切换芯片MAX4999实现，可以实现8路差分USB操控信号输入，一路差分USB操控信号输出的切换；此外，仲裁装置还通过在8选1视频切换芯片MAX4617与VPX总线之间设置的视频切换芯片LT8511A-M实现4路HDMI/DVI视频信号到VGA视频信号的切换。
5.如权利要求4所述的装置，其特征在于，CPU通过PCIE网卡以及PHY控制器，接入千兆网络交换芯片88E6185的一个口；FPGA通过PHY控制器接入千兆网络交换芯片88E6185；BMC通过百兆PHY控制器接入千兆网络交换芯片88E6185，除了这三个接口，千兆网络交换芯片88E6185还输出7个千兆以太网到VPX总线，用以连接外部主机设备。
6.如权利要求5所述的装置，其特征在于，龙芯公司的CPU芯片2K1000，采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，片内集成共享的1MB二级Cache，64位533MHz的DDR3控制器2个x4 PCIE2.0接口以及2个RGMII千兆网接口。
7.如权利要求5所述的装置，其特征在于，该装置采用国威公司的FPGA芯片SMQ7K325T，内含840个数字信号处理器、445个36Kb的BRAM、326080个逻辑单元、10个CMT、1个PCIE2.1、16个GTX这些可编程资源。
8.如权利要求5所述的装置，其特征在于，该装置还采用兆易创新公司的ARM芯片GD32F450，采用ARM Cortex-M432位处理器核，片上集成FLASH存储3072KB和SRAM存储512KB。
9.一种利用权利要求5至8中任一项所述装置实现管理仲裁的烦方法。
10.如权利要求9所述的方法，其特征在于，包括以下步骤：
步骤1.设备上电，仲裁装置及各外部主机设备上电启动；
步骤2.仲裁装置启动过程中，在固件中，默认将第一外部主机设备的视频和操控输出；
步骤3.仲裁装置通过千兆以太网和GPIO，判断第一外部主机设备是否有心跳；
步骤4.如果第3步判断出第一外部主机设备有心跳，则启动第一外部主机设备的主应用，并通过网络互连部分，通知第二外部主机设备启动相同的主应用；
步骤5.仲裁装置实时记录和监控两个外部主机设备的应用情况；
步骤6.仲裁装置通过对B码时间信息的解码和分发，使两个外部主机设备保持时间统一；
步骤7.如果第3步判断出第一外部主机设备没有心跳，则仲裁装置将视频和操控切换到第二外部主机设备；
步骤8.仲裁装置的BMC通过VPX总线将第一外部主机设备复位，第二外部主机设备启动主应用；
步骤9.仲裁装置实时监控两个主机模块的心跳，一旦其中一块有故障，则把视频、操控和应用切换到另一块主机模块。
CN202210843637.1A 2022-07-18 2022-07-18 一种基于龙芯2k的vpx管理控制仲裁装置及方法 Pending CN115237830A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210843637.1A CN115237830A (zh) 2022-07-18 2022-07-18 一种基于龙芯2k的vpx管理控制仲裁装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210843637.1A CN115237830A (zh) 2022-07-18 2022-07-18 一种基于龙芯2k的vpx管理控制仲裁装置及方法

Publications (1)

Publication Number Publication Date
CN115237830A true CN115237830A (zh) 2022-10-25

Family

ID=83672698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210843637.1A Pending CN115237830A (zh) 2022-07-18 2022-07-18 一种基于龙芯2k的vpx管理控制仲裁装置及方法

Country Status (1)

Country Link
CN (1) CN115237830A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116107817A (zh) * 2023-04-10 2023-05-12 湖南博匠信息科技有限公司 一种vpx服务器双计算模块冗余工作方法和系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116107817A (zh) * 2023-04-10 2023-05-12 湖南博匠信息科技有限公司 一种vpx服务器双计算模块冗余工作方法和系统
CN116107817B (zh) * 2023-04-10 2023-06-13 湖南博匠信息科技有限公司 一种vpx服务器双计算模块冗余工作方法和系统

Similar Documents

Publication Publication Date Title
CN105335327B (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
US7437585B2 (en) Storage system and power control method therefor, adapter and power control method therefor, and storage controller and control method therefor
US6243829B1 (en) Memory controller supporting redundant synchronous memories
US7934045B2 (en) Redundant and fault tolerant control of an I/O enclosure by multiple hosts
CN105279133A (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
US8711153B2 (en) Methods and apparatuses for configuring and operating graphics processing units
US20120233386A1 (en) Multi-interface solid state disk, processing method and system of multi-interface solid state disk
US20090144567A1 (en) Blade server
JP2004220216A (ja) Ｓａｎ／ｎａｓ統合型ストレージ装置
CN110865958B (zh) 一种基于lrm的综合交换管理模块的设计方法
WO2015131516A1 (zh) 分布式智能平台管理总线连接方法及atca机框
US20060200614A1 (en) Computer system using serial connect bus, and method for interconnecting a plurality of CPU using serial connect bus
CN111767244A (zh) 基于国产龙芯平台的双冗余计算机设备
CN112000501A (zh) 一种多节点分区服务器访问i2c设备的管理系统
CN205692166U (zh) 基于PowerPC架构中央处理器的核心板
CN115237830A (zh) 一种基于龙芯2k的vpx管理控制仲裁装置及方法
US9116881B2 (en) Routing switch apparatus, network switch system, and routing switching method
CN110851337A (zh) 适用于vpx架构的高带宽多通道的多dsp计算刀片装置
TW201327187A (zh) 介面裝置的資料流量分析管理裝置、系統與方法
CN117041184B (zh) Io拓展装置及io交换机
US8364880B2 (en) Integrated transmission circuit and method using a media access control circuit that collectively encodes data from two distinct application circuits
CN116723060A (zh) 通信架构及服务器
CN216352292U (zh) 服务器主板及服务器
JP2002269029A (ja) 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム
CN105511990A (zh) 基于融合架构双冗余度新型存储控制节点架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination