JP4022442B2 - フィールドバスインタフェースボードの制御方法 - Google Patents

フィールドバスインタフェースボードの制御方法 Download PDF

Info

Publication number
JP4022442B2
JP4022442B2 JP2002200563A JP2002200563A JP4022442B2 JP 4022442 B2 JP4022442 B2 JP 4022442B2 JP 2002200563 A JP2002200563 A JP 2002200563A JP 2002200563 A JP2002200563 A JP 2002200563A JP 4022442 B2 JP4022442 B2 JP 4022442B2
Authority
JP
Japan
Prior art keywords
data
fieldbus
control unit
interface board
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002200563A
Other languages
English (en)
Other versions
JP2003169062A (ja
Inventor
仁鎬 崔
鳳彩 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003169062A publication Critical patent/JP2003169062A/ja
Application granted granted Critical
Publication of JP4022442B2 publication Critical patent/JP4022442B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/04—Switchboards
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/4015—Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23115—Buffer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23218—Interrupt queued requests only at the end of each segment of each of requests
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25006—Interface connected to fieldbus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25276—Fifo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は通信効率を向上させることができるフィールドバスインタフェースボードに関する。
【０００２】
【従来の技術】
近年、工場自動化のための制御分野、すなわち制御機器、センサ、アクチュエータなどを制御するデジタル直列通信のインタフェーシングが可能なようにフィールドバスインタフェース技術が登場している。
図１は従来のフィールドバスインタフェースボードを説明するためのブロック図である。
【０００３】
図１を参照すると、従来のフィールドバスインタフェースボードは、情報交換のためのプログラムが貯蔵されたＲＯＭ１ａ及び入出力ポートが内蔵され情報データの保存のためのアドレスと、アドレスラッチイネーブル信号(ALE)を出力するマイコン１と、アドレスラッチイネーブル信号に基づきマイコンに入力される下位バイトアドレス(LOW ADDR)及び上位バイトアドレス(HIGH ADDR)を分離して所定時間中維持するラッチ２及び２ａと、ラッチ２及び２ａを経由したアドレス(LOW ADDR及びHIGH ADDR)を解読してシステムＲＡＭ３またはデュアルポートＲＡＭ４のチップ選択端子にチップ選択信号(ＣＳ)を出力する第１デコーダ５と、マイコン１に入力される下位バイトデータ(LOW DATA)をシステムＲＡＭ及びデュアルポートＲＡＭ４に伝える両方向性の第１バストランシーバー６と、マイコン１にも入力される上位バイトデータ(HIGH DATA)をシステムＲＡＭ３及びデュアルポートＲＡＭ４に伝える両方向性の第２バストランシーバー６ａと、入力されるデータをマンチェスタ符号化したり、マンチェスタ符号化されたデータを復号化するマンチェスタエンコーダ／デコーダ９と、システムＲＡＭ３とデュアルポートＲＡＭ４及びマンチェスタエンコーダ／デコーダとそれぞれ連結される第１及び第２ラッチ／シフトレジスタ７及び８と、マンチェスタエンコーダ／デコーダ９とフィールドバス(図示せず)との間に送受信されるデータを整合させるインタフェース１０と、データのエラー有無を監視するＣＲＣ発生器／検査器１１と、コンピュータ(図示せず)とデータをやり取りするパソコンインタフェース１２とから構成される。
【０００４】
前述した従来のフィールドバスインタフェースボードは、マイコン１によりインタフェースボード自体の動作とフィールドバス通信の制御を行う。これにより、マイコンがインタフェースボードの自体動作及びソフトウェア的な方法によるフィールドバス通信を同時に行うためそれによる構成が複雑であり、マイコンが処理すべきデータ量が増えて処理速度が低下する短所があった。
また、従来のフィールドバスインタフェースボードは、入出力される多様なデータの種類を区分しないため高速制御が難しい短所があった。
【０００５】
【発明が解決しようとする課題】
本発明は以上のような問題点を解決するために案出されたもので、その目的は通信効率を向上することができるフィールドバスインタフェースボードを提供するところにある。
【０００６】
【課題を解決するための手段】
前述した目的を達成するための本発明に係るフィールドバスインタフェースボードは、全体動作を制御するメイン制御部と、メイン制御部の制御によりデータの優先順位を決めて入出力するメインメモリと、フィールドバスデータ送受信を制御するフィールドバス制御部と、フィールドバス制御部の制御によりフィールドバスラインに転送したりフィールドバスラインから受信されたデータをバッファリングするバッファメモリと、フィールドバス制御部の制御によりフィールドバスラインにデータを転送したりフィールドバスラインからデータを受信するフィールドバス接続手段とを備える。
【０００７】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係る望ましい実施形態を詳述する。
図２は本発明に係るフィールドバスインタフェースボードの接続を説明するための全体ブロック図である。
図２を参照すれば、本発明に係るフィールドバスインタフェースボード３００はコンピュータ２００に設けられ、各種アクチュエータ４１０とセンサ４２０が接続されるフィールドバスライン５００と接続される。また、フィールドバスインタフェースボード３００が設けられたコンピュータ２００は、後述するネットワークアダプタを通してネットワーク１００と接続される。
【０００８】
図３は本発明に係るフィールドバスインタフェースボードを説明するための詳細ブロック図である。
図３を参照すれば、本発明に係るフィールドバスインタフェースボード３００は、全体動作を制御するメイン制御部３１０と、フィールドバスデータ送受信を制御するフィールドバス 制御部３２０とを備える。
【０００９】
また、本発明に係るフィールドバスインタフェースボード３００は、メイン制御部３１０とフィールドバス制御部３２０にクロックを供給するクロック発生部３３０と、メイン制御部３１０の作動に必要なデータを処理するメインメモリ３４０と、メイン制御部３１０の作動プログラムが貯蔵されるブートメモリ３５０と、コンピュータ２００とのデータ交換のために前記コンピュータ２００と前記メイン制御部３１０が共有するデュアルポートメモリ３６０を備える。そして、前記フィールドバス制御部３２０の制御によりフィールドバスライン５００に転送したり、フィールドバスライン５００から受信されたデータをバッファリングするバッファメモリ３７０と、フィールドバス制御部３２０の制御によりフィールドバスライン５００にデータを転送したり、フィールドバスライン５００からデータを受信するフィールドバス接続手段３８０とを備える。
【００１０】
前記デュアルポートメモリは、前記コンピュータと前記メイン制御部が共有できるようそのアドレスは前記コンピュータの運営体制が使用するメモリアドレスにマッピングされる。
前記コンピュータ２００は、フィールドバスインタフェースボード３００が接続されるＰＣスロット２１０と、運営体制及びフィールドバス制御に必要なアプリケーションプログラムを貯蔵する補助記憶装置２２０と、情報を視覚的に表示するモニター２３０及びプリンタ２４０と、ネットワーク１００と接続するためのネットワークアダプタ２５０とを備える。
【００１１】
図４は本発明に係るフィールドバスインタフェースボードのフィールドバス制御部を説明するためのブロック図である。
図４を参照すれば、本発明に係るフィールドバス制御部３２０は、バッファメモリ３７０を直接に制御するためのダイレクトメモリアクセス(ＤＭＡ)、すなわちＤＭＡ制御器３２１とを備える。これによりフィールドバス制御部３２０はメイン制御部３１０の制御なしでバッファメモリ３７０にデータをアクセスすることにより、メイン制御部３１０の負荷を減少させうる。また、フィールドバス制御部３２０は、フィールドバスライン５００に送受信するデータをエンコーディング及びデコーディングするマンチェスタエンコーダ／デコーダ３２２を備える。
【００１２】
以下、前述した構成による本発明に係るフィールドバスインタフェースボードの作動を説明する。
コンピュータ２００の運営体制で作動するアプリケーションプログラムは、デュアルポートメモリ３６０のために予め設定されたメモリアドレスにデータを転送する。これによりデータはコンピュータ２００のＰＣスロット２１０を通してデュアルポートメモリ３６０の該当アドレスに転送される。これにより、フィールドバスインタフェースボード３００のメイン制御部３１０はデュアルポートメモリ３６０に保存されているデータをローディングする。メイン制御部３１０はメインメモリ３４０に接近する方法と同様な方法でフィールドバス制御部３２０に割り当てられたアドレスを指定し、データバスを通してデータを転送する。
【００１３】
これにより、フィールドバス制御部３２０は指定されたアドレスを認識し、データバスを通して転送されるデータを受信する。この際、フィールドバス制御部３２０はＤＭＡ制御器３２１を通してバッファメモリ３７０を制御して、データバスを通して受信されるデータをバッファメモリ３７０に保存する。データがバッファメモリ３７０に保存完了されれば、フィールドバス制御部３２０はマンチェスタエンコーダ／デコーダ３２２を通してデータをエンコーディングし、エンコーディングされたデータをフィールドバス接続手段３８０に転送する(ＴＸ)。フィールドバス転送手段３８０に転送されたデータはフィールドバスライン５００に転送される。
【００１４】
一方、フィールドバスライン５００から転送されるデータ、すなわち受信データはフィールドバス転送手段３８０で整形化されたパルス信号に変換された後フィールドバス制御部３２０に転送される(ＲＸ)。
フィールドバス制御部３２０は、フィールドバス接続手段３８０から転送されるデータを受信する。そしてフィールドバス制御部３２０は、受信データをマンチェスタエンコーダ／デコーダ３２２を通してデコーディングする。デコーディングされた受信データは、フィールドバス制御部３２０の制御によるＤＭＡ制御器３２１によりバッファメモリ３７０に保存される。
【００１５】
そして、フィールドバス制御部３２０はインタラプト信号(ＩＮＴＲ)を発する。フィールドバス制御部３２０でインタラプト(ＩＮＴＲ)が発せられれば、メイン制御部３１０はフィールドバス制御部３２０に割り当てられているアドレスを指定する。アドレスが割り当てられれば、フィールドバス制御部３２０はバッファメモリ３７０に保存されているデータをデータバスに転送する。これにより、メイン制御部３１０はデータバスに転送されるデータを受信してデュアルポートメモリ３６０に保存し、コンピュータ２００にインタラプト信号(ＩＮＴＲ)を転送する。
【００１６】
コンピュータ２００は、インタラプト信号を受信するにつれデュアルポートメモリ３６０のアドレスを指定しデータをローディングする。これにより、アプリケーションプログラムはデータを加工し、コンピュータ２００は加工されたデータをモニター２３０に視覚的に表示したりプリンタ２４０を通して出力する。また、コンピュータ２００は加工されたデータをネットワークアダプタ２５０を通してネットワーク１００に転送することができる。
【００１７】
前述した本発明に係るフィールドバスインタフェースボードのメモリ３４０及び３７０は図５に示した構造を有する。
図５を参照すれば、メインメモリ３４０は先入先出(First In First Out;ＦＩＦＯ)キューとバッファとからなる。ＦＩＦＯキューは優先順位に基づき区分されたデータの種類によるが、緊急データ送受信部キュー３４１と、一般データ送受信部キュー３４２及びタイム送受信部キュー３４３とから構成される。また、バッファも優先順位別に区分される緊急データバッファ３４４と、一般データバッファ３４５及びタイムデータバッファ３４６とから構成され、これはフィールドバスネットワークで発生する周期的に更新がなされるデータの保存及び出力のためのメモリ領域である。
【００１８】
フィールドバス制御部３２０に接続されるバッファメモリ３７０は、制御レジスタとインタラプトレジスタ及び状態レジスタの領域である状態フラグレジスタ３７１と、受信されたデータを保存するデータ受信部循環キュー３７２と、データ転送時臨時にデータを保存するデータ転送部バッファ３７３及びデータがフィールドバスネットワークから受信される場合、自分のデータであるかを検索するために必要なアドレスフレームの当否を検査するためのアドレステーブル領域３７４とに区分される。
【００１９】
以下、前述した構成を有する本発明に係るフィールドバスインタフェースボードの詳細な制御方法について説明する。
図６は本発明に係るメイン制御部のデータ書込み動作を説明するための流れ図である。
図６を参照すれば、まずメイン制御部３１０はデータ長インデックスを初期化する(Ｓ１１０)。
【００２０】
メイン制御部３１０は、前記ＦＩＦＯキューのそれぞれのキューのメッセージの増減を示すヘッドインデックス(head index)及びテールインデックス(tail index)を初期化する(Ｓ１２０)。
メイン制御部３１０は、転送しようとするデータを優先順位の種類により前記ＦＩＦＯキューの該当キューに保存する(Ｓ１３０)。そして、メイン制御部３１０は該当キューのヘッドインデックスをデータ長と同一である増加させる(Ｓ１４０)。この際、増加量は１バイト貯蔵時毎にインデックスが‘１’ずつ増加する。
【００２１】
そして、ＦＩＦＯキューはその容量が限定されているため、メイン制御部３１０は前記キューのヘッドインデックスが予め設定されたキューの最大値と同一であるかを判断する(Ｓ１５０)。段階(Ｓ１５０)においてキューのヘッドインデックスが前記キューの最大値と同一である判断されれば、キューのヘッドインデックスを初期化させる(Ｓ１６０)。
段階(Ｓ１５０)においてキューのヘッドインデックスが予め設定されたキューの最大値と同一でないと判断された場合と、段階(Ｓ１６０)において初期化した後とに、メイン制御部３１０はデータ長インデックスを増加させる(Ｓ１７０)。これにより保存されるデータの現在貯蔵部分が分かる。
【００２２】
段階(Ｓ１７０)後、メイン制御部３１０はデータ長インデックスが総データ長と同一であるかを判断する(Ｓ１８０)。段階(Ｓ１８０)において同一でないと判断されればメイン制御部３１０は段階(Ｓ１３０)を復帰し、同一であると判断されればメイン制御部３１０はデータの保存が終了されたと判断しリターンする。図７は本発明に係るメイン制御部のデータ読出し動作を説明するための流れ図である。
【００２３】
図７を参照すれば、メイン制御部３１０はデータを読み出すために該当優先順位のＦＩＦＯキューの受信部に接近して、該当テールインデックスとヘッドインデックスが同一であるかを判断する(Ｓ２１０)。
段階(Ｓ２１０)においてテールインデックスとヘッドインデックスが同一でないと判断されれば、メイン制御部３１０は当該ＦＩＦＯキューの受信部のキューで１バイトを読む(Ｓ２２０)。そしてテールインデックスを‘１’増加させる(Ｓ２３０)。
【００２４】
そして、メイン制御部３１０はテールインデックスが予め設定されたキューの最大値と一致するかを判断する(Ｓ２４０)。段階(Ｓ２４０)において一致すると判断されれば、メイン制御部３１０はテールインデックスを初期化する(Ｓ２５０)。
段階(Ｓ２４０)においてテールインデックスとキューの最大値が一致していない場合と、段階(Ｓ２５０)においてテールインデックス初期化させた後と、段階(Ｓ２１０)においてテールインデックスとヘッドインデックスが同一であると判断された場合とに、メイン制御部３１０は読出し動作を終了しリターンする。
【００２５】
前記読出し動作は１バイトに対する動作であって、１バイト以上の読出しは前記過
程を繰り返すことにより行える。
一方、メイン制御部３１０はフィールドバス通信を行う前にフィールドバス制御部を初期化させるが、図８に基づき初期化を説明する。
図８を参照すれば、全てのインタラプトレジスタをクリアさせる(Ｓ３１０)。フィールドバス制御部３２０は正常のネットワーク動作を行うために０番、１番及び２番の制御レジスタ設定(Ｓ３２０)し、所望のインタラプトレジスタが活性化するか否かを設定する(Ｓ３３０)。フィールドバス制御部３２０はフィールドバスフレームの送受信を担う転送部バッファ３７３に関わるレジスタを初期化(Ｓ３４０)し、データ受信部循環キュー３７２に関わるレジスタを初期化する(Ｓ３５０)。また、フィールドバス制御３２０はアドレステーブル領域３７４に関わるレジスタを初期化(Ｓ３６０)し、タイマーレジスタを初期化する(Ｓ３７０)。
【００２６】
図９は本発明に係るフィールドバス制御部の送信動作を説明するための流れ図である。
フィールドバス制御部３２０は、メイン制御部３１０から伝えられる、転送しようとするデータをデータ転送部バッファ３７３に保存する(Ｓ４１０)。そしてフィールドバス制御部３２０はメイン制御部３１０の制御により転送されるデータの開始ポインタを設定(Ｓ４２０)し、データ長を定義する(Ｓ４３０)。
【００２７】
そして、メイン制御部３１０から転送開始命令が伝えられれば、フィールドバス制御部３２０はＤＭＡ制御器３２１を通してバッファメモリ３７０のデータ転送部バッファ３７３に保存されたデータをフィールドバス接続手段３８０を通してフィールドバスライン５００に転送する(Ｓ４４０)。
データの転送が完了すると、フィールドバス制御部３２０は転送完了に対するインタラプトを発生させる(Ｓ４５０)。転送完了に対するインタラプトはメイン制御部３１０に伝えられ、これによりメイン制御部３１０はデータ転送完了を認知し、追加転送データがあればそれに対する信号をフィールドバス制御部３２０に転送する。
【００２８】
フィールドバス制御部３２０は、転送完了インタラプト発生後メイン制御部から伝えられる信号に応じて追加転送データがあるかを判断する(Ｓ４６０)。段階(Ｓ４６０)において追加転送データがあると判断されれば、フィールドバス制御部３２０は段階(Ｓ４１０)に復帰し、ないと判断されればデータ転送を完了しリターンする。
【００２９】
図１０は本発明に係るフィールドバス制御部の受信動作を説明するための流れ図である。
データが受信(Ｓ５１０)されると、フィールドバス制御部３２０はＤＭＡ制御器３２１を通して受信されるデータをバッファメモリ３７０に割り当てられたデータ受信部循環キュー３７２に保存する(Ｓ５２０)。この際、フィールドバス制御部３２０はデータ最後ポインタを設定する(Ｓ５３０)。
【００３０】
受信されるデータの保存が完了されると、フィールドバス制御部３２０はデータ受信完了によるインタラプトを発生させる(Ｓ５４０)。メイン制御部３１０はデータ受信完了によるインタラプトによりデータ受信を認知し、バッファメモリ３７０のデータ受信部循環キュー３７２に保存されたデータをメインメモリ３４０に読取る。そして、フィールドバス制御部３２０はデータ受信関連レジスタを初期化させる(Ｓ５５０)。
【００３１】
フィールドバス制御部はデータが受信されると、受信されるデータが現在自分のデータであることを判断するためデータ内のアドレスを確認すべきであるが、その過程を図１１に基づき説明する。
図１１は本発明に係るフィールドバス制御部のアドレス認識動作を説明するための流れ図である。
図１１を参照すれば、フィールドバス制御部３２０はデータが受信(Ｓ６１０)されると、ＤＭＡ制御器３２１を通してバッファメモリ３７０のアドレステーブル領域３７４に保存されたアドレスと、読み出して前記受信されるデータのアドレスとを比較する(Ｓ６２０)。
【００３２】
段階(Ｓ６２０)における比較結果に基づき、フィールドバス制御部３２０はアドレスが相互一致するかを判断する(Ｓ６３０)。段階(Ｓ６３０)で受信されるデータのアドレスがアドレステーブル領域３７４に貯蔵されたアドレスと一致すると判断されれば、フィールドバス制御部３２０はそれに対するインタラプトを発生(Ｓ６４０)し、該当アドレステーブルのポインタをメイン制御部３１０に伝える(Ｓ６５０)。
これにより、メイン制御部３１０は前記インタラプトを受信し、前記フィールドバス制御部３２０から伝えられるアドレステーブルのポインタを受信してデータ処理を行う。
【００３３】
【発明の効果】
以上述べた通り、本発明によれば、分散システムの制御と通信の役割を単一なフィールドバスインタフェースボードを介して行え、これを通して現在ネットワーク上で伝えられる全てのデータ収集が可能である。従って、分散制御システムの制御と通信を効率よく統合的に管理することができる。
【００３４】
また、本発明に係るフィールドバスインタフェースボードの制御方法によれば、フィールドバス制御部がフィールドバスラインに送受信されるデータを直接に管理することによりメイン制御部の負荷が軽減され、これによりデータ処理速度が向上し、既存製品の通信速度より向上した高速通信を提供すると同時に信頼性のあるデータ処理が可能になる。また、データを優先順位に基づき分離して制御することによりネットワーク上で伝えられる全てのデータ収集が可能なので、分散制御システムの制御と通信を効率よくかつ統合的に管理することができる効果を奏する。
【図面の簡単な説明】
【図１】 従来のフィールドバスインタフェースボードを説明するためのブロック図である。
【図２】 本発明に係るフィールドバスインタフェースボードを説明するための全体ブロック図である。
【図３】 本発明に係るフィールドバスインタフェースボードを説明するための詳細ブロック図である。
【図４】 本発明に係るフィールドバス制御部の構成を説明するためのブロック図である。
【図５】 本発明に係るメモリ構造を説明するためのブロック図である。
【図６】 本発明に係るメイン制御部のデータ書込み動作を説明するための流れ図である。
【図７】 本発明に係るメイン制御部のデータ読出し動作を説明するための流れ図である。
【図８】 本発明に係るフィールドバス制御部の初期化動作を説明するための流れ図である。
【図９】 本発明に係るフィールドバス制御部の送信動作を説明するための流れ図である。
【図１０】 本発明に係るフィールドバス制御部の受信動作を説明するための流れ図である。
【図１１】 本発明に係るフィールドバス制御部のアドレス認識動作を説明するための流れ図である。
【符号の説明】
３００:フィールドバスインタフェースボード
３１０:メイン制御部
３２０:フィールドバス制御部
３２１:ＤＭＡ制御器
３２２:マンチェスタエンコーダ／デコーダ
３３０:クロック発生部
３４０:メインメモリ
３５０:ブートメモリ
３６０:デュアルポートメモリ
３７０:バッファメモリ
３８０:フィールドバス接続手段

Claims (9)

  1. フィールドバスラインと接続されるフィールドバスインタフェースボードにおいて、
    全体の動作を制御するメイン制御部と、
    該メイン制御部の制御によりデータの優先順位を決めて入出力するメインメモリと、
    フィールドバスデータ送受信を制御するフィールドバス制御部と、
    前記フィールドバス制御部の制御によりフィールドバスラインに転送したり、フィールドバスラインから受信したデータをバッファリングするバッファメモリと、
    前記フィールドバス制御部の制御によりフィールドバスラインにデータを転送したり、フィールドバスラインからデータを受信するフィールドバス接続手段とを備え、前記メインメモリと前記バッファメモリとは前記メイン制御部と前記フィールドバス制御部とによって隔てられ、前記メインメモリと前記バッファメモリとはそれぞれ送受信データ共用であり、送受信データは前記メインメモリと前記バッファメモリとの両方においてバッファされることを特徴とするフィールドバスインタフェースボード。
  2. 前記フィールドバス制御部は、
    前記バッファメモリを直接に制御するためのメモリ直接制御器と、
    フィールドバスラインに送受信するデータをエンコーディング及びデコーディングするマンチェスタエンコーダ／デコーダとを備えることを特徴とする請求項１に記載のフィールドバスインタフェースボード。
  3. 前記メインメモリは、
    優先順位に基づき区分される緊急データ送受信部キューと、
    一般データ送受信部キューと、
    タイム送受信部キューと、
    緊急データバッファと、
    一般データバッファと、
    タイムデータバッファとから構成されることを特徴とする請求項１に記載のフィールドバスインタフェースボード。
  4. 前記バッファメモリは、
    制御レジスタとインタラプトレジスタ及び状態レジスタの領域である状態フラグレジスタと、
    受信されたデータを保存するデータ受信部循環キューと、
    データ転送時に臨時にデータを保存するデータ転送部バッファと、
    データがフィールドバスネットワークから受信される場合に自分のデータであるかを検索するために必要なアドレスフレームの当否を検査するためのアドレステーブル領域とに区分されることを特徴とする請求項１に記載のフィールドバスインタフェースボード。
  5. 前記メイン制御部は、
    前記メインメモリにデータ書込みのためにデータ長のインデックスを初期化する段階と、
    循環キューのヘッド及びテールインデックスを初期化する段階と、
    転送しようとするデータを循環キューに保存する段階と、
    前記循環キューのヘッドインデックスを増加させる段階と、
    前記循環キューのインデックスが予め設定されたキューの最大値と同一であれば循環キューのヘッドインデックスを初期化する段階と、
    前記データ長インデックスを増加させる段階と前記データ長インデックスが総データ長と一致すれば書込み終了する段階とを備えることを特徴とする請求項３に記載のフィールドバスインタフェースボード。
  6. 前記メイン制御部は、
    前記メインメモリのデータを読み出すため、循環キューのテールインデックスがヘッドインデックスと同一であるかを比較して、同一ならば受信循環キューでデータを読み出す段階と、
    循環キューの前記テールインデックスを増加させる段階と、
    前記テールインデックスが予め設定されたキューの最大値と同一であれば前記テールインデックスを初期化する段階とを備えることを特徴とする請求項３に記載のフィールドバスインタフェースボード。
  7. 前記フィールドバス制御部は、
    データを転送するために転送しようとするデータを保存する段階と、
    前記転送しようとするデータの開始ポインタを設定する段階と、
    前記転送しようとするデータ長を定義する段階と、
    データを転送する段階と、
    転送完了後インタラプトを発生させる段階と、
    前記メイン制御部から追加転送情報がなければ転送完了する段階を行うことを特徴とする請求項１に記載のフィールドバスインタフェースボード。
  8. 前記フィールドバス制御部は、
    データを受信するためフィールドバスラインからデータを受信すれば受信されたデータを前記データ受信部循環キューに保存する段階と、
    保存後前記データの最後ポインタを設定する段階と、
    前記ポインタ設定後受信完了インタラプトを発生させる段階と、
    前記インタラプト発生後受信関連レジスタを初期化する段階とを行うことを特徴とする請求項４に記載のフィールドバスインタフェースボード。
  9. 前記フィールドバス制御部は、アドレス認識のために前記フィールドバスラインから受信されたデータのアドレスと前記アドレステーブルの内容とを比較して一致すればインタラプトを発させ、該当アドレステーブルのポインタを前記メイン制御部に転送することを特徴とする請求項４に記載のフィールドバスインタフェースボード。
JP2002200563A 2001-11-16 2002-07-09 フィールドバスインタフェースボードの制御方法 Expired - Fee Related JP4022442B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-071337 2001-11-16
KR10-2001-0071337A KR100423969B1 (ko) 2001-11-16 2001-11-16 필드버스 인터페이스 보드 및 그 제어방법

Publications (2)

Publication Number Publication Date
JP2003169062A JP2003169062A (ja) 2003-06-13
JP4022442B2 true JP4022442B2 (ja) 2007-12-19

Family

ID=19716031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002200563A Expired - Fee Related JP4022442B2 (ja) 2001-11-16 2002-07-09 フィールドバスインタフェースボードの制御方法

Country Status (3)

Country Link
US (1) US7054982B2 (ja)
JP (1) JP4022442B2 (ja)
KR (1) KR100423969B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480605B1 (ko) * 2002-07-25 2005-04-06 삼성전자주식회사 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기
US8124929B2 (en) 2004-08-25 2012-02-28 Protarius Filo Ag, L.L.C. Imager module optical focus and assembly method
US7564019B2 (en) 2005-08-25 2009-07-21 Richard Ian Olsen Large dynamic range cameras
DE102005019970B4 (de) * 2005-04-27 2007-04-26 Phoenix Contact Gmbh & Co. Kg Adressvergabe für sichere Busteilnehmer
DE102005041455A1 (de) * 2005-08-31 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
KR100922290B1 (ko) * 2007-12-28 2009-10-15 엘에스산전 주식회사 저장 공간 분할을 이용한 디엠에이 버퍼 관리 방법 및장치, 메인루틴에서의 디엠에이 데이터 처리 방법 및 장치
DE102010009775B4 (de) * 2010-03-01 2012-06-21 Rittal Gmbh & Co. Kg Schaltschranküberwachungseinrichtung
US9399955B2 (en) * 2012-02-29 2016-07-26 General Electric Company Method and apparatus for local loop closure
CN103513596B (zh) * 2013-08-29 2015-12-09 清华大学 基于arm的mvb总线管理功能实现系统
CN105467899B (zh) * 2015-12-31 2018-11-16 中国科学院合肥物质科学研究院 一种同步实时多叶光栅控制系统
CN105446236B (zh) * 2016-01-05 2018-07-20 西安诺瓦电子科技有限公司 油价牌控制卡以及油价牌系统
CN105892359A (zh) * 2016-04-28 2016-08-24 中国科学院电子学研究所 一种多dsp并行处理系统及其处理方法
JP7000088B2 (ja) * 2017-09-15 2022-01-19 株式会社東芝 通知制御装置、通知制御方法及びプログラム
US10417423B2 (en) * 2017-10-13 2019-09-17 Gbs Laboratories, Llc TwinBoard mobile computing system
CN110120922B (zh) * 2019-05-14 2022-09-20 中核控制系统工程有限公司 一种基于fpga的数据交互网络管理系统及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03207196A (ja) * 1990-01-09 1991-09-10 Yamatake Honeywell Co Ltd 発信器
KR930007081B1 (ko) * 1990-12-26 1993-07-29 재단법인 한국전자통신연구소 필드버스 인터페이스보드
KR930007022B1 (ko) * 1990-12-26 1993-07-26 재단법인 한국전자통신연구소 필드버스 인터페이스 보드의 데이타 송수신 회로
KR940003335B1 (ko) * 1991-12-11 1994-04-20 재단법인 한국전자통신연구소 필드버스 네트워크에서 네트워크 사용권한 중재 서비스 방법
US6304934B1 (en) * 1995-10-13 2001-10-16 Smar Research Corporation Computer to fieldbus control system interface
US5980078A (en) * 1997-02-14 1999-11-09 Fisher-Rosemount Systems, Inc. Process control system including automatic sensing and automatic configuration of devices
EP0872800B8 (en) * 1997-04-14 2005-08-10 HMS Industrial Networks AB Method and device for exchanging data between two processor units
US6088665A (en) * 1997-11-03 2000-07-11 Fisher Controls International, Inc. Schematic generator for use in a process control network having distributed control functions
US6215907B1 (en) * 1998-06-26 2001-04-10 Fisher-Rosemont Systems, Inc. Recursive on-line wavelet data compression technique for use in data storage and communications
US6633782B1 (en) * 1999-02-22 2003-10-14 Fisher-Rosemount Systems, Inc. Diagnostic expert in a process control system
US6564268B1 (en) * 1999-03-17 2003-05-13 Rosemount Inc. Fieldbus message queuing method and apparatus
US6775707B1 (en) * 1999-10-15 2004-08-10 Fisher-Rosemount Systems, Inc. Deferred acknowledgment communications and alarm management
JP2002051388A (ja) * 2000-07-31 2002-02-15 Matsushita Electric Works Ltd 表示コントローラ
KR100419196B1 (ko) * 2001-07-06 2004-02-19 삼성전자주식회사 필드버스 인터페이스 보드

Also Published As

Publication number Publication date
US7054982B2 (en) 2006-05-30
JP2003169062A (ja) 2003-06-13
KR100423969B1 (ko) 2004-03-22
US20030097511A1 (en) 2003-05-22
KR20030040765A (ko) 2003-05-23

Similar Documents

Publication Publication Date Title
JP4022442B2 (ja) フィールドバスインタフェースボードの制御方法
US6523081B1 (en) Architecture using dedicated endpoints and protocol for creating a multi-application interface and improving bandwidth over universal serial bus
US6256687B1 (en) Managing data flow between a serial bus device and a parallel port
CN111221759B (zh) 一种基于dma的数据处理系统及方法
JPH03129548A (ja) デュアル・ポート・メモリとその通信方法
CN107562672A (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
JP2003158533A (ja) Ｕｓｂ−ｈｕｂデバイスおよびその制御方法
JPH0142415B2 (ja)
US7610415B2 (en) System and method for processing data streams
JP2003029804A (ja) フィールドバスインタフェースボード
US5430844A (en) Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception
CN116166581A (zh) 用于pcie总线的队列式dma控制器电路及数据传输方法
US6700887B1 (en) Packet transfer apparatus which generates access reject command during a DMA transfer
US5588120A (en) Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
US6766383B1 (en) Packet-based direct memory access
US7634602B2 (en) Bus system with few control lines
CN110727619B (zh) 基于sdio接口的通信系统及数据传输方法
US6418491B1 (en) Apparatus and method for controlling timing of transfer requests within a data processing apparatus
KR100243869B1 (ko) 컴퓨터용 can 제어카드 및 그 제어방법
JP2528879B2 (ja) 通信処理装置
KR0155659B1 (ko) 프로세서-노드간 정합장치
Bindal et al. System Bus
JPH07319841A (ja) シリアル制御装置
CN118474128A (zh) 一种多节点实时通讯的系统及方法
CN100461724C (zh) Pos收发控制装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4022442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees