CN109491950B

CN109491950B - 一种简化系统接口1553b远程终端电路

Info

Publication number: CN109491950B
Application number: CN201811126604.5A
Authority: CN
Inventors: 郭楹; 张奇荣; 张涛; 牛世琪; 徐静娴; 屈帅
Original assignee: Beijing Microelectronic Technology Institute; Mxtronics Corp
Current assignee: Beijing Microelectronic Technology Institute; Mxtronics Corp
Priority date: 2018-09-26
Filing date: 2018-09-26
Publication date: 2020-07-03
Anticipated expiration: 2038-09-26
Also published as: CN109491950A

Abstract

本发明涉及一种简化系统接口1553B远程终端电路，本发明在不改变原有1553B协议处理器结构，只是增加了输入控制逻辑，可以使此电路在无需微处理器初始化的情况下完成配置，为系统节省了一个微处理器及相关配套电路，从而极大简化了1553B终端数据采集系统的设计复杂度。提供了一种burst消息处理模式，用32*16bit FIFO暂时缓存BC发来的数据字，并在接受完最后一个数据字后并确认接收状态正确的情况下，实现数据字从FIFO到对应子系统存储区的搬移，可以减少与该电路与子系统的DMA握手次数。

Description

一种简化系统接口1553B远程终端电路

技术领域

本发明涉及一种简化系统接口1553B远程终端电路，属于1553B远程终端领域。

背景技术

1553B总线控制器是军用电子系统的“中枢神经”，在过去的50年中，1553B总线以其高可靠性、确定性等优点实现了传感器等电子设备的信息共享和传输，并已被广泛的应用于航空、航天、武器及舰船等军工领域，成为了联合式军用电子系统的典型代表。目前，使用最为广泛的是DDC公司生产的BU-65170系列电路。该电路每次上电都需要微处理器对其配置寄存器和存储器进行初始化，对于只需数据采集简单终端系统来说增加了系统的设计复杂度、体积、功耗。随着军用电子系统传感器日趋复杂，如何在不改变系统功能的前提下，对系统最大程度的简化便成为首要任务。

发明内容

本发明的目的在于克服现有技术的不足，提供一种简化系统接口1553B远程终端电路，在原有1553B总线协议处理器的基础上增加了自动配置逻辑，可以使该电路在无需微处理器参与的情况下，直接完成上电初始化，可以为A/D、D/A转换器、模拟开关提供一个低成本的1553B总线接口电路。

本发明目的通过如下技术方案予以实现：

提供一种简化系统接口1553B远程终端电路，包括消息收发模块、上电自动配置模块、RT协议逻辑模块以及DMA握手模块；

消息收发模块接收1553B总线消息，并发送给RT协议逻辑模块；RT协议逻辑模块将需要发送的消息进行编码后通过数据收发模块发送到1553B总线上；

上电自动配置模块根据配置引脚的配置，选择是否允许进行自动配置，如果不允许，则按照默认设置进行配置；如果通过DMA握手模块读取配置模式选择参数进行配置；

RT协议逻辑模块包含编解码模块以及RT协议状态机；编解码模块接收消息收发模块发送的消息，进行解码后转化为并行消息后，RT协议状态机判断是否为合法消息，如果为合法消息，则查讯RT协议状态机判断对应外设是否处于忙状态，如果处于忙状态则将任务挂起，并通过消息收发模块回复本节点处于忙状态；如果不处于忙状态，则处理当前消息，进行中断表查询，判断是否进行中断处理，如果进行中断处理，产生中断信号，外部设备进行中断处理；如果不是中断信号，则根据命令字判断为接收处理还是发送处理，如果为接收处理，则进行消息判决，数据字接收，并通过DMA握手模块写入外部设备中，如果为发送处理，则通过DMA握手模块读取数据，通过编解码模块进行编码后发送给数据收发模块。

优选的，还包括时钟选择模块，选择多种频率的时钟之一作为时钟输入。

优选的，多种频率的时钟包括10MHz，12MHz，16MHz以及20MHz时钟。

优选的，按照默认设置进行配置，包括上电自检启动使能、突发模式使能、子地址30开启FIFO使能、1553B协议选择、上电自检失败发送状态字终端标志置位以及自检失败RT在线使能。

优选的，上电自动配置模块RT协议逻辑包含配置寄存器模块，该模块是接收将从自动配置输入进来的6位配置信号，每一位信号对应是否使能一种工作模式；选择配置内部寄存器配置的64种工作状态；6位配置信号分别对应：a.使能上电自检；b.使能突发模式；c.用于暂存的子地址30使能，如果使能该功能，子地址30接收到的数据字只暂存在FIFO中，并不传输给外设，子地址30接收到发送数据字命令，发送的数据字直接从内部FIFO中读取；d.1553B/A协议选择；e.RT回环测试失败标志置位，该位如果置位，如果当前消息发生回环测试失败，在下一条非方式码消息的状态字中终端标志位会置位；f.自测试失败RT在线，如果使能，RT自测试失败后，RT依然能够在线接收消息，如果该位未使能，RT处于离线模式。

优选的，RT协议逻辑模块还包括FIFO，数据字接收后，如果采用突发模式，数据字暂时存入FIFO中，将一条消息数据写完后，通过DMA握手模块将该条消息写入外部设备中；如果不是突发模式，根据指令字计算发布设备的存储地址，数据字存入FIFO中，通过DMA握手模块将FIFO中的数据字写入外部设备中。

优选的，DMA握手模块通过DTREQ信号、DTGRT信号、DTACK信号及HS_FAIL信号进行握手控制，当需要与外部设备进行握手时，置位DTREQ信号，如果总线空闲，则置位DTGRT信号，允许DMA握手模块能够获得总线控制权，DMA握手模块置位DTACK信号，表示进行总线控制；如果总线在设定时间内没有置位DTGRT信号，DMA握手模块置位HS_FAIL信号。

优选的，上电自动配置模块的配置位，由DMA握手模块从D5-D0输入的数据进行设置，从而选择配置工作状态。

优选的，判断是否为合法消息的方法为：通过DMA握手模块在片外地址译码逻辑中查询“非法化”表，如果“非法化”表中包含该消息的命令字则判定该消息非法，片外地址译码逻辑置位ILLEGAL信号，如果“非法化”表中未包含该消息的命令字则判定该消息合法。

优选的，查讯RT协议状态机是否处于忙状态的方法为：RT协议逻辑模块在收到BC主机发过的命令字后，会将该命令字对应外设的子地址通过输出信号输出，该输出信号会作为预先设置好的“忙”表的输入，通过DMA握手模块在片外地址译码逻辑中查询“忙”表，如果“忙”表中包含该消息的命令字，则片外地址译码逻辑置位BUSY信号输入至RT协议逻辑模块，如果“忙”表中未包含该消息的命令字则判定该消息合法不忙。

本发明与现有技术相比具有如下优点：

(1)本发明在非常小的体积内集成了双收发器、协议逻辑和一个用于接收消息的FIFO。其提供MIL-STD-1553A/B，STANAG-3838，McAir和MIL-STD-1760等多协议支持。

(2)本发明在不改变原有1553B协议处理器结构，只是增加了输入控制逻辑，可以使此电路在无需微处理器初始化的情况下完成配置，为系统节省了一个微处理器及相关配套电路，从而极大简化了1553B终端数据采集系统的设计复杂度。

(3)本发明同时包含自动配置的特点，对于数据储存和其它不需要上位机的简化系统来说非常方便。为了简化系统接口，本发明包括一个适用于标准数据字的内部32字FIFO，这些用来确保完全的、连续的、一致的有效数据块被传输到系统。

(4)本发明设置BUSY信号进行总线忙查询，以往电路的“忙”位设置主要有两种：一种是通过电路配置寄存器置位“忙“，另一种首先要在配置寄存器选项中打开“忙”功能，再通过内部的“忙”逻辑结合着其内部存储器管理逻辑一起实现的，本电路通过设置BUSY输入信号，该信号只需通过增加外部基于PLD的译码逻辑来产生，也可以直接由外设控制，这样设置一方面可以减少其内部的”忙“逻辑、配置寄存器和存储器管理逻辑，从而简化电路逻辑，另一方面通过增加简单逻辑或直接控制便可实现该功能，从而使应用更加简单、灵活；与“BUSY”管脚类似，非法化功能也是通过ILLEGAL管脚进行非法化查询，以往电路的“非法化”设置，首先要在配置寄存器选项中打开“非法化”功能，再通过内部的“非法化”逻辑结合着其内部存储器管理逻辑一起实现的，本电路通过设置ILLEGAL输入信号，该信号只需通过增加外部基于PLD的译码逻辑来产生，也可以直接由外设控制，这样设置一方面可以减少其内部的”非法化“逻辑、配置寄存器和存储器管理逻辑，从而简化电路逻辑，另一方面通过增加简单逻辑或直接控制便可实现该功能，从而使应用更加简单、灵活；

(5)本发明设置突发模式，以往的1553B总线电路在接收到对端BC到本节点RT的数据，由于数据字都是逐个接收的，若中间有一个数据字出现错误，(如校验错误)，之前正确接收的数据字都已经存储在电路内部，并在所有数据字接收完毕后，通过状态字反馈给主机BC。而本电路在保留以往电路功能的基础上，增加了突发模式，突发模式是利用电路内部FIFO对对端BC发送过来的数据逐一进行接收，并且只有当所有数据字被接收正确后，才对FIFO中的数据字逐个向外设发送，发送之后通过将GBR信号拉低说明，此时对端发送过来的数据字已经正确的接收至对应外设中。这样只需在FIFO向外设搬移数据时进行一次DMA握手，便可避免以往电路每接收一个数据字需进行一次DMA握手，从而降低握手超时风险，提高电路收发消息可靠性；再者，只有当所有的数据都正常的接收至FIFO后，电路才将数据字搬移至外设，可以有效避免有错消息中的出现错误之前数据字在外设中的更新，从而提高外设消息数据的一致性。

附图说明

图1为本发明上电自动配置与简化系统接口结构示意图；

图2为本发明简化系统接口1553B远程终端电路内部原理图；

图3为本发明“非法化”/”忙”设置原理示意图；

图4为消息接收和发送模块结构示意图；

图5为RT协议状态机结构示意图。

具体实施方式

本发明提出，提供一种简化1553B的系统接口，该电路具备1553B总线的完全RT功能，其上电自动配置模块通过设置其配置寄存器进而实现对RT工作状态的设置，同时多时钟选择模块也通过设置寄存器模块确定电路的工作频率。从A或B收发器接收到的BC->RT的消息首先通过曼彻斯特II解码器进入通道选择模块进入RT协议逻辑，RT模块通过对该消息命令的解析出对应子系统的地址信息，并通过DMA的方式将数据传送给该子系统。这期间，如果使用burst模式，该电路会将收到的数据字先暂存于FIFO中，待最后一个数据字接收完毕后并确认有效后，将FIFO的数据连续搬移到对应子系统中。随后RT协议模块根据状态字控制模块输出对应的状态字经过通道选择模块，进而通过解码器从收发器输出。从A或B收发器接收到的RT->BC的消息首先通过曼彻斯特II解码器进入通道选择模块进入RT协议逻辑，随后RT协议模块根据状态字控制模块输出对应的状态字经过通道选择模块，进而通过解码器从收发器输出，紧接着RT模块通过对该消息命令的解析出对应子系统的地址信息，并通过DMA的方式将子系统采集的数据逐个取出，通过RT模块并经过通道选择模块从对应的解码器发出至对应的收发器。

提供一种简化1553B的系统接口，其包含消息收发模块、上电自动配置模块、RT协议逻辑模块、DMA握手模块以及时钟选择模块。

(1)消息收发模块

接收1553B总线消息，并发送给RT协议逻辑模块；RT协议逻辑模块将需要发送的消息进行编码后通过数据收发模块发送到1553B总线上；

(2)上电自动配置模块

该电路包括一个自动配置特征，即无需微处理器干预，就可实现对该电路工作状态的设置。将其内部配置寄存器该自动配置包含6位输入选择信号。通过这6位输入信号可以将电路的工作状态简化为64种组合，并通过AUTO_CFG可以使能或禁止自动配置。如果AUTO_CFG输入逻辑‘1’，那么将禁止自动配置选项，将电路初始化为只具有简单RT功能的工作状态，6个配置参数为其默认值。

接收输入的6位配置信号，每一位信号对应是否使能一种工作模式选择配置寄存器的64种工作状态；6位配置信号分别为：a.使能上电自检，即上电复位后可对电路内部编解码器、RT协议逻辑、存储器管理逻辑等单元进行全面检查；b.突发模式使能，该模式是将接收的BC到RT消息的数据字先暂存至其内部的FIFO中，当最后一个数据字被接收完并确认正确后，再将FIFO中的数据字逐一搬移至外设中。该模式可以减少DMA的握手次数；c.用于暂存的子地址30，如果使能该功能，子地址30接收到的数据字只暂存在FIFO中，并不传输给外设。接下来，子地址30接收到发送数据字命令，发送的数据字直接从内部FIFO中读取，不用再从外设取出，通过该功能可使无需外设加工的数据不通过DMA直接发送给主机，更高效可靠；d.1553B/A协议选择，如果该位使能，选择的是1553B协议，子地址31专门用来接收方式码命令，如果该位不使能，选择的是1553A协议，子地址31与其他子地址一样接收非方式码命令，这样该电路可兼容1553B/A两种协议；e.RT回环测试失败标志，该位置位，如果当前消息发生回环测试失败，在下一条非方式码消息的状态字中终端标志位会置位，该功能可根据用户需求设置，更灵活；f.自测试失败RT在线，该位如果使能，RT自测试失败后，RT依然可以在线接收消息，如果该位未使能，RT处于离线模式，该功能既保证了电路应用可靠性，又可满足用户在应用中的多种应用场景。

如果AUTO_CFG连接逻辑‘0’，那么依靠DMA方式从D5-D0读取配置参数。该传输出现在MSTCLR从逻辑‘0’转变到逻辑‘1’和DTREQ-to-DTGRT成功握手之后的RTACTIVE和DTACK输出是逻辑‘0’期间。

可以完成所有RT消息类型(BC到RT\RT到RT\RT到BC\广播消息)传输外，电路按照默认设置进行配置，可实现上电自检启动、突发模式使能、子地址30开启FIFO使能、1553B协议选择、上电自检失败发送状态字终端标志、自检失败RT在线。

(3)RT协议逻辑模块

RT协议逻辑模块是该电路的核心控制单元，该单元包含消息接收模块、消息发送模块、RT协议状态机。

总线消息接收模块有曼彻斯特解码器和同步先进先出(FIFO)存储器组成。结合图4，曼彻斯特解码器将收到的曼彻斯特双极性编码转换为普通二进制并行数据，并校验其有效性，1)如果此时设置的是burst模式，串并转换后的并行数据会被逐个写入同步FIFO，等所有数据写完并校验正确后，再将FIFO中缓存的数据逐个搬移至内部共享SRAM中；2)如果此时设置为非burst模式，串并转换后的并行数据会通过DMA方式逐个写入内部共享SRAM。

总线消息发送模块由SRAM管理逻辑和曼彻斯特编码器组成。结合图4，通过总线消息接收模块对接收到命令字的解析，该模块可以迅速定位需要发送的数据所在SRAM的地址，并从该地址将数据经过并串转换，将数据发给数据发送状态机并通过曼彻斯特编码器将数据发到通信总线上。

RT协议状态机主要负责在制定时间间隔内回应BC发出的命令，并为当前进行的总线处理事务的成功或是失败提供状态指示。RT模式的状态转换、存储器管理、计时控制和中断控制单元，其内部机构如图5所示。

当总线上无有效消息时，电路处于接收空闲状态。一旦收到符合本RT节点的指令字，电路开始读取指令字，并通过输入信号ILLEAGAL进行非法指令查询，进而通过输入BUSY信号进行总线忙查询(ILLEAGAL和BUSY的具体实现将在下文详细说明)，再进行中断表查询，消息判决确认是BC到RT的消息还是RT到BC的消息：1)如果是BC到RT的消息，继续进行数据字接收，计算存储地址，产生相应地址信号，将数据字存入对应子系统，最后回复RT的接收状态给BC；2)如果是RT到BC的消息，便进入发送状态控制状态机，首先发送状态字，之后产生对应的子系统地址译码映射输出，或将需要发送的数据从子系统取出经由RT协议逻辑发送通过通道选择模块至编码器，编码后将数据传输至收发器。

“非法化”

1553B总线控制电路都包括一个对命令字“非法化”的规定。如果命令是“非法化”的，电路将会置位状态字中的消息错误位并发送给总线控制器。原有的“非法化”命令是通过存储器中的“非法化”命令查询表完成的。

本电路的“非法化”命令功能实现方式如下：通过增加输入信号ILLEGAL，在接收到命令字的奇校验位中间过零点之后约2μs，采样输入信号ILLEGAL，此时，ILLEGAL的低电平可以“非法化”当前命令字，从而可将返回的状态字中消息错误位置位。基于广播、T/R位、子地址或者字计数/方式码的命令字“非法化”可依靠外部PROM、PLD或RAM器件执行，如图3所示：

外部器件可被用来定义具体命令的合法化。做为广播，T/R位，子地址，字计数和方式码功能的任何1553命令的可能子集可被“非法化”。“非法化”命令对应的输出应该直接被绑定在电路ILLEGAL输入信号。如果没有使用”非法化”功能，ILLEGAL应该被硬件置‘1’。

“忙”

同样，区别于以往1553B控制电路通过初始化存储器中的“忙”查找表实现状态字中“忙”位置位。简化系统接口1553B远程终端电路可以通过增加输入信号BUSY来控制其状态字“忙”位。简化系统接口1553B远程终端电路在当前接收命令字奇校验位中间过零点之后约2μs对BUSY进行采样。如果对于特定消息BUSY被采样为低，电路的状态字中的发送“忙”位的值将是逻辑‘1’。如果对于特定的消息BUSY被抽样为高，即该命令不“忙”。

与“非法化”功能类似，基于广播、T/R位、子地址或者字计数/方式码的命令字”忙”置位可依靠外部PROM、PLD或RAM器件执行。

(4)DMA握手和传输控制

电路包含一个16位的数据总线，一个12位的地址总线和6个控制信号线可以很方便的与子系统互联。数据线D15-D0是由双向三态信号组成。地址总线L_BRO，T/R，SA4-SA0和WC/MC/CWC4-0以及数据传输控制信号MEMOE和MEMWR都是双态输出信号。

控制信号包括标准的DMA握手信号DTREQ,DTGRT,DTACK以及传输控制输出MEMOE和MEMWR。HS_FAIL标志着与子系统握手失败。

简化系统接口1553B远程终端电路初始化中子系统与简化系统接口1553B远程终端电路之间的数据传输依靠DMA握手执行。数据读操作被规定为从子系统到简化系统接口1553B远程终端电路的数据传输，相反，数据写操作传输数据从简化系统接口1553B远程终端电路到子系统。数据传输是16位的。

为了响应发送命令简化系统接口1553B远程终端电路需要从外部子系统读取数据字。为了初始化数据字读传输，简化系统接口1553B远程终端电路将信号DTREG置低。如果子系统声明DTGRT及时，简化系统接口1553B远程终端电路将会之后声名L_BRO(逻辑‘0’)，T/R(高)，SA4-SA0和MC/CWC4-0的适当值；同时MEMWR高DTACK低和MEMOE低去使能读来自子系统的数据。每一个数据字传输完毕之后，地址总线输出CWC4-CWC0的值被增加。

(5)时钟选择模块

与以往1553B控制电路只有12MHz、16MHz两种时钟输入选择，并且必须依靠微处理器初始化1553B电路的寄存器实现对时钟选择相比，本电路通过增加输入信号CLK_SEL_1、CLK_SEL_0补充了10和20MHz两种频率，可在无微处理器参与的情况下实现电路在四种时钟频率下运行，如表2所示。

对于任何时钟频率，在时钟输入的上下边沿，译码器都采样输入数据。实际上，这种过采样提供了输入时钟频率两倍的采样频率。高采样率提高了过零失真容限和改良了位错误率性能。

电路提供一种在突发模式下与不带微处理器的简化系统连接的能力。在这个例子中，只需要一个外部锁存来缓冲电路向外部系统写的数据字。在突发模式下，在接收到最后一个字之前，所有接收的数据字都存储在内部FIFO中。接收到最后一个字时，如果消息有效，电路将把FIFO中的完整内容传递给系统，且GBR信号在突发周期之后的两个时钟周期内变为低电平。如果消息无效，FIFO中的数据将不会传递到外部系统，GBR信号保持为高。由于电路与子系统采用DMA方式进行数据交换，1553B一条消息最多可以传输32个数据字，而每个数据字传输都要进行一次DMA握手，增加了握手失败的风险。

为了响应接收命令，简化系统接口1553B远程终端电路将需要传输数据给子系统。有两种选择可以这样做，突发模式和非突发模式。突发模式，所有接受数据字以一种连续的突发方式从简化系统接口1553B远程终端电路传输到子系统。非突发模式，每一个单独数据字被接收之后，单个数据字立刻写给外部子系统。

为了初始化DMA写循环，简化系统接口1553B远程终端电路声明DTREQ为低。子系统通过DTGRT置低进行响应。如果DTGRT被及时置低，简化系统接口1553B远程终端电路将会之后声明DTACK为低。之后简化系统接口1553B远程终端电路将会声明L_BRO，T/R，SA4-SA0和MC/CWC4-0适当值，MEMOE高，MEMWR低，MEMWR将被声明为持续一个时钟周期的低。子系统之后可以使用MEMWR的上升或者下降延锁定数据。与DMA读操作类似，每完成一个DMA写操作地址输出CWC4到CWC0被增加。

在DTREQ被简化系统接口1553B远程终端电路声明为低之后，通过声明DTACK为逻辑“0”外部子系统有10μs时间响应。如果简化系统接口1553B远程终端电路声名DTREQ，但是子系统没有用DTGRT及时对简化系统接口1553B远程终端电路进行响应，去完成数据字传输，HSFAIL输出会被声明为低去通知握手失败的子系统，内部BIT字的12位将会被置“1”。如果握手失败出现在数据字读传输(发射命令)，简化系统接口1553B远程终端电路将会终止当前消息传输。至于握手失败发生在写传输(接收命令)时，简化系统接口1553B远程终端电路将会置位握手失败输出和BIT字位并且中止当前消息操作。

在有效命令字被接收或传输之后，简化系统接口1553B远程终端电路将会尝试执行下列操作中的一个：

(1)传输收到的1553数据给子系统，(2)从子系统读数据给1553总线传输，(3)在1553总线上传输状态字(上一个命令字或RT BIT字)，(4)置位状态字条件。

简化系统接口1553B远程终端电路用1553状态字响应所有的非广播消息给它们的RT地址。

不同的RT地址4-0(RT_AD_4＝MSB)和RT奇偶校验地址(RT_AD_P)用来配置为每一个唯一的RT地址，并且地址与校验位之和为奇数。如果RT_AD_4-0和RTP之和不是奇数，简化系统接口1553B远程终端电路将不会响应任何MIL-STD-1553命令或者传输从任何非广播消息接收到的数据。通过RT_AD_ERR引脚的低电平输出标志RT地址错误。输入信号RT_AD_LAT运行一个对RTAD4-RTAD0和RTADP的透明锁存。如果RT_AD_LAT是低，锁存输出跟踪输入口的当前值。如果RT_AD_LAT是高，内部锁存将输出锁定RT_AD_LAT由低到高转变时输入口的当前值。

RT地址和RT地址奇偶校验必须在1553命令字奇偶位中间交叉点之前被正确赋值，并且至少保持到第一个标准数据字之后。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims

1.一种简化系统接口1553B远程终端电路，其特征在于：包括消息收发模块、上电自动配置模块、RT协议逻辑模块以及DMA握手模块；

上电自动配置模块根据配置引脚的配置，选择是否允许进行自动配置，如果不允许，则按照默认设置进行配置；如果允许则通过DMA握手模块读取配置模式选择参数进行配置；

RT协议逻辑模块包含编解码模块以及RT协议状态机；编解码模块接收消息收发模块发送的消息，进行解码后转化为并行消息后，RT协议状态机判断是否为合法消息，如果为合法消息，则查询RT协议状态机判断对应外设是否处于忙状态，如果处于忙状态则将任务挂起，并通过消息收发模块回复本节点处于忙状态；如果不处于忙状态，则处理当前消息，进行中断表查询，判断是否进行中断处理，如果进行中断处理，产生中断信号，外部设备进行中断处理；如果不是中断信号，则根据命令字判断为接收处理还是发送处理，如果为接收处理，则进行消息判决，数据字接收，并通过DMA握手模块写入外部设备中，如果为发送处理，则通过DMA握手模块读取数据，通过编解码模块进行编码后发送给数据收发模块。

2.根据权利要求1所述的一种简化系统接口1553B远程终端电路，其特征在于，还包括时钟选择模块，选择多种频率的时钟之一作为时钟输入。

3.根据权利要求2所述的一种简化系统接口1553B远程终端电路，其特征在于，多种频率的时钟包括10MHz，12MHz，16MHz以及20MHz时钟。

4.根据权利要求1或2所述的一种简化系统接口1553B远程终端电路，其特征在于，按照默认设置进行配置，包括上电自检启动使能、突发模式使能、子地址30开启FIFO使能、1553B协议选择、上电自检失败发送状态字终端标志置位以及自检失败RT在线使能。

5.根据权利要求1或2所述的一种简化系统接口1553B远程终端电路，其特征在于，上电自动配置模块包含配置寄存器模块，配置寄存器模块接收从自动配置输入进来的6位配置信号，每一位信号对应是否使能一种工作模式；选择配置寄存器模块的64种工作状态；6位配置信号分别对应：a.使能上电自检；b.使能突发模式；c.用于暂存的子地址30使能，如果使能该功能，子地址30接收到的数据字只暂存在FIFO中，并不传输给外设，子地址30接收到发送数据字命令，发送的数据字直接从FIFO中读取；d.1553B/A协议选择；e.RT回环测试失败标志置位，该位如果置位，如果当前消息发生回环测试失败，在下一条非方式码消息的状态字中终端标志位会置位；f.自测试失败RT在线，如果使能，RT自测试失败后，RT依然能够在线接收消息，如果该位未使能，RT处于离线模式。

6.根据权利要求5所述的一种简化系统接口1553B远程终端电路，其特征在于，RT协议逻辑模块还包括FIFO，数据字接收后，如果采用突发模式，数据字暂时存入FIFO中，将一条消息数据写完后，通过DMA握手模块将该条消息写入外部设备中；如果不是突发模式，根据指令字计算发布设备的存储地址，数据字存入FIFO中，通过DMA握手模块将FIFO中的数据字写入外部设备中。

7.根据权利要求1或2所述的一种简化系统接口1553B远程终端电路，其特征在于，DMA握手模块通过DTREQ信号、DTGRT信号、DTACK信号及HS_FAIL信号进行握手控制，当需要与外部设备进行握手时，置位DTREQ信号，如果总线空闲，则置位DTGRT信号，允许DMA握手模块能够获得总线控制权，DMA握手模块置位DTACK信号，表示进行总线控制；如果总线在设定时间内没有置位DTGRT信号，DMA握手模块置位HS_FAIL信号。

8.根据权利要求7所述的一种简化系统接口1553B远程终端电路，其特征在于，上电自动配置模块的配置位，由DMA握手模块从D5-D0输入的数据进行设置，从而选择配置工作状态。

9.根据权利要求1或2所述的一种简化系统接口1553B远程终端电路，其特征在于，判断是否为合法消息的方法为：通过DMA握手模块在片外地址译码逻辑中查询“非法化”表，如果“非法化”表中包含该消息的命令字则判定该消息非法，片外地址译码逻辑置位ILLEGAL信号，如果“非法化”表中未包含该消息的命令字则判定该消息合法。

10.根据权利要求1或2所述的一种简化系统接口1553B远程终端电路，其特征在于，查询RT协议状态机是否处于忙状态的方法为：RT协议逻辑模块在收到BC主机发过的命令字后，会将该命令字对应外设的子地址通过输出信号输出，该输出信号会作为预先设置好的“忙”表的输入，通过DMA握手模块在片外地址译码逻辑中查询“忙”表，如果“忙”表中包含该消息的命令字，则片外地址译码逻辑置位BUSY信号输入至RT协议逻辑模块，如果“忙”表中未包含该消息的命令字则判定该消息合法不忙。