CN112749118B - 数据收发装置及其操作方法 - Google Patents
数据收发装置及其操作方法 Download PDFInfo
- Publication number
- CN112749118B CN112749118B CN201911034222.4A CN201911034222A CN112749118B CN 112749118 B CN112749118 B CN 112749118B CN 201911034222 A CN201911034222 A CN 201911034222A CN 112749118 B CN112749118 B CN 112749118B
- Authority
- CN
- China
- Prior art keywords
- data
- output data
- threshold value
- set time
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000012545 processing Methods 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims description 28
- 230000003044 adaptive effect Effects 0.000 description 15
- 230000007423 decrease Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Abstract
本申请公开一种数据收发装置及其操作方法。数据收发装置用来接收输入数据并传送输出数据。数据收发装置包含缓冲电路、储存电路、计时电路及控制电路。缓冲电路用来储存输入数据。储存电路用来储存输出数据。计时电路用来根据设定时间产生超时信号。控制电路用来处理输入数据以产生输出数据,并且将输出数据储存至储存电路,以及用来根据输出数据门限值及超时信号传送输出数据。控制电路根据初始条件及缓冲电路的状态调整设定时间及/或输出数据门限值。
Description
技术领域
本申请是关于电子装置,尤其是关于数据收发装置及其操作方法。
背景技术
图1为已知的电子装置100的功能方块图。电子装置100包含主机110、数据收发装置120以及数据传输接口130。数据收发装置120接收输入数据Din并且透过数据传输接口130将输出数据Dout传送至主机110。数据传输接口130例如是通用串行总线(UniversalSerial Bus,USB)、C类USB(USB type-C或Thunderbolt)、安全数字输入/出(securedigital input/output,SDIO)等接口。为了提升传输效率(例如数据吞吐量(datathroughput)),数据收发装置120常以批次的方式输出输出数据Dout。换言之,当输出数据Dout累积超过门限值后,或是预设时间到达后(即发生超时(time-out)),数据收发装置120才在同一次的传送中传送目前已累积的输出数据Dout。
门限值及默认时间攸关电子装置100的效能。太大的门限值会使主机110无法及时取得数据,而太小的门限值会降低传输效率(即低带宽利用率)。因为门限值的决定与主机110的内存大小息息相关,且主机110的内存大小没有标准规范,所以在决定门限值上增加了许多困难度。再者,不同的主机110及数据传输接口130(例如USB2.0、USB3.0、USB type-C等)也会影响预设时间及门限值的设定。因此,需要适应性地调整门限值及默认时间,以提升电子装置的效能。
发明内容
鉴于先前技术的不足,本申请之一目的在于提供一种数据收发装置及其操作方法,以提升电子装置的效能。
本申请公开一种数据收发装置,用来接收输入数据并传送输出数据,包含缓冲电路、储存电路、计时电路及控制电路。缓冲电路用来储存输入数据。储存电路用来储存输出数据。计时电路用来根据设定时间产生超时信号。控制电路用来处理输入数据以产生输出数据,并且将输出数据储存至储存电路,以及用来根据输出数据门限值及超时信号传送输出数据。控制电路根据初始条件及缓冲电路的状态调整设定时间及/或输出数据门限值。
本申请另公开一种数据收发装置的操作方法,数据收发装置包含缓冲电路及储存电路。操作方法包含以下步骤:接收输入数据,并且将输入数据储存至缓冲电路;处理输入数据以产生输出数据;将输出数据储存至储存电路;根据设定时间产生超时信号;根据输出数据门限值及超时信号传送输出数据;以及根据初始条件及缓冲电路的状态调整设定时间及/或输出数据门限值。
本申请另公开一种网络适配器,用来接收输入数据并传送输出数据。网络适配器包含缓冲电路、储存电路、计时电路及控制电路。缓冲电路用来储存输入数据。储存电路用来储存输出数据。计时电路用来产生超时信号。控制电路用来处理输入数据以产生输出数据,并且将输出数据储存至储存电路,以及用来根据超时信号传送输出数据。控制电路根据初始条件及缓冲电路的状态调整暂停包传送时机参数。
本申请的数据收发装置及其操作方法能够针对各种环境适应性地调整数据传送参数,以提高传输效率。相较于传统技术,本申请的数据收发装置及其操作方法能够自适应地调整,有助电路开发者省下针对各种硬件规格及/或应用环境进行客制化调整所需的人力成本。
有关本申请的特征、实作与功效,兹配合图式作实施例详细说明如下。
附图说明
图1为已知的电子装置的功能方块图;
图2为本申请一实施例的电子装置的功能方块图;
图3为本申请一实施例的数据收发装置的操作方法的流程图;
图4为图3的步骤S370的详细步骤;
图5为本申请一实施例的数据收发装置的操作方法的流程图;
图6为图5的步骤S580的一实施例的流程图;
图7为本申请一实施例的数据收发装置的操作方法的流程图;以及
图8为本申请一实施例的数据收发装置的操作方法的流程图。
具体实施方式
以下说明内容的技术用语参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释以本说明书的说明或定义为准。
本申请的公开内容包含数据收发装置及其操作方法。由于本申请的数据收发装置所包含的部分组件单独而言可能为已知组件,因此在不影响该装置实施例的充分公开及可实施性的前提下,以下说明对于已知组件的细节将予以节略。此外,本申请的数据收发装置的操作方法的部分或全部流程可以是软件及/或韧体的形式,并且可凭借本申请的数据收发装置或其等效装置来执行,在不影响该方法实施例的充分公开及可实施性的前提下,以下方法实施例的说明将着重于步骤内容而非硬件。
图2为本申请一实施例的电子装置的功能方块图。电子装置200包含主机210、数据收发装置220及数据传输接口230。数据收发装置220包含控制电路221、内存222、计时电路223、缓冲电路224、储存电路225及非易失性内存226。图3为本申请一实施例的数据收发装置的操作方法的流程图。以下的说明同时参阅图2及图3。
控制电路221接收输入数据Din(步骤S310),并且将输入数据Din储存至缓冲电路224(步骤S320)。缓冲电路224可以是先进先出(first-in first-out,FIFO)的缓存器或内存。接着控制电路221处理输入数据Din以产生输出数据Dout(步骤S330)。举例来说,当数据收发装置220是一个网络适配器(Network Interface Card,NIC)时,输入数据Din可以是含有标头的网络包,而输出数据Dout可以是网络包的内容;换言之,步骤S330的处理包含于特定标头位置设定对应的参数或值。产生输出数据Dout后,控制电路221将输出数据Dout储存至储存电路225(步骤S340)。在一些实施例中,储存电路225可以由动态随机存取内存(dynamic random access memory,DRAM)实现。计时电路223用来根据设定时间产生超时(time-out)信号(步骤S350),而控制电路221根据输出数据门限值及超时信号传送输出数据Dout至主机210(步骤S360)。设定时间可以储存在计时电路223的缓存器(图未示)及/或非易失性内存226中,而输出数据门限值可以储存在内存222及/或非易失性内存226中。控制电路221根据初始条件及缓冲电路224的状态调整设定时间及/或输出数据门限值(步骤S370)。
在一些实施例中,初始条件由主机210提供或设定,如图2的初始条件Cini所示,而数据收发装置220可以把初始条件Cini储存在内存222或非易失性内存226中。在一些实施例中,初始条件Cini可以跟数据传输接口230的种类、数据传输接口230上是否有集线器、输出数据Dout的数据流及/或单位时间内的数据量,及/或输入数据Din的数据流及/或单位时间内的数据量有关。如果集线器有内存,则集线器的内存大小也会影响主机210及数据收发装置220之间的数据传输效率。
图4为图3的步骤S370的详细步骤。当控制电路221调整设定时间及/或输出数据门限值时,控制电路221可以增加或减少设定时间及/或输出数据门限值。在一些实施例中,控制电路221单调增加或单调减少设定时间及/或输出数据门限值;换言之,控制电路221以单一方向调整设定时间及/或输出数据门限值,以减少电路的复杂度。
图5为本申请一实施例的数据收发装置的操作方法的流程图。接续图3的步骤S370,控制电路221于单次调整设定时间及/或输出数据门限值后(例如增加或减少一个步进值(step value)),判断是否需要再次调整设定时间及/或输出数据门限值(步骤S510)。在一些实施例中,若调整后不再发生包遗失(packet loss),则控制电路221判断不需再做调整(即步骤S510为否)。包遗失是指缓冲电路224已满而因此数据收发装置220无法再接收任何输入数据Din。在一些实施例中,控制电路221可以将遗失包的个数储存在内存222中,并且可以根据遗失包的个数调整设定时间及/或输出数据门限值。举例来说,如果增加(或减少)设定时间及/或输出数据门限值后遗失包的个数变少,则控制电路221于下次调整时继续增加(或减少)设定时间及/或输出数据门限值;相反的,如果增加(或减少)设定时间及/或输出数据门限值后遗失包的个数变多,则控制电路221于下次调整时减少(或增加)设定时间及/或输出数据门限值。
在其他的实施例中,步骤S510根据缓冲电路224的剩余或可用空间的大小来判断是否需再次调整设定时间及/或输出数据门限值。更明确地说,如果增加(或减少)设定时间及/或输出数据门限值后缓冲电路224的剩余或可用空间变大,则控制电路221于下次调整时继续增加(或减少)设定时间及/或输出数据门限值;相反的,如果增加(或减少)设定时间及/或输出数据门限值后缓冲电路224的剩余或可用空间变小,则控制电路221于下次调整时减少(或增加)设定时间及/或输出数据门限值。
当步骤S510判断为否,控制电路221可以将调整后的数值(即调整后的设定时间及/或输出数据门限值)储存在非易失性内存226中(步骤S520),并且将设定时间及/或输出数据门限值设定为调整后的数值(步骤S530),然后回到图3继续执行步骤S310~S370。
当步骤S510判断为是,则控制电路221检查调整后的数值是否已满足边界条件(步骤S540)。如果调整后的数值已到达或超过边界条件,则步骤S540判断为是,否则步骤S540判断为否。
在一些实施例中,边界条件由主机210提供或设定,如图2的边界条件Cbdr所示,而数据收发装置220可以把边界条件Cbdr储存在内存222或非易失性内存226中。在其他的实施例中,非易失性内存226储存边界条件的查找表,控制电路221可以根据数据传输接口230的种类,或输出数据Dout及/或输入数据Din的数据流及/或单位时间内的数据量,来找出适合当时状况边界条件。
在一些实施例中,边界条件可以跟数据传输接口230的种类、数据传输接口230上是否有集线器、输出数据Dout的数据流及/或单位时间内的数据量,及/或输入数据Din的数据流及/或单位时间内的数据量有关。
如果边界条件已满足(步骤S540判断为是),则控制电路221结束调整设定时间及/或输出数据门限值(步骤S550),并且将设定时间及/或输出数据门限值设定为原始设定值(default value)或边界条件(步骤S560)。原始设定值例如是未经过调整的设定时间及/或输出数据门限值,而且可以储存在非易失性内存226中。步骤S560结束后,控制电路221继续执行图3的步骤S310~S370。
如果边界条件未满足(步骤S540判断为否),则控制电路221判断是否应停止自适应调整(步骤S570或S580)。在步骤S570中停止自适应调整是由主机210控制,而在步骤S580中是数据收发装置220自行决定是否停止自适应调整。在一些实施例中,步骤S580可以在步骤S570之前。在一些实施例中,步骤S570及步骤S580可平行处理。当步骤S570或步骤S580为是,则控制电路221执行步骤S550及步骤S560,然后继续执行图3的步骤S310~S370。当步骤S570及步骤S580皆为否,则控制电路221继续调整设定时间及/或输出数据门限值(步骤S370)。主机210可以根据电子装置200的环境变化(以USB网络适配器为例,主机210的中央处理单元进入或离开「C state ratio」、网络适配器是否巨型帧(jumbo frame)、或是主机210进入U1/U2比(U1/U2 ratio)等等)及/或数据传输接口230的状态(例如无线USB WiFi信号的强度、缆线电池波的干扰程度,或USB集线器是否支持多业务转译器(multipletransaction translator,multi-TT)等等)来决定是否控制数据收发装置220停止自适应调整。控制电路221可以根据数据收发装置220的电路状态(例如,若电路状态已经落至一未预期状态时、电路状态已经使得整体系统运作耗电过高/热度过高,或电路状态落入无限循环无法停止等等)及/或数据传输接口230的状态来决定是否停止自适应调整。
图6为图5的步骤S580的一实施例的流程图。在这个实施例中,控制电路221判断自适应调整是否已经经过目标时间(步骤S610)及/或环境变化是否满足预设条件(步骤S620)。当步骤S610及步骤S620中任一者判断为是,则控制电路221停止数据收发装置220的自适应调整(即步骤S580判断为是)。当步骤S610及步骤S620的判断结果皆为否时,控制电路221继续执行数据收发装置220的自适应调整(即步骤S580判断为否)。在一些实施例中,步骤S620亦可以在步骤S610之前执行。在一些实施例中,步骤S620亦可以与步骤S610平行执行。目标时间可以由用户任意设定,较短的目标时间可以避免数据收发装置220在自适应调整上消耗过多电力。环境变化的默认条件可以是数据收发装置220的状态(例如热或耗电参数的变化)、数据传输接口230的状态及/或主机210的状态(例如休眠状态、永远开机且永远联机(always on always connected,AOAC)状态,或电池模式等等)。
图7为本申请一实施例的数据收发装置的操作方法的流程图。图7讨论数据收发装置220于自适应调整完成后(亦即图5的步骤S530或步骤S560结束)判断是否再次执行自适应调整的数个情境。在自适应调整完成后,数据收发装置220以调整后的设定时间及/或输出数据门限值操作(步骤S710),也就是执行图3的步骤S310至步骤S370。当以下三种条件的任一者满足时,控制电路221再次执行图5的调整程序:(1)数据传输接口230改变(步骤S720);(2)输出数据Dout及/或输入数据Din的数据流改变(步骤S730);或(3)输出数据Dout及/或输入数据Din的单位时间内的数据量改变(步骤S740)。举例来说,条件(1)可以是数据传输接口230由某一类的传输接口的第一种版本变成第二种版本(例如由USB 2.0变为USB3.0),或是由某一类的传输接口变成另一类的传输接口(例如由USB变为SDIO)。条件(2)可以是输出数据Dout及/或输入数据Din由大量数据变为小量数据,或是相反。条件(3)可以是输出数据Dout及/或输入数据Din的单位时间的数据量发生变化,例如由密集的数据变为疏松的数据,或是相反。图7仅举出一些实施例,本申请重新启动自适应调整的条件不限于上述三种。步骤S710、步骤S720及步骤S730的顺序不限于图7所示的顺序。
图8为本申请一实施例的数据收发装置的操作方法的流程图。图8讨论数据收发装置220于自适应调整完成后(亦即图5的步骤S530或步骤S560结束)重新启动的操作。于自适应调整完成后且数据收发装置220重新启动前(即步骤S810为否),数据收发装置220以调整后的设定时间及/或输出数据门限值操作(步骤S710)。当数据收发装置220重新启动(步骤S810为是),控制电路221判断是否将设定时间及/或输出数据门限值恢复为原始设定值(步骤S820)。当步骤S820为是,控制电路221将设定时间及/或输出数据门限值恢复为原始设定值(步骤S830),然后再次执行图5的调整程序。当步骤S820为否,控制电路221将设定时间及/或输出数据门限值维持在调整后的数值(步骤S840),然后再次执行图5的调整程序。
在一些实施例中,当数据收发装置220重新启动(步骤S810为是),亦可回到图3的流程,即继续执行图3的步骤S310~S370。
在一些实施例中,控制电路221可以是具有程序执行能力的电路或电子组件,例如中央处理器、微处理器或微处理单元,其凭借执行储存在内存222中的程序代码或程序指令来执行图3至图8的步骤。在其他的实施例中,本技术领域具有通常知识者可以根据以上的公开内容来设计控制电路221,也就是说,控制电路221可以是特殊应用集成电路(Application Specific Integrated Circuit,ASIC)或是由可程序化逻辑设备(Programmable Logic Device,PLD)等电路或硬件实作。
控制电路221除了可以在数据收发装置220处于工作状态下执行图5的调整程序,也可以在数据收发装置220处于休眠(suspend)状态下执行图5的调整程序。当数据收发装置220处于休眠状态时,控制电路221仍可接收输入数据Din及传送输出数据Dout。而无论主机210处于工作状态或休眠状态,控制电路221皆可执行图5的调整程序。
在一些实施例中,计时电路223是根据电子装置200的系统频率操作的计数器,而且当计数值达到目标值时发出超时信号并且重置计数值。调整设定时间意谓调整计数器的目标值。
在一些实施例中,当数据收发装置220是网络适配器时,控制电路221在图5的调整程序中是根据初始条件及缓冲电路224的状态调整暂停包(pause packet)传送时机参数,也就是调整暂停包启动时机。更明确地说,在自适化的调整过程中,若是设定时间及/或输出数据门限值需要加大往往意味着过大的数据流(超过缓冲电路224的容量),换言之,若是设定时间及/或输出数据门限值需要被放大且已到达各自的边界条件,那么控制电路221就拉长最后的暂停包传送对象等待条件去放缓对向传输装置(即发送输入数据Din的装置,图未示)的流速。原始设定若是缓冲电路224已没有空间收入任何包则控制电路221就发出暂停包,而此处若是设定时间及/或输出数据门限值已到达边界条件状况下,则控制电路221即加长对向收到暂停包的等待时间。
由于本技术领域具有通常知识者可凭借本申请的装置实施例的公开内容来了解本申请的方法实施例的实施细节与变化,因此,为避免赘文,在不影响该方法实施例的公开要求及可实施性的前提下,重复的说明在此予以节略。请注意,前揭图标中,组件的形状、尺寸、比例以及步骤的顺序等仅为示意,供本技术领域具有通常知识者了解本申请之用,非用以限制本申请。再者,前述实施例虽以处理网络包的数据收发装置为例,然而此并非对本申请的限制,本技术领域人士可依本申请的公开适当地将本申请应用于其它类型的数据收发装置。
虽然本申请的实施例如上所述,然而该些实施例并非用来限定本申请,本技术领域具有通常知识者可依据本申请的明示或隐含的内容对本申请的技术特征施以变化,凡此种种变化均可能属于本申请所寻求的专利保护范畴,换言之,本申请的专利保护范围须视本申请的权利要求书所界定者为准。
【符号说明】
100、200 电子装置
110、210 主机
120、220 数据收发装置
130、230 数据传输接口
Din 输入数据
Dout 输出数据
221 控制电路
222 内存
223 计时电路
224 缓冲电路
225 储存电路
226 非易失性内存
Cini 初始条件
Cbdr 边界条件
S310~S371、S510~S580、S610~S620、S710~S740、S810~S840 步骤
Claims (10)
1.一种数据收发装置,用来接收一输入数据并传送一输出数据,其特征在于,该数据收发装置包含:
一缓冲电路,用来储存该输入数据;
一储存电路,用来储存该输出数据;
一计时电路,用来根据一设定时间产生一超时信号;以及
一控制电路,用来处理该输入数据以产生该输出数据,并且将该输出数据储存至该储存电路,以及用来根据一输出数据门限值及该超时信号传送该输出数据;
其中该控制电路根据一初始条件及该缓冲电路的状态调整该设定时间及/或该输出数据门限值;
其中,所述初始条件选自以下组成的组:数据传输接口的种类、数据传输接口上是否有集线器、该输出数据的数据流、单位时间内的输出数据量、该输入数据的数据流及单位时间内的输入数据量;
其中,所述缓冲电路的状态是指所述缓冲电路的剩余或可用空间的大小及/或所述缓冲电路的剩余或可用空间的大小小于还是大于一门限值。
2.如权利要求1所述的数据收发装置,其特征在于,该控制电路更依据一边界条件决定是否停止调整该设定时间及/或该输出数据门限值。
3.如权利要求2所述的数据收发装置,其特征在于,当该设定时间及/或该输出数据门限值到达该边界条件时,该控制电路停止调整该设定时间及/或该输出数据门限值。
4.如权利要求3所述的数据收发装置,其特征在于,该控制电路使用一原始设定值作为该设定时间及/或该输出数据门限值,
而在该控制电路停止调整该设定时间及/或该输出数据门限值后,该控制电路将该设定时间及/或该输出数据门限值设为该原始设定值。
5.如权利要求3所述的数据收发装置,其特征在于,在该控制电路停止调整该设定时间及/或该输出数据门限值后,该控制电路以该边界条件设定该设定时间及/或该输出数据门限值。
6.如权利要求1所述的数据收发装置,其特征在于,该数据收发装置透过一数据传输接口耦接一主机,而当该数据传输接口改变时,该控制电路根据该初始条件及该缓冲电路的状态调整该设定时间及/或该输出数据门限值。
7.如权利要求1所述的数据收发装置,其特征在于,当该输出数据、该输入数据的数据流及单位时间内的数据量中至少一者改变时,该控制电路根据该初始条件及该缓冲电路的状态调整该设定时间及/或该输出数据门限值。
8.如权利要求1所述的数据收发装置,其特征在于,该控制电路使用一原始设定值作为该设定时间及/或该输出数据门限值,
而当该数据收发装置重新启动后,该控制电路将该设定时间及/或该输出数据门限值恢复成该原始设定值,并根据该初始条件及该缓冲电路的状态调整该设定时间及/或该输出数据门限值。
9.如权利要求1所述的数据收发装置,其特征在于,当该控制电路完成调整该设定时间及/或该输出数据门限值时,该设定时间及/或该输出数据门限值为一调整后的数值,而当该数据收发装置重新启动后,该控制电路系根据该初始条件、该缓冲电路的状态及该调整后的数值再次调整该设定时间及/或该输出数据门限值。
10.一种数据收发装置的操作方法,该数据收发装置包含一缓冲电路及一储存电路,其特征在于,该操作方法包含:
接收一输入数据,并且将该输入数据储存至该缓冲电路;
处理该输入数据以产生一输出数据;
将该输出数据储存至该储存电路;
根据一设定时间产生一超时信号;
根据一输出数据门限值及该超时信号传送该输出数据;以及
根据一初始条件及该缓冲电路的状态调整该设定时间及/
或该输出数据门限值,
其中,所述初始条件选自以下组成的组:数据传输接口的种类、数据传输接口上是否有集线器、该输出数据的数据流、单位时间内的输出数据量、该输入数据的数据流及单位时间内的输入数据量;
其中,所述缓冲电路的状态是指所述缓冲电路的剩余或可用空间的大小及/或所述缓冲电路的剩余或可用空间的大小小于还是大于一门限值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911034222.4A CN112749118B (zh) | 2019-10-29 | 2019-10-29 | 数据收发装置及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911034222.4A CN112749118B (zh) | 2019-10-29 | 2019-10-29 | 数据收发装置及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112749118A CN112749118A (zh) | 2021-05-04 |
CN112749118B true CN112749118B (zh) | 2024-03-29 |
Family
ID=75640081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911034222.4A Active CN112749118B (zh) | 2019-10-29 | 2019-10-29 | 数据收发装置及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112749118B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5566109A (en) * | 1993-12-28 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | EEPROM, write control method for EEPROM, and IC card |
US6275436B1 (en) * | 1993-04-08 | 2001-08-14 | Hitachi, Ltd | Flash memory control method and apparatus processing system therewith |
CN101154118A (zh) * | 2006-09-26 | 2008-04-02 | 三星电子株式会社 | 通用串行总线装置的时钟信号发生器 |
CN102193747A (zh) * | 2010-03-03 | 2011-09-21 | 群联电子股份有限公司 | 数据写入方法、可复写式非易失性存储器控制器及系统 |
KR20170046213A (ko) * | 2015-10-20 | 2017-05-02 | 에스케이하이닉스 주식회사 | 버퍼 회로 |
CN109491950A (zh) * | 2018-09-26 | 2019-03-19 | 北京时代民芯科技有限公司 | 一种简化系统接口1553b远程终端电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002501654A (ja) * | 1997-05-30 | 2002-01-15 | ミクロン テクノロジー,インコーポレイテッド | 256Megダイナミックランダムアクセスメモリ |
-
2019
- 2019-10-29 CN CN201911034222.4A patent/CN112749118B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275436B1 (en) * | 1993-04-08 | 2001-08-14 | Hitachi, Ltd | Flash memory control method and apparatus processing system therewith |
US5566109A (en) * | 1993-12-28 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | EEPROM, write control method for EEPROM, and IC card |
CN101154118A (zh) * | 2006-09-26 | 2008-04-02 | 三星电子株式会社 | 通用串行总线装置的时钟信号发生器 |
CN102193747A (zh) * | 2010-03-03 | 2011-09-21 | 群联电子股份有限公司 | 数据写入方法、可复写式非易失性存储器控制器及系统 |
KR20170046213A (ko) * | 2015-10-20 | 2017-05-02 | 에스케이하이닉스 주식회사 | 버퍼 회로 |
CN109491950A (zh) * | 2018-09-26 | 2019-03-19 | 北京时代民芯科技有限公司 | 一种简化系统接口1553b远程终端电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112749118A (zh) | 2021-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021012869A1 (zh) | 传输速率的确定方法、装置、设备和存储介质 | |
US8661167B2 (en) | DMA (direct memory access) coalescing | |
US6961309B2 (en) | Adaptive TCP delayed acknowledgment | |
US20190213166A1 (en) | Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors | |
US7430220B2 (en) | System load based dynamic segmentation for network interface cards | |
US20090077277A1 (en) | Methods and apparatus for decreasing power consumption and bus activity | |
US6981084B2 (en) | Apparatus and method for packet ingress interrupt moderation | |
KR101978457B1 (ko) | 피어-투-피어(p2p) 디바이스들 간 처리량을 개선시키기 위해 스레드 우선순위의 조절 | |
US8626963B2 (en) | Packet based data transfer system and method for host-slave interface | |
EP2497030A1 (en) | Systems, methods and apparatus for data communication | |
CN113312284A (zh) | 数据传输方法、装置、系统、存储介质及电子装置 | |
CN112749118B (zh) | 数据收发装置及其操作方法 | |
US6418474B1 (en) | Data transfer protocol flow controller and method | |
US9354696B2 (en) | Credit based power management | |
TWI735984B (zh) | 資料收發裝置及其操作方法 | |
US8279790B2 (en) | Packet buffering based at least in part upon packet receipt time interval weighted moving average | |
JP4373887B2 (ja) | パケット処理方法 | |
Chung et al. | Design and implementation of the high speed TCP/IP Offload Engine | |
CN107678987B (zh) | 一种dma传输的方法、装置及设备 | |
CN114741345B (zh) | 一种usb dma数据传输装置和方法 | |
TWI727269B (zh) | 通用序列匯流排裝置及其資料傳輸方法 | |
US8769164B2 (en) | Methods and apparatus for allocating bandwidth for a network processor | |
CN117118937A (zh) | 终端控制方法、装置、存储介质及电子设备 | |
CN114328343A (zh) | 一种嵌入式Linux系统中的数据处理方法、设备及介质 | |
CN117354254A (zh) | 一种基于lro超时和中断itr超时的联合中断控制方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |