CN115858433A - 重定时器模式的控制方法、系统、装置、设备及存储介质 - Google Patents
重定时器模式的控制方法、系统、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN115858433A CN115858433A CN202211663528.8A CN202211663528A CN115858433A CN 115858433 A CN115858433 A CN 115858433A CN 202211663528 A CN202211663528 A CN 202211663528A CN 115858433 A CN115858433 A CN 115858433A
- Authority
- CN
- China
- Prior art keywords
- retimer
- mode
- pcie
- register
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 38
- 238000004590 computer program Methods 0.000 claims description 18
- 238000012360 testing method Methods 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本申请涉及服务器技术领域,具体公开了一种重定时器模式的控制方法、系统、装置、设备及存储介质,通过识别目标PCIe链路所连接的PCIe设备的设备类型来确定对应的重定时器模式,进而确定目标PCIe链路上的第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数,从而根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数,提供了一种通过识别PCIe设备的设备类型来自动更改PCIe链路上重定时器的寄存器参数的方案,无需人工手动烧录更改重定时器的模式,提高了测试工作效率。
Description
技术领域
本申请涉及服务器技术领域,特别是涉及一种重定时器模式的控制方法、系统、装置、设备及存储介质。
背景技术
随着人工智能和大数据时代的发展,服务器的应用规模越来越大,其中AI服务器的比重在服务器领域也越来越重。与传统服务器相比而言,AI服务器架构往往更复杂,其中会使用到重定时器(Retimer)来对高速串行计算机扩展总线标准(peripheral componentinterconnect express,PCI-Express,又称PCIe)链路进行长度拓展。
重定时器的作用是增强PCIe信号的驱动能力以补偿链路损耗,其最大可以将PCIe链路长度扩展到两倍。然而,重定时器虽然可以补偿链路损耗,但是会带来更长的传输延时。
在实际应用中,PCIe 2.0的设备对链路延时要求较高,对信号完整性要求较低,使用重定时器会对PCIe 2.0的设备链路延时增大,容易造成报错。而PCIe 3.0及以上设备对链路延时要求较低,对信号完整性要求较高,所以需要使用重定时器。
在对机台调试时,往往可能涉及到PCIe 2.0设备和PCIe 3.0及以上设备同时使用的情况。此时需要人为地手动对重定时器的模式进行修改,这种情况不仅耽误测试人员时间,而且还需要烧录工具对重定时器的寄存器进行写入,费时费力。
提供一种便于切换链路重定时器工作模式的方案,是本领域技术人员需要解决的技术问题。
发明内容
本申请的目的是提供一种重定时器模式的控制方法、系统、装置、设备及存储介质,无需外部烧录工具手动更改服务器设备PCIe链路的各重定时器的寄存器参数的方式来更改重定时器模式。
为解决上述技术问题,本申请提供一种重定时器模式的控制方法,包括:
识别目标PCIe链路所连接的PCIe设备的设备类型;
根据所述设备类型确定所述目标PCIe链路的重定时器模式;
依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数;
根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
可选的,所述识别目标PCIe链路所连接的PCIe设备的设备类型,具体为:
获取中央处理器识别的所述PCIe设备的所述设备类型。
可选的,所述获取中央处理器识别的所述PCIe设备的设备类型,具体为:
获取所述中央处理器通过预设的所述中央处理器与所在设备的PCIe接口的直连通路获取的所述PCIe设备的所述设备类型。
可选的,所述获取中央处理器识别的所述PCIe设备的设备类型,具体为:
获取所述中央处理器通过所述目标PCIe链路获取的所述PCIe设备的所述设备类型。
可选的,还包括:
预先将所述目标PCIe链路上的各重定时器的寄存器参数设置为工作模式的寄存器参数。
可选的,所述依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数,具体为:
依据所述重定时器模式确定所述目标PCIe链路上待关闭工作模式的所述第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数。
可选的,应用于基板管理控制器;
所述根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数,具体为:
所述根据所述第一待设定重定时器的信息,通过I2C总线将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
可选的,还包括:
当接收到操作系统下发的重定时器模式切换命令时,识别所述重定时器模式切换命令得到第二待设定重定时器的信息以及对应的第二重定时器寄存器参数;
根据所述第二待设定重定时器的信息,将所述第二待设定重定时器的寄存器参数对应设置为所述第二重定时器寄存器参数。
为解决上述技术问题,本申请还提供一种重定时器模式的控制系统,包括:第一控制器和第二控制器;
其中,所述第一控制器的PCIe接口与所在设备的PCIe外设接口连接,用于识别所述PCIe外设接口连接的PCIe设备的设备类型;
所述第二控制器设于所述设备,所述第二控制器的输入端与所述第一控制器的输出端连接,所述第二控制器的输出端与所述设备的目标PCIe链路上的各重定时器分别连接,所述第二控制器用于根据所述设备类型确定所述目标PCIe链路的重定时器模式,依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
为解决上述技术问题,本申请还提供一种重定时器模式的控制装置,包括:
识别单元,用于识别目标PCIe链路所连接的PCIe设备的设备类型;
模式确定单元,用于根据所述设备类型确定所述目标PCIe链路的重定时器模式;
参数确定单元,用于依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数;
第一设置单元,用于根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
为解决上述技术问题,本申请还提供一种重定时器模式的控制设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序,所述计算机程序被所述处理器执行时实现如上述任意一项所述重定时器模式的控制方法的步骤。
为解决上述技术问题,本申请还提供一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任意一项所述重定时器模式的控制方法的步骤。
本申请所提供的重定时器模式的控制方法,通过识别目标PCIe链路所连接的PCIe设备的设备类型,来确定对应的重定时器模式,进而确定目标PCIe链路上的第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数,从而根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数,提供了一种通过识别PCIe设备的设备类型来自动更改PCIe链路上重定时器的寄存器参数的方案,相较于现有技术中切换PCIe设备后需要人工采用烧录工具对重定时器的寄存器进行写入来更改重定时器模式,本申请可以随着PCIe链路连接PCIe设备的更换而自动更改重定时器模式,从而极大方便了切换链路重定时器模式的工作,提高测试工作效率。
本申请还提供了一种重定时器模式的控制系统、装置、设备及存储介质,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种重定时器模式的控制系统的结构示意图;
图2为本申请实施例提供的一种重定时器模式的控制方法的流程图;
图3为本申请实施例提供的一种重定时器模式的控制装置的结构示意图;
图4为本申请实施例提供的一种重定时器模式的控制设备的结构示意图。
具体实施方式
本申请的核心是提供一种重定时器模式的控制方法、系统、装置、设备及存储介质,无需外部烧录工具手动更改服务器设备PCIe链路的各重定时器的寄存器参数的方式来更改重定时器模式。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
实施例一
图1为本申请实施例提供的一种重定时器模式的控制系统的结构示意图。
为便于理解,首先对本申请实施例提供的重定时器模式的控制系统进行介绍。
如图1所示,本申请实施例提供的重定时器模式的控制系统具体包括:第一控制器101和第二控制器102;
其中,第一控制器101的PCIe接口与所在设备的PCIe外设接口连接,用于识别PCIe外设接口连接的PCIe设备的设备类型;
第二控制器102设于设备,第二控制器102的输入端与第一控制器101的输出端连接,第二控制器102的输出端与设备的目标PCIe链路上的各重定时器分别连接,第二控制器102用于根据设备类型确定目标PCIe链路的重定时器模式,依据重定时器模式确定目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数。
需要说明的是,为方便区分,在本申请实施例中,重定时器启动后,重定时器的模式包括工作模式和直通模式。其中,工作模式即重定时器执行链路损耗补偿功能的模式。直通模式即重定时器关闭链路损耗补偿功能的模式。
本申请实施例中要区分的PCIe设备的设备类型,仅为PCIe设备的传输速率版本的不同,即PCIe 2.0设备、PCIe 3.0设备或PCIe 3.0以上的设备。
AI服务器中一般会涉及到重定时器。当测试人员定位不同速率的PCIe设备问题时,将不同速率的PCIe设备连接在服务器的PCIe外设接口上,此时为满足PCIe设备速率版本的通信需求,需要更改重定时器的模式。而现有技术中更改重定时器的模式时,均需要测试人员将专用的烧录工具通过重定时器预留的联合测试工作组(Joint Test ActionGroup,JTAG)接口来对重定时器的模式寄存器进行修改,使重定时器处于工作模式或是直通模式,以达到对链路延时及信号完整性均衡的目的,保证设备正常运行不出错。当使用PCIe 2.0设备时,需要将重定时器的模式改为直通模式;当使用PCIe 3.0及以上设备时,需要将重定时器的模式改为工作模式。并且当涉及多级重定时器时,需要将每个重定时器都进行人为修改。
对此,本申请实施例提供一种重定时器模式的控制系统,无需测试人员手动更改各重定时器的模式,只要在设备的PCIe外设接口连接PCIe设备,即可根据识别得到的PCIe设备的设备类型来自动切换PCIe链路上的各重定时器的模式。
在具体实施中,第一控制器101用于识别连接在设备的PCIe外设接口上的PCIe设备的设备类型。第一控制器101可以采用设备的中央处理器(Central Processing Unit,CPU),即采用设备中用于与PCIe设备通信连接的中央处理器来识别PCIe设备的设备类型。
目标PCIe链路指设备的中央处理器与设备的PCIe外设接口之间的PCIe链路,其中至少包括一个重定时器。
第二控制器102可以采用基板管理控制器(Baseboard Management Controller,BMC),基板管理控制器可以通过两线式串行总线(Inter-Integrated Circuit,下文简称I2C总线)与目标PCIe链路上的各重定时器连接。
根据路程远近,第一控制器101与设备的PCIe外设接口可以为直接连接,以方便地获取所连接的PCIe设备的设备类型。第一控制器101也可以通过目标PCIe链路与PCIe设备通信来获取PCIe设备的设备类型。
在接入PCIe设备后,第一控制器101识别PCIe设备的设备类型后,将PCIe设备的设备类型发送给第二控制器102。第二控制器102根据预设的PCIe设备的设备类型与目标PCIe链路的重定时器模式的对应关系,以及识别到的PCIe设备的设备类型,确定此时需要设置的目标PCIe链路的重定时器模式,再根据目标PCIe链路上包含重定时器的个数,确定要将哪个重定时器设置为工作模式、将哪个重定时器设置为直通模式。
当目标PCIe链路包含多个重定时器,且需要对其中部分重定时器设置为工作模式、其他重定时器设置为直通模式时,在重定时器类型相同的情况下,不限定实际选择设置为工作模式的重定时器的位置。
则如图1所示的,以第一控制器101采用CPU、第二控制器102采用BMC,目标PCIe链路包括两个重定时器(重定时器1、重定时器2)为例。CPU和BMC均留有平台环境式控制接口(Platform Environment Control Interface,PECI)进行彼此通信,只需保证BMC与重定时器互联,用于对重定时器的模式寄存器进行修改以设定重定时器的模式。
在接入PCIe设备后,CPU识别PCIe设备的设备类型,并将PCIe设备的设备类型通过PECI接口发送给BMC。BMC根据预设的PCIe设备的设备类型与目标PCIe链路的重定时器模式的对应关系,以及识别到的PCIe设备的设备类型,确定此时需要设置的目标PCIe链路的重定时器模式。
如插入设备PCIe接口的PCIe设备为PCIe 2.0设备时,则BMC通过I2C总线分别对两级重定时器的模式寄存器进行修改,具体可以将第一级重定时器的模式设置为工作模式,将第二级重定时器的模式设置为直通模式;或将第一级重定时器的模式设置为直通模式,将第二级重定时器的模式设置为工作模式。这种重定时器模式对于链路延时要求较高的为PCIe 2.0设备来说不会造成服务质量不足报错。
如插入设备PCIe接口的PCIe设备为PCIe 3.0及以上设备时,则BMC通过I2C总线分别对两级重定时器的模式寄存器进行修改,具体将第一级重定时器的模式和第二级重定时器的模式均设置为工作模式。这种重定时器模式对于链路延时要求较低但是对信号完整性要求较高的PCIe 3.0及以上设备更加合适。
当目标PCIe链路包含两个以上重定时器时,则根据预先测定的PCIe设备的设备类型与目标PCIe链路开启重定时器的对应关系确定要开启工作模式的重定时器的个数。
本申请实施例提供的重定时器模式的控制系统,通过第一控制器101识别目标PCIe链路所连接的PCIe设备的设备类型,第二控制器102根据PCIe设备的设备类型来确定目标PCIe链路上的重定时器模式,进而确定目标PCIe链路上的第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数,从而根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数,提供了一种通过识别PCIe设备的设备类型来自动更改PCIe链路上重定时器的寄存器参数的方案,相较于现有技术中切换PCIe设备后需要人工采用烧录工具对重定时器的寄存器进行写入来更改重定时器模式,本申请实施例提供的重定时器模式的控制系统可以随着PCIe链路连接PCIe设备的更换而自动更改重定时器模式,从而极大方便了切换链路重定时器模式的工作,提高测试工作效率。
请参考上述重定时器模式的控制系统,下面结合附图对本申请实施例提供的重定时器模式的控制方法进行说明。
实施例二
图2为本申请实施例提供的一种重定时器模式的控制方法的流程图。
如图2所示,本申请实施例提供的重定时器模式的控制方法包括:
S201:识别目标PCIe链路所连接的PCIe设备的设备类型。
S202:根据设备类型确定目标PCIe链路的重定时器模式。
S203:依据重定时器模式确定目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数。
S204:根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数。
在具体实施中,预先确定PCIe设备的设备类型与目标PCIe链路的重定时器模式的对应关系,具体可以针对设备中所包含的PCIe链路进行实验测得,对于不同的目标PCIe链路,在连接不同类型的PCIe设备时,采用何种重定时器模式的组合方式能够满足PCIe设备的需求(时延需求、信号损耗需求等)。
如本申请实施例一所介绍的,本申请实施例提供的重定时器模式的控制方法可以应用于基板管理控制器,也可以应用于设备中另一控制器,该控制器需要与设备的目标PCIe链路中各重定时器互联以能够直接修改各重定时器的模式寄存器,且该控制器能够自行或间接地获取目标PCIe链路所连接的PCIe设备的设备类型。
对于S201来说,通过目标PCIe链路末端的PCIe外设接口访问连接在该PCIe外设接口的PCIe设备,识别该PCIe设备的设备类型。如上文所述的,具体可以基于所在执行主体与PCIe设备的直接连接去直接识别PCIe设备的设备类型,也可以通过其他识别设备来间接识别PCIe设备的设备类型。
通常,目标PCIe链路设于设备的中央处理器与PCIe外设接口之间,故S201中识别目标PCIe链路所连接的PCIe设备的设备类型,具体可以为:获取中央处理器识别的PCIe设备的设备类型。
而利用中央处理器识别PCIe设备的设备类型,可以增设一条中央处理器与PCIe外设接口之间的直连通道来专门用于识别连接在PCIe外设接口的PCIe设备的设备类型,则获取中央处理器识别的PCIe设备的设备类型,具体可以为:获取中央处理器通过预设的中央处理器与所在设备的PCIe接口的直连通路获取的PCIe设备的设备类型。
或者可以直接通过目标PCIe链路获取的PCIe设备的设备类型。则获取中央处理器识别的PCIe设备的设备类型,具体可以为:获取中央处理器通过目标PCIe链路获取的PCIe设备的设备类型。
对于S202来说,根据预先确定的PCIe设备的设备类型与目标PCIe链路的重定时器模式的对应关系,以及S201中识别得到的重定时器的设备类型,来确定当前需要设定目标PCIe链路的重定时器模式。该重定时器模式的表达形式可以为:设置目标PCIe链路中的多少个重定时器为工作模式,而另外的重定时器为直通模式。
对于S203,根据S202分析得到的当前需要设定的目标PCIe链路的重定时器模式,进一步确定要设定的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数。例如目标PCIe链路中有两个重定时器,而当前连接的PCIe设备的设备类型为PCIe 2.0设备,则按照预先实验得到的对应关系,知晓当前需要控制一个重定时器的模式为工作模式,另一个重定时器的模式为直通模式。则在S203中需要进一步确定具体将哪一个重定时器设置为工作模式。在S203中,若针对目标PCIe链路的重定时器模式可以有多种重定时器的模式的组合,则可以随机选择一个组合。或者按照固定的顺序去设置,如优先设置中央处理器一侧开始的重定时器为工作模式。
对于S204,根据S203确定的要设定的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,执行对对应重定时器的模式寄存器的更改设定。
若本申请提供的重定时器模式的控制方法应用于基板管理控制器,则S204:根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数,具体可以为:根据第一待设定重定时器的信息,通过I2C总线将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数。
本申请实施例提供的重定时器模式的控制方法,通过识别目标PCIe链路所连接的PCIe设备的设备类型,来确定对应的重定时器模式,进而确定目标PCIe链路上的第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数,从而根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数,提供了一种通过识别PCIe设备的设备类型来自动更改PCIe链路上重定时器的寄存器参数的方案,相较于现有技术中切换PCIe设备后需要人工采用烧录工具对重定时器的寄存器进行写入来更改重定时器模式,本申请实施例可以随着PCIe链路连接PCIe设备的更换而自动更改重定时器模式,从而极大方便了切换链路重定时器模式的工作,提高测试工作效率。
实施例三
在上述实施例的基础上,为保证通信质量,以确定首先能够识别到PCIe设备的设备类型,本申请实施例提供的重定时器模式的控制方法还可以包括:预先将目标PCIe链路上的各重定时器的寄存器参数设置为工作模式的寄存器参数。
在具体实施中,可以在设备启动时将目标PCIe链路上的各重定时器的寄存器参数均设置为与工作模式对应的寄存器参数。即将各重定时器均配置为工作模式。从而在设备启动后,无论目标PCIe链路连接怎样速率的PCIe设备均可以优先满足信号损耗需求。
则S203:依据重定时器模式确定目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,具体可以为:依据重定时器模式确定目标PCIe链路上待关闭工作模式的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数。
或者,为保证时延需求,本申请实施例提供的重定时器模式的控制方法还可以包括:预先将目标PCIe链路上的各重定时器的寄存器参数设置为直通模式的寄存器参数。则S203:依据重定时器模式确定目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,具体可以为:依据重定时器模式确定目标PCIe链路上待开启工作模式的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数。
实施例四
在上述实施例的基础上,除了通过识别目标PCIe链路末端连接的PCIe设备的设备类型来自动配置目标PCIe链路的重定时器模式外,还可以接收来自操作系统的重定时器模式配置命令。
本申请实施例提供的重定时器模式的控制方法还可以包括:
当接收到操作系统下发的重定时器模式切换命令时,识别重定时器模式切换命令得到第二待设定重定时器的信息以及对应的第二重定时器寄存器参数;
根据第二待设定重定时器的信息,将第二待设定重定时器的寄存器参数对应设置为第二重定时器寄存器参数。
在具体实施中,在S204之后,读取各重定时器的模式寄存器的参数以确定当前目标PCIe链路的重定时器模式,并将目标PCIe链路的重定时器模式在web界面中进行显示,以供测试人员查看。
如通过S201~S204没有成功实现根据自动识别得到的PCIe设备的设备类型确定目标PCIe链路的重定时器模式并自动进行重定时器的模式寄存器的配置工作,则还可以接收测试人员通过操作系统下发的重定时器模式切换命令时,识别重定时器模式切换命令得到第二待设定重定时器的信息以及对应的第二重定时器寄存器参数,并根据第二待设定重定时器的信息,将第二待设定重定时器的寄存器参数对应设置为第二重定时器寄存器参数。
需要说明的是,本申请实施例中的第二待设定重定时器、第二重定时器寄存器参数仅为与第一待设定重定时器、第一重定时器寄存器参数区分用。如是为了将S201~S204没有成功执行的配置重定时器模式的任务改为通过操作系统下发重定时器模式切换命令执行,则第二待设定重定时器与第一待设定重定时器指同样的重定时器,第二重定时器寄存器参数与第一重定时器寄存器参数相同。
上文详述了重定时器模式的控制方法对应的各个实施例,在此基础上,本申请还公开了与上述方法对应的重定时器模式的控制装置、设备及存储介质。
实施例五
图3为本申请实施例提供的一种重定时器模式的控制装置的结构示意图。
如图3所示,本申请实施例提供的重定时器模式的控制装置包括:
识别单元301,用于识别目标PCIe链路所连接的PCIe设备的设备类型;
模式确定单元302,用于根据设备类型确定目标PCIe链路的重定时器模式;
参数确定单元303,用于依据重定时器模式确定目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数;
第一设置单元304,用于根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数。
进一步的,识别单元301识别目标PCIe链路所连接的PCIe设备的设备类型,具体为:获取中央处理器识别的PCIe设备的设备类型。
进一步的,识别单元301获取中央处理器识别的PCIe设备的设备类型,具体为:获取中央处理器通过预设的中央处理器与所在设备的PCIe接口的直连通路获取的PCIe设备的设备类型。
进一步的,识别单元301获取中央处理器识别的PCIe设备的设备类型,具体为:
获取中央处理器通过目标PCIe链路获取的PCIe设备的设备类型。
进一步的,本申请实施例提供的重定时器模式的控制装置还可以包括:
默认配置单元,用于预先将目标PCIe链路上的各重定时器的寄存器参数设置为工作模式的寄存器参数。
在此基础上,参数确定单元303依据重定时器模式确定目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,具体为:
依据重定时器模式确定目标PCIe链路上待关闭工作模式的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数。
进一步的,本申请实施例提供的重定时器模式的控制装置可以应用于基板管理控制器;
则第一设置单元304根据第一待设定重定时器的信息,将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数,具体可以为:
根据第一待设定重定时器的信息,通过I2C总线将第一待设定重定时器的寄存器参数对应设置为第一重定时器寄存器参数。
进一步的,本申请实施例提供的重定时器模式的控制装置还可以包括:
接收单元,用于当接收到操作系统下发的重定时器模式切换命令时,识别重定时器模式切换命令得到第二待设定重定时器的信息以及对应的第二重定时器寄存器参数;
第二设置单元,用于根据第二待设定重定时器的信息,将第二待设定重定时器的寄存器参数对应设置为第二重定时器寄存器参数。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
实施例六
图4为本申请实施例提供的一种重定时器模式的控制设备的结构示意图。
如图4所示,本申请实施例提供的重定时器模式的控制设备包括:
存储器410,用于存储计算机程序411;
处理器420,用于执行计算机程序411,该计算机程序411被处理器420执行时实现如上述任意一项实施例所述重定时器模式的控制方法的步骤。
其中,处理器420可以包括一个或多个处理核心,比如3核心处理器、8核心处理器等。处理器420可以采用数字信号处理DSP(Digital Signal Processing)、现场可编程门阵列FPGA(Field-Programmable Gate Array)、可编程逻辑阵列PLA(Programmable LogicArray)中的至少一种硬件形式来实现。处理器420也可以包括主处理器和协处理器,主处理器是用于对在唤醒状态下的数据进行处理的处理器,也称中央处理器CPU(CentralProcessing Unit);协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中,处理器420可以集成有图像处理器GPU(Graphics Processing Unit),GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中,处理器420还可以包括人工智能AI(Artificial Intelligence)处理器,该AI处理器用于处理有关机器学习的计算操作。
存储器410可以包括一个或多个存储介质,该存储介质可以是非暂态的。存储器410还可包括高速随机存取存储器,以及非易失性存储器,比如一个或多个磁盘存储设备、闪存存储设备。本实施例中,存储器410至少用于存储以下计算机程序411,其中,该计算机程序411被处理器420加载并执行之后,能够实现前述任一实施例公开的重定时器模式的控制方法中的相关步骤。另外,存储器410所存储的资源还可以包括操作系统412和数据413等,存储方式可以是短暂存储或者永久存储。其中,操作系统412可以为Windows。数据413可以包括但不限于上述方法所涉及到的数据。
在一些实施例中,重定时器模式的控制设备还可包括有显示屏430、电源440、通信接口450、输入输出接口460、传感器470以及通信总线480。
本领域技术人员可以理解,图4中示出的结构并不构成对重定时器模式的控制设备的限定,可以包括比图示更多或更少的组件。
本申请实施例提供的重定时器模式的控制设备,包括存储器和处理器,处理器在执行存储器存储的程序时,能够实现如上所述的重定时器模式的控制方法,效果同上。
实施例七
需要说明的是,以上所描述的装置、设备实施例仅仅是示意性的,例如,模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本申请各个实施例所述方法的全部或部分步骤。
为此,本申请实施例还提供一种存储介质,该存储介质上存储有计算机程序,计算机程序被处理器执行时实现如重定时器模式的控制方法的步骤。
该存储介质可以包括:U盘、移动硬盘、只读存储器ROM(Read-Only Memory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的重定时器模式的控制方法的步骤,效果同上。
以上对本申请所提供的一种重定时器模式的控制方法、系统、装置、设备及存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统、装置、设备及存储介质而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (12)
1.一种重定时器模式的控制方法,其特征在于,包括:
识别目标PCIe链路所连接的PCIe设备的设备类型;
根据所述设备类型确定所述目标PCIe链路的重定时器模式;
依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数;
根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
2.根据权利要求1所述的控制方法,其特征在于,所述识别目标PCIe链路所连接的PCIe设备的设备类型,具体为:
获取中央处理器识别的所述PCIe设备的所述设备类型。
3.根据权利要求2所述的控制方法,其特征在于,所述获取中央处理器识别的所述PCIe设备的设备类型,具体为:
获取所述中央处理器通过预设的所述中央处理器与所在设备的PCIe接口的直连通路获取的所述PCIe设备的所述设备类型。
4.根据权利要求2所述的控制方法,其特征在于,所述获取中央处理器识别的所述PCIe设备的设备类型,具体为:
获取所述中央处理器通过所述目标PCIe链路获取的所述PCIe设备的所述设备类型。
5.根据权利要求1所述的控制方法,其特征在于,还包括:
预先将所述目标PCIe链路上的各重定时器的寄存器参数设置为工作模式的寄存器参数。
6.根据权利要求5所述的控制方法,其特征在于,所述依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数,具体为:
依据所述重定时器模式确定所述目标PCIe链路上待关闭工作模式的所述第一待设定重定时器的信息以及对应的所述第一重定时器寄存器参数。
7.根据权利要求1所述的控制方法,其特征在于,应用于基板管理控制器;
所述根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数,具体为:
所述根据所述第一待设定重定时器的信息,通过I2C总线将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
8.根据权利要求1所述的控制方法,其特征在于,还包括:
当接收到操作系统下发的重定时器模式切换命令时,识别所述重定时器模式切换命令得到第二待设定重定时器的信息以及对应的第二重定时器寄存器参数;
根据所述第二待设定重定时器的信息,将所述第二待设定重定时器的寄存器参数对应设置为所述第二重定时器寄存器参数。
9.一种重定时器模式的控制系统,其特征在于,包括:第一控制器和第二控制器;
其中,所述第一控制器的PCIe接口与所在设备的PCIe外设接口连接,用于识别所述PCIe外设接口连接的PCIe设备的设备类型;
所述第二控制器设于所述设备,所述第二控制器的输入端与所述第一控制器的输出端连接,所述第二控制器的输出端与所述设备的目标PCIe链路上的各重定时器分别连接,所述第二控制器用于根据所述设备类型确定所述目标PCIe链路的重定时器模式,依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数,根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
10.一种重定时器模式的控制装置,其特征在于,包括:
识别单元,用于识别目标PCIe链路所连接的PCIe设备的设备类型;
模式确定单元,用于根据所述设备类型确定所述目标PCIe链路的重定时器模式;
参数确定单元,用于依据所述重定时器模式确定所述目标PCIe链路上的第一待设定重定时器的信息以及对应的第一重定时器寄存器参数;
第一设置单元,用于根据所述第一待设定重定时器的信息,将所述第一待设定重定时器的寄存器参数对应设置为所述第一重定时器寄存器参数。
11.一种重定时器模式的控制设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序,所述计算机程序被所述处理器执行时实现如权利要求1至8任意一项所述重定时器模式的控制方法的步骤。
12.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至8任意一项所述重定时器模式的控制方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211663528.8A CN115858433A (zh) | 2022-12-23 | 2022-12-23 | 重定时器模式的控制方法、系统、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211663528.8A CN115858433A (zh) | 2022-12-23 | 2022-12-23 | 重定时器模式的控制方法、系统、装置、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115858433A true CN115858433A (zh) | 2023-03-28 |
Family
ID=85654207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211663528.8A Pending CN115858433A (zh) | 2022-12-23 | 2022-12-23 | 重定时器模式的控制方法、系统、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115858433A (zh) |
-
2022
- 2022-12-23 CN CN202211663528.8A patent/CN115858433A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021212948A1 (zh) | 存储系统启动方法、装置及计算机可读存储介质 | |
CN109324991B (zh) | 一种pcie设备的热插拔装置、方法、介质及系统 | |
CN112000351B (zh) | Bmc固件的更新方法、更新装置、更新设备及存储介质 | |
EP3062216A1 (en) | Network bios management | |
US20110040916A1 (en) | System reconfiguration of expansion cards | |
US10140231B2 (en) | Flexible port configuration based on interface coupling | |
CN112825011A (zh) | PCIe设备的上下电控制方法以及系统 | |
CN106154072B (zh) | 一种电子设备测试系统及方法 | |
CN115905094A (zh) | 一种电子设备及其PCIe拓扑配置方法和装置 | |
CN107273249B (zh) | 主板测试方法、处理器和主板测试系统 | |
CN112996020A (zh) | 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端 | |
CN114442930A (zh) | 组磁盘阵列的控制方法、装置、电子设备及可读存储介质 | |
CN113608684B (zh) | 内存信息获取方法、装置、系统、电子设备及存储介质 | |
CN109086081B (zh) | 一种即时提示SATA和NVMe设备在位变化的方法、系统及介质 | |
CN111104271A (zh) | 一种带内刷新固件过程的稳定性测试方法、装置及设备 | |
CN114185720B (zh) | 服务器动态热备份的方法、装置、设备及存储介质 | |
CN117708029A (zh) | Pcie拓扑结构模拟方法、装置、设备及介质 | |
CN113272785B (zh) | 一种挂载文件系统的方法、终端设备及存储介质 | |
CN114461142B (zh) | 一种读写Flash数据的方法、系统、装置及介质 | |
CN112885403B (zh) | 一种Flash控制器的功能测试方法、装置及设备 | |
CN115858433A (zh) | 重定时器模式的控制方法、系统、装置、设备及存储介质 | |
CN103902301A (zh) | 读取bios的方法、装置以及处理器 | |
CN114253781B (zh) | 测试方法、装置、设备及存储介质 | |
CN111061677B (zh) | Fpga配置方法、装置以及fpga器件 | |
CN115221092A (zh) | Pci-e卡可分配的总线确定方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |