CN116069694A - 中断处理方法、装置、服务器、电子设备及存储介质 - Google Patents
中断处理方法、装置、服务器、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116069694A CN116069694A CN202310208627.5A CN202310208627A CN116069694A CN 116069694 A CN116069694 A CN 116069694A CN 202310208627 A CN202310208627 A CN 202310208627A CN 116069694 A CN116069694 A CN 116069694A
- Authority
- CN
- China
- Prior art keywords
- interrupt
- target
- conflict
- external device
- external devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 37
- 238000012545 processing Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012163 sequencing technique Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明提供一种中断处理方法、装置、服务器、电子设备及存储介质，涉及服务器技术领域，该中断处理方法包括接收外接设备发送的串行中断请求，基于预设控制逻辑将串行中断请求发送至南桥芯片；其中，预设控制逻辑用于控制南桥芯片接收到的串行中断请求的中断号不冲突，由此通过复杂可编程逻辑器件的预设控制逻辑来实现串行中断请求不冲突。
Description
技术领域
本发明涉及服务器技术领域，尤其涉及一种中断处理方法、装置、服务器、电子设备及存储介质。
背景技术
随着服务器功能的提升，服务器上配置的设备也越来越多，在每台服务器的系统中，是由一个中断控制器8259或是其它的芯片内来控制系统中每个设备的中断控制，目前共有16组IRQ（Interrupt Request，串行中断请求），去掉其中用来作桥接的一组IRQ，实际上只有15组IRQ可供设备调用，且实际中很多组IRQ已经预先分配给特定的硬件，因此可供外接设备使用的IRQ数量是有限的。
一般情况下，在IRQ配置时都会避免不同类型的外接设备占用相同的中断号（即IRQ号），以避免出现IRQ冲突的问题。但当外接设备通过LPC（Low Pin Count，总线控制器）总线向南桥芯片（Platform Controller Hub，PCH）发送的串行中断请求类型为串行中断请求，且出现两个外接设备配置了同一个中断号的情况下，会使这两个外接设备都无法正常工作。
因此，亟需提出一种中断处理方法、装置、服务器、电子设备及存储介质来解决上述问题。
发明内容
针对现有技术存在的问题，本发明提供一种中断处理方法、装置、服务器、电子设备及存储介质。
本发明还提供一种中断处理方法，包括：
接收外接设备发送的串行中断请求；
基于预设控制逻辑将所述串行中断请求发送至南桥芯片；
其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
根据本发明提供的中断处理方法，所述基于预设控制逻辑将所述串行中断请求发送至所述南桥芯片，包括：
对多个所述外接设备配置的中断号进行检测，并在检测到存在中断号相同的外接设备情况下，确定所述中断号相同的外接设备为中断冲突外接设备；
在接收到所述中断冲突外接设备发送的串行中断请求的情况下，基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号。
根据本发明提供的中断处理方法，所述基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号，包括：
确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，其中，所述目标中断号的优先级低于所述第一目标外接设备的当前冲突中断号的优先级；
等待目标时钟后，将所述第一目标外接设备的串行中断请求发送至所述南桥芯片，以将所述第一目标外接设备的串行中断请求的中断号从所述当前冲突中断号调整为所述目标中断号；
其中，所述目标时钟是基于所述目标中断号及所述当前冲突中断号确定的。
根据本发明提供的中断处理方法，所述目标时钟是通过以下公式确定的：
；
其中，为目标时钟，m为所述目标中断号的号值，n为所述当前冲突中断号的号值，T为单位个时钟周期。
根据本发明提供的中断处理方法，所述确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，包括：
在所述中断冲突外接设备的数量为两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，选取其中任一个所述中断冲突外接设备为所述第一目标外接设备，并从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
根据本发明提供的中断处理方法，所述方法从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号，包括：
根据预设就近调整原则从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号。
根据本发明提供的中断处理方法，所述确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，包括：
在所述中断冲突外接设备的数量超过两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序，根据降序排序结果从所述中断冲突外接设备中选取出至少一个所述第一目标外接设备；
从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
根据本发明提供的中断处理方法，所述重要性评分是通过以下公式确定的：
Q=a*N+b*M；
其中，Q为重要性评分，N为所述中断冲突外接设备根据所述当前冲突中断号的优先级进行降序排序后的名次，M为所述中断冲突外接设备根据运行频率进行降序排序后的名次，a和b为常规系数。
根据本发明提供的中断处理方法，所述按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序之后，还包括：
在所述符合预设要求的空闲状态的中断号的数量小于需要进行中断号调整的中断冲突外接设备的数量的情况下，根据降序排序结果从所述中断冲突外接设备中选取出至少一个需要禁用的外接设备；
其中，所述需要进行中断号调整的中断冲突外接设备的数量是根据所述当前冲突中断号的数量及所述中断冲突外接设备的数量确定的。
根据本发明提供的中断处理方法，所述从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号，包括：
根据预设就近调整原则从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号。
根据本发明提供的中断处理方法，所述预设就近调整原则为所述目标中断号与所述当前冲突中断号之间的时钟差最小。
根据本发明提供的中断处理方法，还包括：
将第二目标外接设备的串行中断请求发送至所述南桥芯片，其中，所述第二目标外接设备为除所述中断冲突外接设备之外的外接设备。
本发明还提供一种中断处理装置，包括：
接收模块，用于接收外接设备发送的串行中断请求；
逻辑模块，用于基于预设控制逻辑将所述串行中断请求发送至南桥芯片；
其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
根据本发明提供的中断处理装置，所述逻辑模块还包括中断冲突检测单元及第一逻辑单元，其中：
所述中断冲突检测单元，用于对多个所述外接设备配置的中断号进行检测，并在检测到存在中断号相同的外接设备情况下，确定所述中断号相同的外接设备为中断冲突外接设备；
所述第一逻辑单元，用于基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号。
根据本发明提供的中断处理装置，所述第一逻辑单元包括逻辑确定子单元及逻辑控制子单元，其中：
所述逻辑确定子单元，用于确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，其中，所述目标中断号的优先级低于所述第 一目标外接设备的当前冲突中断号的优先级；
所述逻辑控制子单元，用于等待目标时钟后，将所述第一目标外接设备的串行中断请求发送至所述南桥芯片，以将所述第一目标外接设备的串行中断请求的中断号从所述当前冲突中断号调整为所述目标中断号；
其中，所述目标时钟是基于所述目标中断号及所述当前冲突中断号确定的。
根据本发明提供的中断处理装置，所述逻辑确定子单元，还用于在所述中断冲突外接设备的数量为两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，选取其中任一个所述中断冲突外接设备为所述第一目标外接设备，并从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
本发明还提供一种服务器，所述服务器包括南桥芯片及复杂可编程逻辑器件，所述南桥芯片包括中断输入引脚，其中：
所述复杂可编程逻辑器件的输入引脚与外接设备的中断输出引脚连接，所述复杂可编程逻辑器件的输出引脚与所述中断输入引脚连接；
所述复杂可编程逻辑器件执行时实现如上任一种所述的中断处理方法。
根据本发明提供的服务器，所述复杂可编程逻辑器件包括多对所述输入引脚及所述输出引脚，所述南桥芯片包括多个中断输入引脚，其中：
每一个所述外接设备的中断输出引脚均通过一对所述输入引脚及所述输出引脚与一个所述中断输入引脚连接。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述中断处理方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述中断处理方法。
本发明提供的中断处理方法、装置、服务器、电子设备及存储介质，包括接收外接设备发送的串行中断请求，基于预设控制逻辑将串行中断请求发送至南桥芯片；其中，预设控制逻辑用于控制南桥芯片接收到的串行中断请求的中断号不冲突，由此通过复杂可编程逻辑器件的预设控制逻辑来实现串行中断请求不冲突。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图进行简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中外接设备与南桥芯片的连接示意图；
图2为本发明提供的中断处理方法的流程示意图；
图3为本发明一个实施例提供的外接设备与南桥芯片的连接示意图；
图4为本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
LPC（Low Pin Count，总线控制器）总线是在兼容机中用于把低速设备和“老旧”设备连接到CPU（Central Processing Unit，中央处理器）上。常见低速设备包括BIOS（BasicInput Output System、基本输入输出系统）、串口、并口、PS/2的键盘和鼠标、软盘控制器等。LPC总线通常和主板上的南桥芯片物理相连，南桥芯片通常连接了低速设备、一系列的“老旧”设备及其他外接设备等，例如可编程中断控制器等。
现有技术中，如图1所示，外接设备30的中断输出引脚通过LPC总线连接至南桥芯片10的中断输入引脚。南桥芯片10会根据引脚的编号来给外接设备30的串行中断请求分配中断号（即IRQ号），南桥芯片会根据中断号为每个外接设备分配相应的工作时间来为这个外接设备30工作，因此外接设备30的中断号不同，南桥芯片10接收到的中断信号波形中各外接设备30的串行中断请求所对应的时钟也不同，比如设备1的中断号为5，设备3的中断号为10，则设备1的串行中断请求则是在第五个时钟被传输给南桥芯片10，设备3的串行中断请求则是在第10个时钟被传输给南桥芯片10，因此当出现两个外接设备30配置了同一个中断号的情况下，会使这两个外接设备30的串行中断请求在同一个时钟下被传输给南桥芯片10，导致南桥芯片10无法识别出是哪一个外接设备30的串行中断请求，因此无法做出相应的响应，进而使得这两个外接设备30都无法正常工作。
因此本发明实施例中为了解决以上问题，提供一种中断处理方法，应用于复杂可编程逻辑器件，由此通过复杂可编程逻辑器件的预设控制逻辑来实现串行中断请求不冲突。
图2为本发明实施例提供的中断处理方法的流程示意图，如图2所示，包括：
步骤201，接收外接设备发送的串行中断请求；
本实施中，外接设备的中断输出引脚与复杂可编程逻辑器件的输入引脚连接，再通过复杂可编程逻辑器件的输出引脚与南桥芯片的中断输入引脚连接。如此通过复杂可编辑逻辑器件去接收外接设备的串行中断请求，以在外接设备发生中断冲突的情况下，可以通过复杂可编程逻辑器件去解决中断冲突。
步骤202，基于预设控制逻辑将所述串行中断请求发送至南桥芯片；其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
可以理解地，复杂可编程逻辑器件20（Complex Programmable logic device，CPLD）是一种用户可根据各自需要而自行构造逻辑功能的数字集成电路，其主要由逻辑块、可编程互连通道和输入/输出块(I/O块)构成，通常一个逻辑块包含4~20个宏单元，每个宏单元一般由乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式，各宏单元也可级联使用，因此可实现较复杂组合逻辑和时序逻辑功能。可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块(I/O块)提供内部逻辑到器件I/O引脚之间的接口。
本实施例中，外接设备的中断输出引脚与复杂可编程逻辑器件的输入引脚连接，再通过复杂可编程逻辑器件的输出引脚与南桥芯片的中断输入引脚连接，南桥芯片会根据引脚的编号来给外接设备的串行中断请求分配中断号，外接设备的串行中断请求在其分配的中断号对应的时钟下传输至复杂可编程逻辑器件，再通过复杂可编辑逻辑器件传输至南桥芯片。
本实施例中，外接设备和南桥芯片之间的串行中断请求通过复杂可编程逻辑器件进行传输，由于复杂可编程逻辑器件具备时序逻辑功能，因此可以根据复杂可编程逻辑器件中配置的预设控制逻辑调整串行中断请求发送至南桥芯片的时钟，以调整南桥芯片识别出的串行中断请求的中断号。
本发明实施例提供的中断处理方法，接收外接设备发送的串行中断请求，基于预设控制逻辑将串行中断请求发送至南桥芯片；其中，预设控制逻辑用于控制南桥芯片接收到的串行中断请求的中断号不冲突，由此通过复杂可编程逻辑器件的预设控制逻辑来实现串行中断请求不冲突。
在上述实施例的基础上，所述基于预设控制逻辑将所述串行中断请求发送至所述南桥芯片，包括：
对多个所述外接设备配置的中断号进行检测，并在检测到存在中断号相同的外接设备情况下，确定所述中断号相同的外接设备为中断冲突外接设备；
基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号。
本实施例中，由于南桥芯片是通过区分串行中断请求是在哪一个时钟下传输过来的，进而识别出其串行中断请求对应的中断号，进而根据中断号识别出相应的外接设备，因此复杂可编辑逻辑器件对传输过来的外接设备的串行中断请求的处理阶段分为两阶段：
第一阶段：先对连接的多个外接设备配置的中断号进行比对检测，若检测到有中断号相同的外接设备，则将中断号相同的外接设备标识为中断冲突外接设备，例如当前连接的外接设备包括设备1、设备2、设备3及设备4，其中，设备1的中断号为IRQ5、设备2的中断号为IRQ7、设备3和设备4的中断号均为IRQ10，则将设备3和设备4标识为中断冲突外接设备。
第二阶段：在启动运行工作阶段，复杂可编程逻辑器件在接收到标识为中断冲突外接设备的串行中断请求的情况下，会根据预设控制逻辑调整串行中断请求发送至南桥芯片的时钟，以调整南桥芯片识别出的串行中断请求的中断号。
在一个示例中，在出现两个外接设备配置了同一个中断号的情况下，复杂可编程逻辑器件在接收到这两个外接设备的串行中断请求后，先立刻将其中一个外接设备的串行中断请求输出给南桥芯片，控制另一个串行中断请求等待一定时钟后，在将其输出给南桥芯片，由此改变南桥芯片在不同时钟下接收到这两个外接设备的串行中断请求，由此南桥芯片识别出不同的中断号，进而使得这两个外接设备都可以正常工作。
在上述实施例的基础上，所述方法，还包括：
将第二目标外接设备的串行中断请求发送至所述南桥芯片，其中，所述第二目标外接设备为除所述中断冲突外接设备之外的外接设备。
本实施例中，在外接设备的中断号不冲突的情况下，复杂可编程逻辑器件在接收到中断号不冲突的外接设备的串行中断请求的情况下，立即将该串行中断请求传输至南桥芯片，以确保该串行中断请求在其对应的时钟下被传输给南桥芯片，从而使得南桥芯片识别出该串行中断请求对应的外接设备。
在上述实施例的基础上，所述基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号，包括：
确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，其中，所述目标中断号的优先级低于所述第一目标外接设备的当前冲突中断号的优先级；
等待目标时钟后，将所述第一目标外接设备的串行中断请求发送至所述南桥芯片，以将所述第一目标外接设备的串行中断请求的中断号从所述当前冲突中断号调整为所述目标中断号；
其中，所述目标时钟是基于所述目标中断号及所述当前冲突中断号确定的。
容易理解地，若要解决中断冲突，则需要控制一个中断号最多只能被一个外接设备占用，比如，当设备1和设备2占用了同一个中断号，则需要将设备1或者设备2的中断号调整为其他中断号即可解决中断冲突，当设备1、设备2和设备3占用了同一个中断号，则需要确保其中一个设备使用原来的中断号，将另外两个设备的中断号调整成其他不相同的中断号，即可解决中断冲突。
其中，本实施例中，第一目标外接设备指代需要进行中断号调整的中断冲突外接设备，目标中断号指代可供其使用的空闲状态的中断号。
需要说明的是，中断号是分等级的，在一个中断传输周期内，优先级越高的中断号，其对应的串行中断请求的时钟也越靠前，比如中断号IRQ2和IRQ3，IRQ2对应的串行中断请求在第二个时钟下被传输给南桥芯片，IRQ3对应的串行中断请求在第三个时钟下被传输给南桥芯片，进一步地，为了不出现串行中断请求遗漏的状况，还需要确定目标中断号的优先级要低于第一目标外接设备的当前冲突中断号的优先级。
在一个示例中，目标时钟是通过以下公式确定的：
；
其中，为目标时钟，m为所述目标中断号的号值，n为所述当前冲突中断号的号值，T为单位个时钟周期。
本实施例中，在确定第一目标外接设备匹配的目标中断号的情况下，根据目标中断号及第一目标外接设备的当前冲突中断号之间的时钟差计算出需要等待的目标时钟，例如，目标中断号为IRQ10，当前冲突中断号为IRQ3，IRQ10与IRQ3之间的时钟差为7，则目标时钟即为7个时钟。由此复杂可编程逻辑器件20在接收到第一目标外接设备的串行中断请求的情况下，等待7个时钟后将其传输给南桥芯片，南桥芯片即可在第10个时钟下接收到第一目标外接设备的串行中断请求，南桥芯片识别出的第一目标外接设备的中断号为IRQ10。
在上述实施例的基础上，所述确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，包括：
在所述中断冲突外接设备的数量为两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，选取其中任一个所述中断冲突外接设备为所述第一目标外接设备，并从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
其中，空闲状态的中断号为未被配置给任何外接设备的中断号。
在一个示例中，当中断冲突设备包括设备1和设备2，且设备1和设备2的当前冲突中断号为IRQ3的情况下，先确定当前处于空闲状态的中断号，比如：IRQ2、IRQ5和IRQ10，接着筛选出符合预设要求的空闲状态的中断号（即IRQ5和IRQ10），之后可以将设备1的中断号调整为IRQ5或者IRQ10，也可以将设备2的中断号调整为IRQ5或者IRQ10，对此不作限制。
在上述实施例的基础上，所述从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号，包括：
根据预设就近调整原则从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号。
在一个示例中，预设就近原则指代调整后的目标中断号与调整前的当前冲突中断号之间的时钟差最小。
例如，当前冲突中断号为IRQ3，符合预设要求的空闲状态的中断号为IRQ5和IRQ10，根据目标时钟的计算公式得出中断号为IRQ5对应的目标时钟为2个时钟，中断号为IRQ10对应的目标时钟为7个时钟，则目标中断号即为IRQ5，如此在确保南桥芯片接收到的串行中断请求的中断号不冲突的前提条件下，提高南桥芯片的串行中断请求响应效率。
在另一个示例中，预设就近原则也可指代调整后的目标中断号与调整前的当前冲突中断号之间的中断号之差最小。
例如，当前冲突中断号为IRQ5，符合预设要求的空闲状态的中断号为IRQ7和IRQ10，中断号为IRQ7对应的中断号之差为2，中断号为IRQ10对应的中断号之差为5，则目标中断号即为IRQ7。在上述实施例的基础上，所述确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，包括：
在所述中断冲突外接设备的数量超过两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序，根据降序排序结果从所述中断冲突外接设备中选取出至少一个所述第一目标外接设备；
从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
需要说明的是，本实施例中，通过中断冲突外接设备的当前冲突中断号的优先级及中断冲突外接设备的运行频率确定中断冲突外接设备的重要性评分。
在一个示例中，重要性评分Q是通过以下公式确定的：
Q=a*N+b*M，其中，N为中断冲突外接设备根据当前冲突中断号的优先级进行降序排序后的名次，M为中断冲突外接设备根据运行频率进行降序排序后的名次，a和b为常规系数。
需要说明的是，本实施例中的重要性评分还可根据其他影响因子确定，对此不作限制。
本实施例中，由于第一目标外接设备对应的目标中断号的优先级低于第一目标外接设备对应的当前冲突中断号的优先级，且可能存在符合预设要求的空闲状态的中断号的数量少于需要进行中断号调整的中断冲突外接设备的数量，因此为了减小对服务器性能的影响，根据降序排序结果选取出至少一个第一目标外接设备。
可以理解地，需要进行中断号调整的中断冲突外接设备的数量是根据当前冲突中断号的数量及中断冲突外接设备的数量确定的，比如中断冲突外接设备为设备1、设备2及设备3，设备1、设备2及设备3的中断号均为IRQ3（即当前冲突中断号为IRQ3），则需要进行中断号调整的中断冲突外接设备的数量为两个。
在一些实施例中，所述按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序之后，还包括：
在所述符合预设要求的空闲状态的中断号的数量小于需要进行中断号调整的中断冲突外接设备的数量的情况下，根据降序排序结果从所述中断冲突外接设备中选取出至少一个需要禁用的外接设备；
其中，所述需要进行中断号调整的中断冲突外接设备的数量是根据所述当前冲突中断号的数量及所述中断冲突外接设备的数量确定的。
本实施例中，为了减小中断冲突对服务器性能的影响，降序排序后，判断符合预设要求的空闲状态的中断号的数量是否少于需要进行中断号调整的中断冲突外接设备的数量，若小于，则不仅根据降序排序结果选取出第一目标外接设备，还会根据降序排序结果选取出需要禁用的中断冲突外接设备。
例如：中断冲突外接设备为设备1、设备2、设备3、设备4及设备5，设备1、设备2及设备3的中断号均为IRQ3，设备4及设备5的中断号均为IRQ5，符合预设要求的空闲状态的中断号只有2个，降序排序结果为设备2、设备1及设备3、设备4及设备5，则确定设备2的中断号和设备4的中断号不变，确定设备1和设备5为第一目标外接设备，此外为了确保通过IRQ3可以识别出设备2，复杂可编程逻辑器件还会设置设备3禁用IRQ3。
在上述实施例的基础上，所述从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号，包括：
根据预设就近调整原则从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号。
在一个示例中，预设就近原则指代调整后的目标中断号与调整前的当前冲突中断号之间的时钟差最小。
例如，第一目标外接设备1当前冲突中断号为IRQ1，第一目标外接设备2当前冲突中断号为IRQ5，符合预设要求的空闲状态的中断号为IRQ3、IRQ7和IRQ10，则第一目标外接设备1的目标中断号即为IRQ3，第一目标外接设备2的目标中断号即为IRQ7，如此在确保南桥芯片接收到的串行中断请求的中断号不冲突的前提条件下，提高南桥芯片的串行中断请求响应效率。
在另一个示例中，预设就近原则也可指代调整后的目标中断号与调整前的当前冲突中断号之间的中断号之差最小。对此不作限制。
下面对本发明实施例提供的中断处理装置进行描述，下文描述的中断处理装置与上文描述的中断处理方法可相互对应参照。
本发明实施例提供的中断处理装置，包括：
接收模块，用于接收外接设备发送的串行中断请求；
逻辑模块，用于基于预设控制逻辑将所述串行中断请求发送至南桥芯片；
其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
本发明实施例提供的中断处理装置，接收外接设备发送的串行中断请求，基于预设控制逻辑将串行中断请求发送至南桥芯片；其中，预设控制逻辑用于控制南桥芯片接收到的串行中断请求的中断号不冲突，由此通过复杂可编程逻辑器件的预设控制逻辑来实现串行中断请求不冲突。
在一些实施例中，所述逻辑模块还包括中断冲突检测单元及第一逻辑单元，其中：
所述中断冲突检测单元，用于对多个所述外接设备配置的中断号进行检测，并在检测到存在中断号相同的外接设备情况下，确定所述中断号相同的外接设备为中断冲突外接设备；
所述第一逻辑单元，用于基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号。
在一些实施例中，所述复杂可编程逻辑器件还包括第二逻辑单元，其中：
所述第二逻辑单元，用于将第二目标外接设备的串行中断请求发送至所述南桥芯片，其中，所述第二目标外接设备为除所述中断冲突外接设备之外的外接设备。
在一些实施例中，所述第一逻辑单元包括逻辑确定子单元及逻辑控制子单元，其中：
所述逻辑确定子单元，用于确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，其中，所述目标中断号的优先级低于所述第一目标外接设备的当前冲突中断号的优先级；
所述逻辑控制子单元，用于等待目标时钟后，将所述第一目标外接设备的串行中断请求发送至所述南桥芯片，以将所述第一目标外接设备的串行中断请求的中断号从所述当前冲突中断号调整为所述目标中断号；
其中，所述目标时钟是基于所述目标中断号及所述当前冲突中断号确定的。
在一些实施例中，所述目标时钟是通过以下公式确定的：
；
其中，为目标时钟，m为所述目标中断号的号值，n为所述当前冲突中断号的号值，T为单位个时钟周期。
在一些实施例中，所述逻辑确定子单元，还用于在所述中断冲突外接设备的数量为两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，选取其中任一个所述中断冲突外接设备为所述第一目标外接设备，并从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
在一些实施例中，所述逻辑确定子单元，还用于根据预设就近调整原则从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号。
在一些实施例中，所述逻辑确定子单元，还用于在所述中断冲突外接设备的数量超过两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序，根据降序排序结果从所述中断冲突外接设备中选取出至少一个所述第一目标外接设备；
所述逻辑确定子单元，还用于从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
在一些实施例中，所述逻辑确定子单元，还用于根据预设就近调整原则从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号。
在一些实施例中，所述预设就近调整原则为所述目标中断号与所述当前冲突中断号之间的时钟差最小。
在一些实施例中，所述重要性评分是通过以下公式确定的：
Q=a*N+b*M；
其中，Q为重要性评分，N为所述中断冲突外接设备根据所述当前冲突中断号的优先级进行降序排序后的名次，M为所述中断冲突外接设备根据运行频率进行降序排序后的名次，a和b为常规系数。
在一些实施例中，所述逻辑确定子单元，还用于在所述符合预设要求的空闲状态的中断号的数量小于需要进行中断号调整的中断冲突外接设备的数量的情况下，根据降序排序结果从所述中断冲突外接设备中选取出至少一个需要禁用的外接设备；其中，所述需要进行中断号调整的中断冲突外接设备的数量是根据所述当前冲突中断号的数量及所述中断冲突外接设备的数量确定的。
在一些实施例中，所述逻辑确定子单元，还用于根据预设就近调整原则从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号。
在一些实施例中，所述预设就近调整原则为所述目标中断号与所述当前冲突中断号之间的时钟差最小。
本发明实施例还提供了一种服务器，所述服务器包括南桥芯片30及复杂可编程逻辑器件20，所述南桥芯片30包括中断输入引脚，其中，如图3所示，所述复杂可编程逻辑器件20的输入引脚与外接设备30的中断输出引脚连接，所述复杂可编程逻辑器件20的输出引脚与所述中断输入引脚连接。
具体地，所述复杂可编程逻辑器件20包括多对所述输入引脚及所述输出引脚，所述南桥芯片10包括多个中断输入引脚，其中：
每一个所述外接设备30的中断输出引脚均通过一对所述输入引脚及所述输出引脚与一个所述中断输入引脚连接。
本实施例中，外接设备30的中断输出引脚与复杂可编程逻辑器件20的输入引脚连接，再通过复杂可编程逻辑器件20的输出引脚与南桥芯片10的中断输入引脚连接，南桥芯片10会根据引脚的编号来给外接设备30的串行中断请求分配中断号，外接设备30的串行中断请求在其分配的中断号对应的时钟下传输至复杂可编程逻辑器件20，再通过复杂可编辑逻辑器件20传输至南桥芯片10。
所述复杂可编程逻辑器件20执行时实现中断处理方法，该方法包括：接收外接设备发送的串行中断请求，基于预设控制逻辑将所述串行中断请求发送至南桥芯片；其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
图4为本发明实施例提供的电子设备的结构示意图，如图4所示，该电子设备可以包括：处理器（Processor）401、通信接口（Communications Interface）402、存储器（Memory）403和通信总线404，其中，处理器401，通信接口402，存储器403通过通信总线404完成相互间的通信。处理器401可以调用存储器403中的逻辑指令，以执行中断处理方法，该方法包括：接收外接设备发送的串行中断请求，基于预设控制逻辑将所述串行中断请求发送至南桥芯片；其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
此外，上述的存储器403中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法所提供的中断处理方法，该方法包括：接收外接设备发送的串行中断请求，基于预设控制逻辑将所述串行中断请求发送至南桥芯片；其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的中断处理方法，该方法包括：接收外接设备发送的串行中断请求，基于预设控制逻辑将所述串行中断请求发送至南桥芯片；其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (20)
1.一种中断处理方法，应用于复杂可编程逻辑器件，其特征在于，包括：
接收外接设备发送的串行中断请求；
基于预设控制逻辑将所述串行中断请求发送至南桥芯片；
其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
2.根据权利要求1所述的中断处理方法，其特征在于，所述基于预设控制逻辑将所述串行中断请求发送至所述南桥芯片，包括：
对多个所述外接设备配置的中断号进行检测，并在检测到存在中断号相同的外接设备情况下，确定所述中断号相同的外接设备为中断冲突外接设备；
基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号。
3.根据权利要求2所述的中断处理方法，其特征在于，所述基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号，包括：
确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，其中，所述目标中断号的优先级低于所述第一目标外接设备的当前冲突中断号的优先级；
等待目标时钟后，将所述第一目标外接设备的串行中断请求发送至所述南桥芯片，以将所述第一目标外接设备的串行中断请求的中断号从所述当前冲突中断号调整为所述目标中断号；
其中，所述目标时钟是基于所述目标中断号及所述当前冲突中断号确定的。
4.根据权利要求3所述的中断处理方法，其特征在于，所述目标时钟是通过以下公式确定的：
；
其中，为目标时钟，m为所述目标中断号的号值，n为所述当前冲突中断号的号值，T为单位个时钟周期。
5.根据权利要求3所述的中断处理方法，其特征在于，所述确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，包括：
在所述中断冲突外接设备的数量为两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，选取其中任一个所述中断冲突外接设备为所述第一目标外接设备，并从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
6.根据权利要求5所述的中断处理方法，其特征在于，所述从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号，包括：
根据预设就近调整原则从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号。
7.根据权利要求3所述的中断处理方法，其特征在于，所述确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，包括：
在所述中断冲突外接设备的数量超过两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序，根据降序排序结果从所述中断冲突外接设备中选取出至少一个所述第一目标外接设备；
从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
8.根据权利要求7所述的中断处理方法，其特征在于，所述重要性评分是通过以下公式确定的：
Q=a*N+b*M；
其中，Q为重要性评分，N为所述中断冲突外接设备根据所述当前冲突中断号的优先级进行降序排序后的名次，M为所述中断冲突外接设备根据运行频率进行降序排序后的名次，a和b为常规系数。
9.根据权利要求7所述的中断处理方法，其特征在于，所述按照所述中断冲突外接设备的重要性评分对所述中断冲突外接设备进行降序排序之后，还包括：
在所述符合预设要求的空闲状态的中断号的数量小于需要进行中断号调整的中断冲突外接设备的数量的情况下，根据降序排序结果从所述中断冲突外接设备中选取出至少一个需要禁用的外接设备；
其中，所述需要进行中断号调整的中断冲突外接设备的数量是根据所述当前冲突中断号的数量及所述中断冲突外接设备的数量确定的。
10.根据权利要求7所述的中断处理方法，其特征在于，所述从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号，包括：
根据预设就近调整原则从所述空闲状态的中断号中确定各所述第一目标外接设备匹配的目标中断号。
11.根据权利要求6或10所述的中断处理方法，其特征在于，所述预设就近调整原则为所述目标中断号与所述当前冲突中断号之间的时钟差最小。
12.根据权利要求2所述的中断处理方法，其特征在于，所述方法，还包括：
将第二目标外接设备的串行中断请求发送至所述南桥芯片，其中，所述第二目标外接设备为除所述中断冲突外接设备之外的外接设备。
13.一种中断处理装置，其特征在于，包括：
接收模块，用于接收外接设备发送的串行中断请求；
逻辑模块，用于基于预设控制逻辑将所述串行中断请求发送至南桥芯片；
其中，所述预设控制逻辑用于控制所述南桥芯片接收到的串行中断请求的中断号不冲突。
14.根据权利要求13所述的中断处理装置，其特征在于，所述逻辑模块还包括中断冲突检测单元及第一逻辑单元，其中：
所述中断冲突检测单元，用于对多个所述外接设备配置的中断号进行检测，并在检测到存在中断号相同的外接设备情况下，确定所述中断号相同的外接设备为中断冲突外接设备；
所述第一逻辑单元，用于基于预设控制逻辑调整所述南桥芯片接收到的所述中断冲突外接设备的串行中断请求的中断号。
15.根据权利要求14所述的中断处理装置，其特征在于，所述第一逻辑单元包括逻辑确定子单元及逻辑控制子单元，其中：
所述逻辑确定子单元，用于确定至少两个所述中断冲突外接设备中的第一目标外接设备及所述第一目标外接设备匹配的目标中断号，其中，所述目标中断号的优先级低于所述第一目标外接设备的当前冲突中断号的优先级；
所述逻辑控制子单元，用于等待目标时钟后，将所述第一目标外接设备的串行中断请求发送至所述南桥芯片，以将所述第一目标外接设备的串行中断请求的中断号从所述当前冲突中断号调整为所述目标中断号；
其中，所述目标时钟是基于所述目标中断号及所述当前冲突中断号确定的。
16.根据权利要求15所述的中断处理装置，其特征在于，所述逻辑确定子单元，还用于在所述中断冲突外接设备的数量为两个，且存在至少一个符合预设要求的空闲状态的中断号的情况下，选取其中任一个所述中断冲突外接设备为所述第一目标外接设备，并从所述空闲状态的中断号中确定所述第一目标外接设备匹配的目标中断号；
其中，所述预设要求为空闲状态的中断号的优先级低于所述中断冲突外接设备的当前冲突中断号的优先级。
17.一种服务器，其特征在于，所述服务器包括南桥芯片及复杂可编程逻辑器件，所述南桥芯片包括中断输入引脚，其中：
所述复杂可编程逻辑器件的输入引脚与外接设备的中断输出引脚连接，所述复杂可编程逻辑器件的输出引脚与所述中断输入引脚连接；
所述复杂可编程逻辑器件执行时实现如权利要求1至12任一项所述的中断处理方法。
18.根据权利要求17所述的服务器，其特征在于，所述复杂可编程逻辑器件包括多对所述输入引脚及所述输出引脚，所述南桥芯片包括多个中断输入引脚，其中：
每一个所述外接设备的中断输出引脚均通过一对所述输入引脚及所述输出引脚与一个所述中断输入引脚连接。
19.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至12任一项所述的中断处理方法。
20.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至12任一项所述的中断处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310208627.5A CN116069694B (zh) | 2023-03-07 | 2023-03-07 | 中断处理方法、装置、服务器、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310208627.5A CN116069694B (zh) | 2023-03-07 | 2023-03-07 | 中断处理方法、装置、服务器、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116069694A true CN116069694A (zh) | 2023-05-05 |
| CN116069694B CN116069694B (zh) | 2023-07-14 |
Family
ID=86171669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310208627.5A Active CN116069694B (zh) | 2023-03-07 | 2023-03-07 | 中断处理方法、装置、服务器、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116069694B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369064A (ja) * | 1991-06-18 | 1992-12-21 | Kawasaki Steel Corp | 割込処理制御方法及びその装置 |
| JPH08147175A (ja) * | 1994-11-25 | 1996-06-07 | Yokogawa Electric Corp | 割り込み制御装置 |
| CN1157046A (zh) * | 1994-12-07 | 1997-08-13 | 英特尔公司 | 串行中断总线协议 |
| CN102236631A (zh) * | 2010-04-21 | 2011-11-09 | 英业达股份有限公司 | 一种计算器系统 |
| CN102446149A (zh) * | 2010-10-14 | 2012-05-09 | 上海研祥智能科技有限公司 | 一种能够实现紧凑型pci产品热插拔的处理方法以及系统 |
| CN102622320A (zh) * | 2012-02-22 | 2012-08-01 | 中国人民解放军国防科学技术大学 | 用于飞腾服务器的中断控制方法 |
| CN103077137A (zh) * | 2011-10-25 | 2013-05-01 | 北京大豪科技股份有限公司 | 中断控制方法及中断控制单元 |
| CN106681948A (zh) * | 2016-12-26 | 2017-05-17 | 深圳先进技术研究院 | 可编程逻辑器件的逻辑控制方法及装置 |
| CN108563501A (zh) * | 2018-06-25 | 2018-09-21 | 首都师范大学 | 动态可重构高速串行总线的中断请求方法及装置 |
| CN114691224A (zh) * | 2022-03-31 | 2022-07-01 | 龙芯中科技术股份有限公司 | 设备加载系统、方法及电子设备 |
| CN114911588A (zh) * | 2021-12-31 | 2022-08-16 | 北京紫光芯能科技有限公司 | 用于系统级芯片的中断路由控制方法和中断控制器 |
-
2023
- 2023-03-07 CN CN202310208627.5A patent/CN116069694B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369064A (ja) * | 1991-06-18 | 1992-12-21 | Kawasaki Steel Corp | 割込処理制御方法及びその装置 |
| JPH08147175A (ja) * | 1994-11-25 | 1996-06-07 | Yokogawa Electric Corp | 割り込み制御装置 |
| CN1157046A (zh) * | 1994-12-07 | 1997-08-13 | 英特尔公司 | 串行中断总线协议 |
| CN102236631A (zh) * | 2010-04-21 | 2011-11-09 | 英业达股份有限公司 | 一种计算器系统 |
| CN102446149A (zh) * | 2010-10-14 | 2012-05-09 | 上海研祥智能科技有限公司 | 一种能够实现紧凑型pci产品热插拔的处理方法以及系统 |
| CN103077137A (zh) * | 2011-10-25 | 2013-05-01 | 北京大豪科技股份有限公司 | 中断控制方法及中断控制单元 |
| CN102622320A (zh) * | 2012-02-22 | 2012-08-01 | 中国人民解放军国防科学技术大学 | 用于飞腾服务器的中断控制方法 |
| CN106681948A (zh) * | 2016-12-26 | 2017-05-17 | 深圳先进技术研究院 | 可编程逻辑器件的逻辑控制方法及装置 |
| CN108563501A (zh) * | 2018-06-25 | 2018-09-21 | 首都师范大学 | 动态可重构高速串行总线的中断请求方法及装置 |
| CN114911588A (zh) * | 2021-12-31 | 2022-08-16 | 北京紫光芯能科技有限公司 | 用于系统级芯片的中断路由控制方法和中断控制器 |
| CN114691224A (zh) * | 2022-03-31 | 2022-07-01 | 龙芯中科技术股份有限公司 | 设备加载系统、方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116069694B (zh) | 2023-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02293959A (ja) | インタフェース装置 | |
| US7398378B2 (en) | Allocating lower priority interrupt for processing to slave processor via master processor currently processing higher priority interrupt through special interrupt among processors | |
| US8863134B2 (en) | Real time scheduling system for operating system | |
| JPH04211855A (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| JPH09185578A (ja) | 拡張／ブリッジｐｃｉバスにおいてｐｃｉ割込みバインディングおよびそれに関連した待ち時間を最適化するための方法および装置 | |
| EP4086746A1 (en) | Method and memory device for atomic processing of fused commands | |
| US6470407B1 (en) | Method for arbitrating interrupt priorities among peripherals in a microprocessor-based system | |
| CN116069694B (zh) | 中断处理方法、装置、服务器、电子设备及存储介质 | |
| CN116383106A (zh) | 一种改进的risc-v中断控制器 | |
| CN114911588A (zh) | 用于系统级芯片的中断路由控制方法和中断控制器 | |
| CN107832084B (zh) | 一种基于龙芯平台的中断扩展方法 | |
| JP2009163328A (ja) | 情報処理装置及びその制御方法 | |
| JP2008250419A (ja) | 競合調停装置、マスタスレーブシステム及び競合調停方法 | |
| US11816049B2 (en) | Interrupt request signal conversion system and method, and computing device | |
| JP5644197B2 (ja) | コンピュータシステムおよび割込要求処理方法 | |
| US6513079B1 (en) | Automatic nexus restore | |
| JPH08147175A (ja) | 割り込み制御装置 | |
| CN1904869B (zh) | 一种从多个有效中断中查找最高优先级中断的方法和装置 | |
| JP2001014266A (ja) | Ｄｍａ転送回路およびｄｍａ転送方法 | |
| CN117290119A (zh) | 内核死锁的检测方法、装置、电子设备和存储介质 | |
| EP0618536A1 (en) | Interrupt arrangement | |
| US7552260B2 (en) | Method for dynamically arranging interrupt pins | |
| CN106155953B (zh) | 一种信息处理方法及电子设备 | |
| CN113961489A (zh) | 数据访问的方法、装置、设备及存储介质 | |
| CN115454909A (zh) | Ahb总线矩阵仲裁装置、系统、方法及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |