JPH04211855A - データ処理システムにおける通信バス制御装置およびバス制御方法 - Google Patents

データ処理システムにおける通信バス制御装置およびバス制御方法

Info

Publication number
JPH04211855A
JPH04211855A JP2418193A JP41819390A JPH04211855A JP H04211855 A JPH04211855 A JP H04211855A JP 2418193 A JP2418193 A JP 2418193A JP 41819390 A JP41819390 A JP 41819390A JP H04211855 A JPH04211855 A JP H04211855A
Authority
JP
Japan
Prior art keywords
priority
communication bus
interrupt
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2418193A
Other languages
English (en)
Other versions
JP3284311B2 (ja
Inventor
Bradley G Burgess
ブラドリー・ジーン・バージス
James B Eifert
ジェイムズ・ブラドリー・アイファルト
John P Dunn
ジョン・フィリップ・ダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04211855A publication Critical patent/JPH04211855A/ja
Application granted granted Critical
Publication of JP3284311B2 publication Critical patent/JP3284311B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
さらに特定すれば、データ処理システムの割込みメカニ
ズムに関する。
【０００２】
【従来の技術】周知のデータ処理システムにおいては、
回路モジュール間にオペランドを通信するため、様々な
回路モジュールが中央通信バスに結合される。通信バス
の矛盾とデータの衝突を回避するため、システム内にお
いてバス・マスタが承認される。代表的な場合、バス・
マスタには通信バスを独占使用する特権が与えられる。 したがって、バス優先順位を設定し、優先順位を実行す
るための仲裁（ａｒｂｉｔｒａｔｉｏｎ）メカニズムが
存在する。コンピュータ通信バス上の複数のマスタ間の
代表的なバス・マスタシップ仲裁は、単純な優先順位機
構、または、様々なバス・マスタへバス帯域幅の独占部
分を導出するラウンド・ロビン優先順位（ｒｏｕｎｄ　
　ｒｏｂｉｎ　　ｐｒｉｏｒｉｔｙ）を使用する。代表
的な場合、（１）バス帯域幅の大部分を自ら使用する中
央演算装置（ＣＰＵ）の能力；（２）その他のバス・マ
スタを制御するＣＰＵの能力；および、（３）特殊機能
を実行する他のバス・マスタの演算の方が要求されてい
るシステム演算にはさらに重要であるとの仮定を理由と
して、ＣＰＵは、システム中で最低の優先順位を有して
いる。
【０００３】
【発明が解決しようとする課題】ただし、割込み駆動シ
ステムにおいては、ＣＰＵが、他のバス・マスタと比較
してＣＰＵの優先順位を増大させることが必要になるこ
とがある。一例として、ＣＰＵが、即時のサービスを要
求する周辺回路モジュ−ルから高優先順位の割込み要求
を受信した状態を考えてみよう。そのような状態は、記
憶レジスタが容量に達し始めるかオーバーフローを始め
た場合に発生することがある。ただし、ダイレクト・メ
モリ・アクセス（ＤＭＡ）制御装置がオペランドの長い
ＤＭＡブロック転送を実行しているときに割込みが発生
すると、代表的な場合、ＤＭＡは設定されているバス・
マスタ優先順位に従って、現在実行中の演算を終えるこ
とを許される。その結果、ＣＰＵがその割込みを適切に
サービスすることができないことがある。他のシステム
は、ＤＭＡバス帯域幅の利用を限定しようと試みており
、または、要求されたＤＭＡバス・マスタシップのニー
ズと割込みサービスを均衡させるため、すべての割込み
にシステム中で最高の優先順位を与える。ただし、その
ようなシステムはあまり応用性に柔軟ではなく、一般に
、重要性の相違する割込みに適応しない。
【０００４】したがって、本発明の目的は、通信バスの
制御権を変更させるために優先割込みを使用するダイレ
クト・メモリ・アクセス制御装置を有する改良型データ
処理システムを提供することである。本発明の別の目的
は、データ処理システムにおける改良型割込み方法を提
供することである。
【０００５】
【課題を解決するための手段】本発明の上記およびその
他の目的を達成するため、データ処理システム内の通信
バスの制御権を変動させるため優先割込み要求を使用す
るための、ある形態のデータ処理システムと使用方法が
提供されている。通信バスには、メモリ，周辺装置，中
央演算装置（ＣＰＵ）およびダイレクト・メモリ・アク
セス制御装置が結合される。周辺装置は、割込み要求が
受信されたことを示す割込み要求信号を選択的に導出す
る。中央演算装置は割込み要求信号を受信し、レベル優
先割込み信号を選択的に導出する。ダイレクト・メモリ
・アクセス制御装置は、通信バスへのマスタであること
によってメモリへのアクセスを制御し、レベル優先割込
み信号の受信に応答して、通信バスの制御権を解放する
。
【０００６】
【実施例】図１には、一般に、中央演算装置（ＣＰＵ）
１１，ダイレクト・メモリ・アクセス制御装置（ＤＭＡ
Ｃ）１２，メモリ１３，通信バス１４および周辺装置１
５，１６の複数の周辺機器からなるデータ処理システム
１０のブロック図が示される。通信バス１４は前記シス
テム１０の種々雑多な部分のそれぞれに結合する。ＣＰ
Ｕ１１の一部分内には、通信バス１４を介して割込み要
求信号を受信する制御回路２０がある。状態レジスタ２
１は制御回路２０に接続されており、「マスク値」とラ
ベルが付いた信号を導出する。制御回路２０の出力は、
通信バス１４に接続された割込みサービス・レベル信号
を導出する。ＤＭＡＣ１２の一部分内には、ＣＰＵ１１
からの割込みサービス・レベル信号を受信するため通信
バス１４に接続された第１入力を有するコンパレータ３
０がある。マスク・レジスタ３１はコンパレータ３０の
第２入力に接続される。コンパレータ３０の出力は、チ
ャンネル制御回路３３の入力に接続される。チャンネル
制御回路３３の出力は通信バス１４に接続される。
【０００７】作動時、データ処理システム１０は様々な
データ処理演算を実行する機能を果たす。ＣＰＵ１１は
、ソフトウェアの実行と様々な算術計算の実行を含む様
々な機能を果たす。ＤＭＡＣ１２は、メモリ１３に出入
りするオペランドの直接アクセスを制御する機能を果た
す。周辺装置１５，１６は、図示されていないその他の
周辺装置と共に、様々な所定の特殊タスクを実行する機
能を果たす。システム１０の周辺装置１５，１６は、単
一の集積回路内に置くこともでき、または、ＣＰＵ１１
とＤＭＡＣ１２を構成する集積回路の外部にある回路に
よって実施することもできる。本発明を使用する場合に
あり得るシステム１０の演算モードを説明するため、Ｄ
ＭＡＣ１２は、本発明には関係がない所定のバス制御権
の調停テクニックによって決定された通信バス１４のバ
ス制御権を有していると仮定する。そのような状況にお
いては、ＣＰＵ１１は所定の計算を実施しており、ソフ
トウェアを実行している。メモリ１３からまたはメモリ
１３へのデータのブロック転送はＤＭＡＣ１２によって
制御される。この説明したシステム演算中のある時刻に
おいて、周辺装置１５がＣＰＵ１１に対する割込み要求
信号を導出したと仮定する。割込み要求信号は、例えば
、周辺装置１５内のオーバーフロー・データ・バッファ
（図示されていない）のサービスを求める要求であるか
もしれない。割込み要求信号は、優先順位格付け割込み
要求信号として導出される。すなわち、割込み要求信号
は、周辺装置１５が要求した割込みの優先順位を示す値
を有している。ある形態においては、３ビットで実行す
ることができる１から７までの優先順を使用することが
できる。その場合、優先順位７の割込み要求が最高の優
先順位を有しており、周辺装置１５が即時のサービスを
要求している旨の表示をＣＰＵ１１に与える。割込み要
求信号は、また状態レジスタ２１からマスク値を受信す
る制御回路２０に接続される。マスク値は、以前に受信
された最高の優先順位の割込み要求、またはＣＰＵ１１
が検出することになる最低レベルの割込みのいずれかを
示す。マスク値は、ソフトウェアによって直接制御され
ることができ、または、現在サービスを受けている割込
みのレベルに自動的に設定される。制御回路２０は、新
しく受信された割込み要求の優先順位を、以前に制定さ
れた最高の優先順位によって評価する役割を果たす。 ２個の優先順位のうち最高の優先順位が、割込みサービ
ス要求に接続された緊急性のレベルを示す割込みサービ
ス・レベル信号として出力される。したがって、状態レ
ジスタ２１内の待機優先順位、または、ＣＰＵ１１によ
って検出された所定の最低優先順のいずれかより下位で
ある優先順位を有する割込み要求が受信された場合、Ｃ
ＰＵ１１によって出力された割込みサービス・レベル信
号の優先順位レベルは変更されない。
【０００８】図示された形態において、ＤＭＡＣ１２は
また、優先順位がそれ以下であればＤＭＡＣ１２が割込
みサービス・レベル信号を無視することになる所定の優
先順位レベルを設定するマスク・レジスタ３１内のマス
ク値によって、すでにプログラムされている。ただし、
ＣＰＵ１１から、マスク・レジスタ３１に記憶されてい
る優先順位より高位の優先順位を有する割込みサービス
・レベル信号がＤＭＡＣ１２によって受信された場合、
コンパレータ３０はチャンネル制御回路３３へ制御信号
を出力することによってこのことを示す。チャンネル制
御回路３３が優先順位が十分に高位である割込みがＣＰ
Ｕ１１から受信されたことを示す信号をコンパレータ３
０から受信した場合、ＤＭＡＣ１２のチャンネル制御回
路３３は、バス制御として通信バス１４からＤＭＡＣ１
２を取り除く役を果たすことによって、ＣＰＵ１１が周
辺装置１５をサービスすることができるようにする。Ｄ
ＭＡＣ１２が実行していた演算に割込むため、および／
または、前記演算を保存するためにＤＭＡＣ１２が実際
に行うことは変動することがあるが、実際には本発明に
は無関係であるので、詳細には説明しない。
【０００９】図２には、ＣＰＵ１１の制御回路２０のブ
ロック図が示されている。割込み要求が７個の値の１個
を有しており、マグニチュード選択回路４０の入力に接
続されていることが示されている。７個の値は、また、
３個の２進ビッ卜によって実現することができる。図１
の状態レジスタ２１は図２においても同じ番号を与えら
れており、３−７デコーダ回路４２の入力に接続される
。デコーダ回路４２の出力はマグニチュード選択回路４
０の第２入力に接続される。マグニチュード選択回路４
０の出力は、７−３エンコーダ回路４４の入力に接続さ
れる。エンコーダ４４の３ビット出力は、マスク・レジ
スタ３１の３ビットと比較するために、コンパレータ３
０で使用される割込みサービス・レベル信号として出力
される。
【００１０】演算時、特定のビット・サイズが規定され
ているが、本発明は特定のビット・サイズの実行に限定
されないことを十分に理解しなければならない。ＣＰＵ
１１が割込み要求信号を受信した場合、割込み要求信号
は、要求している周辺装置１５によって決定される優先
順位値を有する。図示された形態においては、優先順位
は、優先順位１（最低の優先順位）から優先順位７（最
高の優先順位）まで変動することができる。状態レジス
タ２１には、ＣＰＵ１１が導出したレジスタ・オペラン
ドが含まれている。３ビットのような部分、または、オ
ペランドの全部は、デコーダ４２に接続されたマスク値
としての機能を果たすことができる。示されている通り
、デコーダ４２は３ビットのマスク値を、マグニチュー
ド選択回路４０が受信する７ビットの割込み要求信号と
比較することのできる対応する７ビット値に変換する機
能を果たす。マグニチュード選択回路４０は、受信され
た２個のオペランドのうち、大きさが最大である７ビッ
トのオペランドを出力する。その後、エンコーダ４４は
、選択された７ビットのオペランドを、割込みサービス
・レベルを代表する３ビット信号に変換する機能を果た
す。ＤＭＡＣ１２に送られる割込みサービス・レベル信
号は、割込み要求の優先順位値を含む信号である。要求
される場合、ＣＰＵ１１内の従来の制御回路（図示され
ていない）は、受信された最高の優先順位値にとって適
切であるとき、状態レジスタ２１を更新する機能を果た
すことができる。別の実行においては、それ以下の値で
あれば割込みサービス・レベル信号がＤＭＡＣ１２に送
られなくなる最低しきい値を記憶させるように、状態レ
ジスタ２１を初期化またはプログラムすることができる
。この実行は、単一のマスク値または複数のマスク値の
いずれかによって実施することができる。
【００１１】
【発明の効果】以上において、データ処理システムにお
いてバス制御権を解放する目的のために優先割込みを使
用するＤＭＡＣが提供されることが明らかになった。本
発明は、十分に高い優先順位を有する割込み要求をシス
テムが選択的に検出することができるようにするデータ
処理システム内の割込みメカニズムを提供する。本発明
は、割込み要求にサービスし、多数の通信バスの使用主
体を有するデータ処理システムにおいて利用することが
できる。本発明の原理を上記で説明したが、この説明は
例を使用して行われただけであり、本発明の範囲の限定
としてなされたのではないことが、当業者には明らかに
理解されなければならない。したがって、添付特許請求
の範囲の目的は、本発明の真の精神と範囲内に属する本
発明のすべての修正を包括することである。
【図面の簡単な説明】
【図１】本発明を使用するデータ処理システムのブロッ
ク図を示す。
【図２】図１のデータ処理システムのＣＰＵ内における
制御回路のブロック図を示す。
【符号の説明】
１０　　データ処理システム １１　　中央演算装置 １２　　ダイレクト・メモリ・アクセス制御装置１３　
　メモリ １４　　通信バス １５，１６　　周辺装置 ２０　　制御回路 ２１　　状態レジスタ ３０　　コンパレータ ３１　　マスク・レジスタ ３３　　チャンネル制御回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　優先割込み要求を使用して、通信バス
    の制御権を変更するデータ処理システムにおいて：前記
    通信バスに結合されたメモリ；前記通信バスに結合され
    、サービスされるべき要求を示す割込み要求信号を選択
    的に導出する周辺装置；前記通信バスに結合され、前記
    割込み要求信号を受信し、優先割込み信号を選択的に導
    出する中央演算装置；および前記通信バスに結合され優
    先割込み信号の受信に応答する前記制御期間メモリへの
    アクセスを制御し、通信バスの制御権を選択的に解放す
    る直接メモリ・アクセス；から構成されることを特徴と
    するデータ処理システム
  2. 【請求項２】　　データ処理システムにおいて、優先割
    込み要求に応答して通信バスの制御権を変更するための
    方法において：通信バスを確立するステップ；中央演算
    装置，メモリ，ダイレクト，メモリ・アクセス制御装置
    および少なくとも１つの周辺装置を通信バスに結合する
    ステップ；周辺装置が通信バスのバス使用主体であると
    き、周辺装置から中央演算装置への優先割込み要求信号
    を生成して通信し、前記割込み要求信号が中央演算装置
    による周辺装置のサービスを要求するステップ；中央演
    算装置内において割込み要求信号を評価し、前記割込み
    要求信号に応答して、すでに中央演算装置が受信したが
    まだサービスされていない割込み要求の中で最高の優先
    順位を示す割込みサービス・レベル信号をダイレクト・
    メモリ・アクセス制御装置に通信するステップ；ならび
    に、割込みサービス・レベル信号が所定の最低優先順位
    に等しいかそれより大きい優先順位を有するときに限り
    、通信バスの使用主体としてダイレクト・メモリアクセ
    ス制御装置を取除くことによって、中央演算装置が周辺
    装置にサービスすることができるようにするステップ；
    から構成されることを特徴とする方法
JP41819390A 1989-12-27 1990-12-26 データ処理システムにおける通信バス制御装置およびバス制御方法 Expired - Lifetime JP3284311B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US457,647 1989-12-27
US07/457,647 US5072365A (en) 1989-12-27 1989-12-27 Direct memory access controller using prioritized interrupts for varying bus mastership

Publications (2)

Publication Number Publication Date
JPH04211855A true JPH04211855A (ja) 1992-08-03
JP3284311B2 JP3284311B2 (ja) 2002-05-20

Family

ID=23817586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41819390A Expired - Lifetime JP3284311B2 (ja) 1989-12-27 1990-12-26 データ処理システムにおける通信バス制御装置およびバス制御方法

Country Status (4)

Country Link
US (1) US5072365A (ja)
EP (1) EP0435092B1 (ja)
JP (1) JP3284311B2 (ja)
DE (1) DE69028836T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9018992D0 (en) * 1990-08-31 1990-10-17 Ncr Co Internal bus for work station interfacing means
GB9019001D0 (en) * 1990-08-31 1990-10-17 Ncr Co Work station including a direct memory access controller and interfacing means to microchannel means
US5287523A (en) * 1990-10-09 1994-02-15 Motorola, Inc. Method for servicing a peripheral interrupt request in a microcontroller
US5289583A (en) * 1990-10-19 1994-02-22 International Business Machines Corporation Bus master with antilockup and no idle bus cycles
JPH05165762A (ja) * 1991-12-13 1993-07-02 Toshiba Corp Ｄｍａコントローラ
US5590380A (en) * 1992-04-22 1996-12-31 Kabushiki Kaisha Toshiba Multiprocessor system with processor arbitration and priority level setting by the selected processor
US5517624A (en) * 1992-10-02 1996-05-14 Compaq Computer Corporation Multiplexed communication protocol between central and distributed peripherals in multiprocessor computer systems
US5664224A (en) * 1993-07-23 1997-09-02 Escom Ag Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations
US6018785A (en) * 1993-12-30 2000-01-25 Cypress Semiconductor Corp. Interrupt-generating hardware semaphore
US5619726A (en) * 1994-10-11 1997-04-08 Intel Corporation Apparatus and method for performing arbitration and data transfer over multiple buses
JP2996183B2 (ja) * 1996-08-16 1999-12-27 日本電気株式会社 Ｄｍａ機能を備えたデータ処理装置
JPH10133998A (ja) * 1996-11-05 1998-05-22 Canon Inc データ処理方法とその方法を用いた記録装置
US6816934B2 (en) 2000-12-22 2004-11-09 Hewlett-Packard Development Company, L.P. Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol
US6738845B1 (en) * 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
US6775727B2 (en) 2001-06-23 2004-08-10 Freescale Semiconductor, Inc. System and method for controlling bus arbitration during cache memory burst cycles
JP2003050774A (ja) * 2001-08-08 2003-02-21 Matsushita Electric Ind Co Ltd データ処理装置およびデータ転送方法
KR100456696B1 (ko) * 2002-05-21 2004-11-10 삼성전자주식회사 집적회로장치의 버스중재기
US7013357B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Arbiter having programmable arbitration points for undefined length burst accesses and method
US10282344B2 (en) 2014-06-28 2019-05-07 Intel Corporation Sensor bus interface for electronic devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023143A (en) * 1975-10-28 1977-05-10 Cincinnati Milacron Inc. Fixed priority interrupt control circuit
US4067059A (en) * 1976-01-29 1978-01-03 Sperry Rand Corporation Shared direct memory access controller
US4035780A (en) * 1976-05-21 1977-07-12 Honeywell Information Systems, Inc. Priority interrupt logic circuits
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4200912A (en) * 1978-07-31 1980-04-29 Motorola, Inc. Processor interrupt system
US4240140A (en) * 1978-12-26 1980-12-16 Honeywell Information Systems Inc. CRT display terminal priority interrupt apparatus for generating vectored addresses
US4443848A (en) * 1979-09-10 1984-04-17 Nixdorf Computer Corporation Two-level priority circuit
US4470111A (en) * 1979-10-01 1984-09-04 Ncr Corporation Priority interrupt controller
JPS58222361A (ja) * 1982-06-18 1983-12-24 Fujitsu Ltd デ−タ処理システムにおけるアクセス要求の優先順位決定制御方式
US4494192A (en) * 1982-07-21 1985-01-15 Sperry Corporation High speed bus architecture
US4802087A (en) * 1986-06-27 1989-01-31 Honeywell Bull Inc. Multiprocessor level change synchronization apparatus
EP0288649B1 (en) * 1987-04-22 1992-10-21 International Business Machines Corporation Memory control subsystem
JPH01277928A (ja) * 1988-04-30 1989-11-08 Oki Electric Ind Co Ltd 印刷装置

Also Published As

Publication number Publication date
DE69028836T2 (de) 1997-04-10
JP3284311B2 (ja) 2002-05-20
HK1003803A1 (en) 1998-11-06
EP0435092B1 (en) 1996-10-09
US5072365A (en) 1991-12-10
DE69028836D1 (de) 1996-11-14
EP0435092A2 (en) 1991-07-03
EP0435092A3 (en) 1991-11-27

Similar Documents

Publication Publication Date Title
JP3284311B2 (ja) データ処理システムにおける通信バス制御装置およびバス制御方法
US5083261A (en) Dynamically alterable interrupt priority circuit
US5572686A (en) Bus arbitration scheme with priority switching and timer
JP4139771B2 (ja) キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法
US7213084B2 (en) System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit
KR20000053380A (ko) 다양한 기능 모듈 접속용 포트 매니저 제어기
WO2003027863A2 (en) Multiple channel interface for communications between devices
US5640519A (en) Method and apparatus to improve latency experienced by an agent under a round robin arbitration scheme
US20070016709A1 (en) Bus control system and a method thereof
US5974479A (en) System for executing, canceling, or suspending a DMA transfer based upon internal priority comparison between a DMA transfer and an interrupt request
CA1169158A (en) Communication multiplexer variable priority scheme
US6754899B1 (en) Shared memory access controller
US6574683B1 (en) External direct memory access processor implementation that includes a plurality of priority levels stored in request queue
JPH10283304A (ja) 割り込み要求を処理する方法及びシステム
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
KR100451722B1 (ko) 직접 메모리 액세스 제어 장치
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JP3105554B2 (ja) 割込みコントローラ
HK1003803B (en) Data processing system with direct memory access controller and method for varying communication bus masterchip in response to prioritized interrupt requests
JPH0830549A (ja) バス制御装置
JPH05173923A (ja) 入出力データ転送処理装置
JPH01255061A (ja) 通信処理装置
JP3452656B2 (ja) Ｄｍａコントローラ
JPH0544696B2 (ja)
JP2004145593A (ja) ダイレクトメモリアクセス装置およびバスアービトレーション制御装置、ならびにそれらの制御方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9