JPH0764770A - 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 - Google Patents

遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法

Info

Publication number
JPH0764770A
JPH0764770A JP15875891A JP15875891A JPH0764770A JP H0764770 A JPH0764770 A JP H0764770A JP 15875891 A JP15875891 A JP 15875891A JP 15875891 A JP15875891 A JP 15875891A JP H0764770 A JPH0764770 A JP H0764770A
Authority
JP
Japan
Prior art keywords
data
command
memory
host computer
microcontroller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15875891A
Other languages
English (en)
Inventor
Thomas I Elmer
アイ． エルマー トーマス
Tuan T Nguyen
タン ニューエン ツァン
Rung-Pan Lin
リン ラン−パン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH0764770A publication Critical patent/JPH0764770A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ホストコンピュータと関連してマイクロコン
トローラ乃至はマイクロプロセサのある種の既存の特徴
を使用してマイクロコントローラ又はマイクロプロセサ
に含まれるメモリの書込みを行なう装置及び方法に関す
る。 【構成】 単一の集積回路上のマイクロコントローラ装
置１２が、中央処理装置１４と、それと関連するデータ
バス及び電気的に書込み可能な非揮発性メモリ１８を有
している。このメモリは、アプリケーションプログラム
を有しており、且つ別体のホストコンピュータ３０を使
用して、例えばユニバーサル非同期受信機／送信機装置
などのような通信ポートによって遠隔的に書込みを行な
うことが可能である。第二の非揮発性メモリ１６が設け
られており、通信ポートを介してホストコンピュータか
ら受取ったデータ及びアドレス情報を使用して、電気的
に書込み可能な非揮発性メモリ１８の書込みを実施する
ために、中央処理装置によって実行される制御プログラ
ムを有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、メモリシステム
をプログラム、即ち書込むための装置及び方法に関する
ものであって、更に詳細には、ホストコンピュータと関
連してマイクロコントローラ乃至はマイクロプロセサの
ある種の既存の特徴を使用してマイクロコントローラ又
はマイクロプロセサに含まれるメモリのプログラミン
グ、即ち書込みを行なう装置及び方法に関するものであ
る。
【０００２】
【従来の技術】電気的に書込み可能なリードオンリーメ
モリ（ＥＰＲＯＭ）などのような非揮発性メモリを使用
するマイクロコントローラ装置は従来公知である。ＥＰ
ＲＯＭは、通常、マイクロコントローラに対するアプリ
ケーションソフトウエアを有しており、且つそのマイク
ロコントローラに対して特定の意図された適用に依存す
るデータでプログラム、即ち書込みが行なわれねばなら
ない。そのアプリケーションソフトウエアは、通常、例
えばＩＢＭ ＰＣなどのようなパソコン、及び又は例え
ばナショナルセミコンダク社のマイクロコントローラ開
発システムなどのような開発システムを使用して開発さ
れる。
【０００３】通常ロードモジュールとして知られるこの
アプリケーションソフトウエアを表わすデータは、例え
ば、データＩ／Ｏコーポレーションによって製造されて
いるデータＩ／Ｏモデル２９などのような特別目的プロ
グラミング（書込み）装置へ転送される。次いで、マイ
クロコントローラのＥＰＲＯＭが、通常、マイクロコン
トローラの処理能力を使用することなしに、この特別目
的プログラミング装置によってプログラム、即ち書込み
が行なわれる。この様な特別目的プログラミング装置が
使用される場合、マイクロコントローラは、典型的に、
物理的にはプログラミング装置の回路内に配置されてプ
ログラミングプロセスを達成する。
【０００４】時折、例えばテスト、開発、又はマイクロ
コントローラによって実行されるアルゴリズムの調節な
どの期間中に、マイクロコントローラのＥＰＲＯＭの既
存の内容を修正することが必要である。この様な従来の
マイクロコントローラ装置での変更を実施するために、
通常、マイクロコントローラが据付けられているシステ
ムからマイクロコントローラを取除き、それをプログラ
ミング装置の回路内に配置させることが必要である。
【０００５】例えば、インテル８７Ｃ１９６ＫＢ及びモ
トローラＭＣ６８ＨＣ７０５Ｃ８などのようなマイクロ
コントローラ装置によって現在使用されている別の技術
は、自動自己書込み（ＡＳＰ）と呼ぶことが可能であ
る。ＡＳＰは、ＥＰＲＯＭを包含するマイクロコントロ
ーラが、マイクロコントローラのＥＰＲＯＭへ転送され
るデータを包含するソースメモリを有する回路内に配置
されることを必要とする。適宜の制御信号及び書込み電
圧が印加されると、マイクロコントローラは、ソースメ
モリからそれ自身のＥＰＲＯＭへデータを転送する。明
らかに、この技術は、ソースメモリが、特別目的プログ
ラミング装置によって予め書込まれることを必要とす
る。
【０００６】あるマイクロコントローラ装置は、ユニッ
トがシステム内に据付けられた状態のままで、マイクロ
コントローラＥＰＲＯＭの書込みを行なう構成を有して
いる。例えばインテル８７Ｃ１９６ＫＢなどのようなこ
れらの装置は、ランタイムプログラミング、即ち稼動時
間書込みとして一般的に知られる特徴を有している。稼
動時間書込み方法は、通常、ユーザアプリケーションソ
フトウエアがＥＰＲＯＭの内容を修正することを可能と
する特別の回路を与える。この修正、乃至は書込みは、
通常、通常のソフトウエア実行の期間中に、特定のサブ
ルーチンを喚起することによって行なわれる。稼動時間
書込みの一つの欠点は、それが、通常、ユーザがマイク
ロコントローラの使用可能なメモリ空間の一部をこの書
込み機能をサポートするために使用することを必要とす
ることである。このメモリ空間は、通常、ユーザのアプ
リケーションソフトウエアとマイクロコントローラの書
込みメカニズムとの間のインターフェースとして作用す
るソフトウエアサブルーチンのために使用される。ほと
んどの稼動時間書込みメカニズムの第二の欠点は、完全
に新しい（書込みされていない）マイクロコントローラ
の書込みを行なうためにそれ程適していないということ
である。ほとんどの稼動時間書込みメカニズムは上述し
たインターフェースサブルーチンに依存するので、それ
らは、それが残存するユーザメモリ空間の何れかを書込
むために使用することが可能である前に、特別目的プロ
グラミング装置によって導入されるインターフェースサ
ブルーチンを有するものでなければならない。
【０００７】マイクロコントローラメモリは、更に、直
接メモリアクセス（ＤＭＡ）を使用してプログラム、即
ち書込みを行なうことが可能である。この技術は、特
に、メモリと、例えば、高速磁気テープシステムなどの
ような周辺装置との間の大きなブロックのデータの転送
のために有用である。必要である場合には何時でもマイ
クロコントローラの中央プロセサからタイムスライスを
「盗む」特別チャンネルによって、データがメモリ内に
書込まれ且つメモリから読出される。ＤＭＡ転送の各ス
テップは、周辺装置の制御下にあり、その転送は、基本
的に、中央プロセサとは独立的なものであり、従って該
転送が行なわれている間に、該プロセサがアプリケーシ
ョンプログラムを実行することを可能とする。
【０００８】ＤＭＡ転送は、比較的複雑なものであり、
マイクロコントローラ上で特別のＤＭＡバス及びＤＭＡ
論理を必要とする。更に、メモリアドレス及びデータの
転送は、マイクロコントローラプロセサではなく、周辺
装置内のプロセサによって制御される。
【０００９】
【発明が解決しようとする課題】本発明は、上述した従
来のマイクロコントローラ装置の欠点を解消するもので
ある。完全にブランクであるか又はアプリケーションプ
ログラムを包含する本装置のＥＰＲＯＭは、従来のＥＰ
ＲＯＭプログラミング（書込み）装置を使用してプログ
ラム、即ち書込みを行なうことが可能である。更に、本
発明装置は、そのプログラムメモリが完全にブランクで
あったとしても、外部のホストコンピュータを使用し
て、システム内に取込んだ後にプログラム、即ち書込み
を行なうことが可能である。ユーザは、ＥＰＲＯＭ内に
任意のデータを書込むための完全な自由を有している。
ユーザは、プログラミング（書込み）メカニズムに対し
どの様な種類のソフトウエアインターフェースサブルー
チンを与えることも必要とされず、その際にアプリケー
ションソフトウエアに対して使用可能なメモリ空間の量
を最大のものとしている。更に、特別の制御プログラム
を実行することにより、本マイクロコントローラプロセ
サはそれ自身のメモリをプログラム、即ち書込むべく機
能し、その際にＤＭＡ技術の複雑性を回避している。
【００１０】
【課題を解決するための手段】本発明によれば、別体の
ホストコンピュータによって書込み可能な例えばマイク
ロコントローラなどの如きモノリシック集積回路データ
処理装置が提供され、且つ該別体のホストコンピュータ
によりデータ処理装置をプログラミング、即ち書込みを
行なう方法が提供される。
【００１１】本発明装置は、中央処理装置及び該中央処
理装置と関連するデータバスを有している。本発明装置
は、更に、データ処理装置とホストコンピュータとの間
に通信チャンネルを与えるために、例えばユニバーサル
非同期受信機／送信機（ＵＡＲＴ）などのような通信ポ
ート手段を有している。該チャンネルは、本発明装置へ
ホストコンピュータから発生するコマンド（命令）を担
持するために使用され、該コマンドはメモリアドレス情
報とデータ情報とを包含している。
【００１２】本発明装置は、更に、中央処理装置によっ
て実行されるべきアプリケーションプログラムを格納す
るための電気的に書込み可能な非揮発性メモリを有して
いる。このメモリは、データバスへ結合されている。更
に、制御手段が設けられており、それは、中央処理装置
をして、受取ったコマンドのコマンドデータ情報に基づ
いたデータを、受取ったコマンドのコマンドアドレス情
報に基づいたアドレスにおいて電気的に書込み可能な非
揮発性メモリ内に書込ませる。その制御手段は、好適に
は、電気的に書込み可能な非揮発性メモリ内にデータを
書込むために、中央処理装置によって実行される制御プ
ログラムを包含する制御メモリを有している。
【００１３】
【実施例】
システムの説明 図１を参照すると、本発明の一実施例に基づいて構成さ
れたマイクロコントローラ装置１２が示されている。こ
のマイクロコントローラ装置の構成及び動作に関する詳
細の多くはＥＰＲＯＭを有する従来の任意のマイクロコ
ントローラと共通なものであり、従って、その様な詳細
な説明は割愛する。
【００１４】マイクロコントローラ装置１２は、マイク
ロコントローラコア１４を有しており、該コアは、中央
処理装置及びマイクロコントローラのアーキテクチャを
構成するために一般的に理解されているその他の回路を
有している。コア１４は、ソフトウエア命令を実行し且
つコア１４に対しての周辺装置の制御のための種々の信
号を発生する能力を与えている。マイクロコントローラ
装置１２は、更に、通常、ソフトウエア実行の期間中に
一時的な格納装置として使用されるランダムアクセスメ
モリ（ＲＡＭ）１３を有している。電気的に書込み可能
なリードオンリーメモリ（ＥＰＲＯＭ）１８が、コアの
中央処理装置によって実行されるべきアプリケーション
プログラムを格納するためにマイクロコントローラ装置
１２内に設けられている。一例として、マイクロコント
ローラ装置がアンチロック制動装置（ＡＢＳ）の一部で
ある場合には、ＥＰＲＯＭ１８は、制動機能を制御する
ためのアプリケーションプログラムを有することが可能
である。
【００１５】ＥＰＲＯＭ１８は非揮発性メモリであり、
従って、格納されたデータは、その装置に電力が供給さ
れない場合でも、維持される。ＥＰＲＯＭ１８は、当業
者にとって公知の如く、紫外線を使用して消去すること
が可能である。ＥＰＲＯＭ１８は、例えば、電気的に消
去可能且つ書込み可能なリードオンリーメモリ（Ｅ2Ｐ
ＲＯＭ）などのような同様の非揮発性メモリの他の形態
で置換させることが可能である。
【００１６】装置１２は、更に、書込み制御ファームウ
エア及び論理１６（ブロック１６で示してある）を有し
ている。ブロック１６は、他の回路と共に、非揮発性メ
モリを有している。このブロック１６内の非揮発性メモ
リは、後述する如く、本装置が、ＵＡＲＴ書込みモード
として言及されるモードにエンタする場合に、実行され
るべきプログラムを有している。
【００１７】ホストコンピュータとのインターフェース
のために通信ポートが設けられており、該通信ポート
は、この場合には、ユニバーサル非同期受信機／送信機
装置２２（ＵＡＲＴ）である。ＵＡＲＴ２２は、従来公
知の構成であり、且つホストコンピュータへの直列デー
タリンクを有する信号を処理する。これらの信号は、ホ
ストコンピュータから直列データを受取るためのライン
２４上の信号ＲＤＸ、及び、ホストコンピュータへデー
タを直列的に送信するためのライン２６上の信号ＴＤＸ
を有している。更に、オプションのクロックＣＫＸがラ
イン２８上に供給することが可能であり、該信号はホス
トコンピュータによって発生される。ホストコンピュー
タ３０は、更に、マイクロコントローラ１２への直列デ
ータリンクを有するこれらの信号を処理するために使用
されるＵＡＲＴ装置（不図示）を有している。 動作モード マイクロコントローラ装置１２は、２個の別々の電源Ｖ
ｃｃ及びＶｐｐによって電力が供給される。本装置への
主要電源は、電源Ｖｃｃであり、それは一般的には＋５
Ｖである。電源Ｖｐｐは１２．７５Ｖであり、ＥＰＲＯ
Ｍ１８に書込みを行なう場合に使用される。電源Ｖｐｐ
は、スイッチオン及びオフすることが可能であるか又は
その他の態様で電気的に制御することが可能なタイプの
ものでなければならない。
【００１８】マイクロコントローラ装置１２は、五つの
異なった動作モードを有しており、即ちＥＰＲＯＭモー
ド、ＵＡＲＴ書込みモード、稼動時間書込みモード、メ
モリサイクル時間テストモード、及び通常稼動モードと
呼ばれるものである。
【００１９】ＥＰＲＯＭ動作モードは、ＥＰＲＯＭ１８
が、ＥＰＲＯＭを有するマイクロコントローラを書込む
ための現在使用されている技術に従って特別目的書込み
装置で書込みを行なうべき場合に使用される。これらの
技術は、マイクロコントローラが、例えば、ナショナル
セミコンダクタ社によって製造されているＮＭＣ２７Ｃ
２５６メモリ装置などのようなＥＰＲＯＭメモリ装置を
エミュレートする形態とされることを必要とする。この
様な書込み装置の一例はデータＩ／Ｏコーポレーション
のモデル２９Ｂである。このＥＰＲＯＭを有するマイク
ロコントローラの書込みを行なうためのアプローチは、
ＥＰＲＯＭメモリ装置を書込むための一般的に認められ
ており且つよく理解されている方法及び装置を利用する
ものである。ＥＰＲＯＭモードと呼ぶことが可能なその
他のマイクロコントローラの例は、インテル８７４９及
び８７５１を包含する。
【００２０】ＵＡＲＴ書込み動作モードは、又、ＥＰＲ
ＯＭ１８の書込みの目的のため及びＥＰＲＯＭの内容の
全て又は一部を読出すために使用される。特別目的書込
み装置を使用することを必要とする代わりに、このＵＡ
ＲＴ書込みモードは、直列データリンクを介して外部ホ
ストコンピュータによってマイクロコントローラＥＰＲ
ＯＭの書込みを行なうことを可能とする。このホストコ
ンピュータは、例えばマイクロコントローラ上で実行さ
れるべきソフトウエアの開発において一般的に使用され
ているようなパソコンとすることが可能である。
【００２１】稼動時間書込みモードは、ＵＡＲＴ書込み
モードにとって必要な多数の回路を使用する。それは、
例えばインテル８７Ｃ１９６ＫＢなどのような装置にお
いて使用されている既存の稼動時間書込みメカニズムと
ほとんど同様の動作を行なう。それは、ソフトウエアの
実行期間中に数バイトのＥＰＲＯＭの書込みを行なうた
めに主に使用され、従ってそれは「稼動時間（ランタイ
ム）」と呼ばれる。
【００２２】メモリサイクル時間テスト動作モードは、
ＥＰＲＯＭをテストするために使用される。メモリサイ
クルテストを実施するための詳細は従来公知なものであ
る。従って、メモリサイクルテストモードの詳細な説明
は割愛する。最後に、通常稼動動作モードは、ＥＰＲＯ
Ｍの書込みが行なわれ且つマイクロコントローラ装置２
２がその意図したアプリケーションコードを実行する機
能を実施する場合に使用される。前述した如く、この意
図した機能は、例えば自動車のアンチロック制動システ
ム（ＡＢＳ）の制御要素などのような多様なアプリケー
ションに亘ることが可能である。
【００２３】ＥＰＲＯＭモードは、本装置を特別目的書
込み装置内に据付けることが可能である場合にのみ本件
のマイクロコントローラ装置の書込みを行なうために有
用なものである。それは、動作環境内に据付けられてい
る間に本装置の書込みを行なうべき場合にＵＡＲＴ書込
みモードを使用することが好適である。稼動時間書込み
モードは、本装置がその様に据付けられた場合に前述し
た如く、非常に制限した書込み動作のみを許容する。
【００２４】ＵＡＲＴ書込みモードは、ホストコンピュ
ータ３０（図１）がＥＰＲＯＭ１８の書込みを行なうた
めのメカニズムを与える。この書込み動作を実施するた
めに、ホストコンピュータ３０は、ライン２４上の信号
ＲＤＸ、ライン２６上の信号ＴＤＸ、及びライン２８上
のオプションのクロックＣＫＸからなる図示した直列デ
ータリンクを介して、マイクロコントローラ１２へコマ
ンドを送信する。受取られたコマンドは、ＥＰＲＯＭ１
８上で実施されるべき動作を特定する。ＵＡＲＴ書込み
モードの形態とされた場合に、マイクロコントローラ１
２は、ブロック１６内のメモリ内に格納されている制御
ソフトウエアを実行する。このソフトウエアは、マイク
ロコントローラ１２をして、ＵＡＲＴ２２を介してホス
トコンピュータ３０からコマンドを受取らせる。このソ
フトウエアは、更に、ホストコンピュータ３０によって
送信されるコマンドを処理し、且つマイクロコントロー
ラ１２をしてＥＰＲＯＭ１８に関して所要の動作を実行
させる。 ＵＡＲＴ書込みモード用の形態 図２は、本マイクロコントローラ装置がＵＡＲＴ書込み
動作モードとされた場合の態様を示した簡単化した概略
図である。要素３２は、本装置上のピンを表わしてお
り、それは通常＋５Ｖ又は０Ｖの何れかによって駆動さ
れる。要素３２上の電圧は電圧Ｖｐｐ（＋１２．７５
Ｖ）へ上昇される。
【００２５】本装置は、電圧センサ３４を有しており、
それは、電圧Ｖｐｐが約１２．７５Ｖ±０．５５Ｖにほ
ぼ等しい場合に、出力信号ＵＰＭを発生する。電圧セン
サ３４の出力はラッチ３６のＤ入力へ供給される。ラッ
チ３６は信号ＣＲＥＳＥＴによってクロック動作され
る。従って、ラッチ３６のＱ出力は、ＣＲＥＳＥＴパル
スの下降エッジに保持される。ラッチ３６の反転された
出力ＮＱは、ライン４４上の信号ＣＲＥＳＥＴと共に、
ＮＯＲゲート４２のそれぞれの入力へ供給される。ゲー
ト４２の出力、即ち信号ＵＰＭＬは、該ゲートへの両方
の入力が論理「０」である場合に発生される。
【００２６】図３は、図２の構成に関連する種々の波形
を示しており、それは、電圧Ｖｃｃ（５４）、要素３２
へ印加される電圧Ｖｐｐ（５２）、及びＣＲＥＳＥＴ信
号（５０）を包含している。マイクロコントローラ装置
は、ゲート４２の出力信号ＵＰＭＬ４８（ＵＡＲＴプロ
グラムラッチ）が「１」の論理値を有する場合に、ＵＡ
ＲＴ書込みモードにエンタする。このことは、ラッチ３
６の反転出力ＮＱが論理値「０」であり且つＣＲＥＳＥ
Ｔが論理値「０」である場合に、発生する。信号ＵＰＭ
は、ＵＡＲＴ書込みモード及び稼動時間書込みモードの
期間中に使用されるマイクロコントローラの幾つかの回
路及び構成をイネーブルさせるために使用される。 ＵＡＲＴ書込みモードをサポートするのに必要な機能 図４は、ＵＡＲＴ書込みモードに関する本装置の側面を
示した本マイクロコントローラ装置のブロック図であ
る。マイクロコントローラコア１４は中央処理装置１５
を有している。コア１４は、周辺制御バス７３上の種々
の周辺制御信号を発生する。これらの信号は、例えば、
ＵＡＲＴ制御信号、ＲＯＭ制御信号、ＲＡＭ制御信号、
タイミング制御信号（不図示）及びＥＰＲＯＭ制御信号
（不図示）を包含している。
【００２７】本マイクロコントローラ装置は、アドレス
及びデータを送給するために使用されるメインバス７２
を有しており、それは、例えば、コア１４、ＵＡＲＴ２
２、ＵＡＲＴ書込み制御ＲＯＭ２０、ＲＡＭ１３、タイ
マ／カウンタ８０、ＥＰＲＯＭデータレジスタ（ＥＰＤ
Ｒ）７４、メモリアドレスレジスタ（ＭＡＲ）６８、Ｅ
ＰＲＯＭアドレスレジスタ（ＥＰＡＲ）６６、ＥＰＲＯ
Ｍ制御レジスタ（ＥＰＣＲ）６４、及びＥＲＰＯＭ１８
のデータ出力ポートへ結合されている。ＥＰＲＯＭ１８
のポートにおけるデータは、バス７６におけるＥＰＲＯ
Ｍデータを介して、ＥＰＤＲ７４の出力へ供給される。
【００２８】アドレスレジスタ６８及び６６は、両方と
も、ＥＰＲＯＭ１８に対するアドレス値を保持するため
に使用される。ＭＡＲ６８は、ランタイム、即ち稼動時
間において、ＥＰＲＯＭ１８から命令又はデータの通常
のフェッチのために使用される。ＥＰＡＲ６６は、ＵＡ
ＲＴ書込みモード又は稼動時間書込みモードにおいての
みアクセス可能なメモリマップレジスタであり、且つ書
込みプロセス期間中ＥＰＲＯＭ１８に対するアドレス値
を保持するために使用される。書込みプロセス期間中に
使用されるアドレス値は、ＵＡＲＴ２２によってホスト
コンピュータ３０（図１）から受取られる。アドレスレ
ジスタ６８及び６６のそれぞれの出力は、アドレスマル
チプレクサ７０によってアドレスバス７８上へマルチプ
レクス、即ち多重化され、そこで、該出力はＥＰＲＯＭ
１８のアドレス入力ポートへ与えられる。アドレスマル
チプレクサ７０は、ライン８１上の信号ＭＥによって制
御される。アクティブ、即ち活性状態にある場合に、信
号ＭＥは、アドレスマルチプレクサ７０をして、アドレ
スバス７８へ送信するために、ＥＰＡＲ６６内に含まれ
る値を選択させる。不活性状態にある場合には、信号Ｍ
Ｅは、アドレスマルチプレクサ７０をして、アドレスバ
ス７８へ送信するために、ＭＡＲ６８内に含まれる値を
選択させる。
【００２９】ＥＰＲＯＭデータレジスタ（ＥＰＤＲ）７
４は、ＥＰＲＯＭ１８内に書込まれるべきデータを保持
する。ＥＰＤＲ７４は、８ビットレジスタであり、それ
はＥＰＲＯＭが書込まれている場合に、ＥＰＲＯＭデー
タ入力ラインを安定な状態に保持すべく機能する。ＥＰ
ＲＯＭ書込み制御レジスタ（ＥＰＣＲ）６４は、ＥＰＲ
ＯＭ１８の書込み動作を制御するために使用される。レ
ジスタＥＰＣＲ６４の出力は、ライン８２上の信号ＮＰ
ＧＭを有しており、それは、書込みストローブであり、
ＥＰＲＯＭ１８のＮＰＧＭ入力へ供給される。後により
詳細に説明する如く、ＥＰＲＯＭ１８のアドレスがデー
タと共に書込まれるべき場合に、ＮＰＧＭストローブが
発生される。レジスタＥＰＣＲ６４の出力は、更に、ラ
イン８１上の信号ＭＥを有しており、それは、前述した
如く、アドレスマルチプレクサ７０を制御する。
【００３０】ＵＡＲＴ書込み制御ＲＯＭ２０は、シャド
ーメモリ（それは、通常の稼動モード期間中にアクセス
することができないがＵＡＲＴ書込みモード及び稼動時
間書込みモードにおいてのみアクセス可能なメモリであ
ることを意味する）として機能し且つ２５６バイトを有
している。ＵＡＲＴ書込みモードにおいて、ＵＡＲＴ書
込み制御ＲＯＭ２０の２５６バイトは、アドレス０３０
０（ｈｅｘ）乃至０３ＦＦ（ｈｅｘ）が割当てられる。
レジスタＥＰＤＲ７４，ＥＰＡＲ６６，ＥＰＣＲ６４も
シャドーメモリ内にマップされ、即ち、それらは通常稼
動モードにおいてアクセスすることができず、ＵＡＲＴ
及び稼動時間書込みモードにおいてのみアクセスするこ
とが可能であることを意味する。ＥＰＤＲ７４は、シャ
ドーメモリ内においてアドレス００ＦＡ（ｈｅｘ）にマ
ップされる。ＥＰＡＲ６６は、シャドーメモリにおいて
アドレス００ＦＣ（ｈｅｘ）にマップされる。ＥＰＣＲ
６４は、シャドーメモリにおいてアドレス００ＦＥ（ｈ
ｅｘ）にマップされる。 コマンドフォーマット 前述した如く、本マイクロコントローラ装置が、ＵＡＲ
Ｔ書込みモードの形態とされると、ＣＰＵ１５が、制御
ＲＯＭ２０内に格納されている制御プログラムを実行す
べく進行する。特に、このプログラムは、ホストコンピ
ュータ３０（図１）との通信用のプロトコルを実行し、
且つホストコンピュータから受取ったコマンドを処理す
る。ホストコンピュータのコマンドは、別々の８ビット
（１バイト）ワードで送信される。四つのコマンドタイ
プについて説明する。第一のコマンドは、Ｖｅｒｉｆｙ
ＥＰＲＯＭ Ｄａｔａ Ｃｏｍｍａｎｄ（検証ＥＰＲ
ＯＭデータコマンド）であり、それは、本マイクロコン
トローラ装置をして、特定のＥＰＲＯＭアドレスに位置
されているデータを読出させ且つ該データをホストコン
ピュータ３０へ送信する。このコマンドの最初のバイト
は、コマンドタイプを識別する４個のビットを有してい
る。２番目の４個のビットは使用されない。このバイト
に続く二つの別個のバイトは、ＥＰＲＯＭアドレスを構
成している。マイクロコントローラ１２は、このＥＰＲ
ＯＭアドレスからデータバイトを読取り、且つそれをホ
ストコンピュータ３０へ送信する。
【００３１】第二のタイプのコマンドは、Ｐｒｅｓｃａ
ｌｅｒ ＩｎｆｏｒｍａｔｉｏｎＣｏｍｍａｎｄ（プレ
スケーラ情報コマンド）であり、それは、レジスタＥＰ
ＣＲ６４（図４）によって発生されるライン８２上の内
部プログラムパルスＮＰＧＭの期間を制御する。このプ
レスケーラ情報コマンドは、単一バイトのコマンドであ
り、それは、コマンドタイプを識別する４個のビット及
びマイクロコントローラ１２に対するプレスケーラ値を
選択する４個のビットを有している。該プレスケーラ値
は、十進数の１６（２4 ）乃至１３１，０７２（２17）
の間で変化させることが可能であり、且つ以下の表１に
よって示される如く、プレスケーラコマンドに従って選
択される。
【００３２】表１ プレスケーラコマンド 選択したプレスケーラ値 ０００００１１１ 許されない値 ０００１０１１１ 許されない値 ００１００１１１ １６ ００１１０１１１ ３２ ０１０００１１１ ６４ ０１０１０１１１ １２８ ０１１００１１１ ２５６ ０１１１０１１１ ５１２ １００００１１１ １０２４ １００１０１１１ ２０４８ １０１００１１１ ４０９６ １０１１０１１１ ８１９２ １１０００１１１ １６３８４ １１０１０１１１ ３２７６８ １１１００１１１ ６５５３６ １１１１０１１１ １３１０７２ 書込みパルスＮＰＧＭの期間は、以下の式に従って設定
されるべきである。
【００３３】 Ｔｐ＝Ｐ×（１６／ＦＣＫ１） （１） 尚、Ｔｐ：書込みパルスＮＰＧＭの期間、 Ｐ：選択したプレスケーラ値、 ＦＣＫ１：マイクロコントローラシステムクロックの周
波数（典型的に、２乃至３０ＭＨｚの範囲内）。
【００３４】通常書込み動作環境においては、０．５ミ
リ秒の書込みパルス期間Ｔｐが、既存のＥＰＲＯＭ技術
を使用するメモリに対して通常十分なものである。この
様な環境においては、周囲温度は２０℃と３０℃の間で
あり、電圧Ｖｃｃは５．７５Ｖと６．２５Ｖの間であ
り、且つ電圧Ｖｐｐは１２．２Ｖと１３．３Ｖとの間で
ある。パルスＮＰＧＭの期間は、従来公知の如く、温度
及び電圧が上述した範囲内に入らない場合には、調節さ
れるべきである。
【００３５】第三のコマンドタイプは、Ｆｕｌｌ Ｖｅ
ｒｉｆｙ Ｃｏｍｍａｎｄ（完全検証コマンド）であ
り、それは単一のバイトから構成されている。該バイト
は、コマンドタイプを識別する４個のビットを有してい
る。残りの４個のビットは使用されない。完全検証コマ
ンドは、本マイクロコントローラ装置をして、ＥＰＲＯ
Ｍ１８内に格納されているデータの１６，３８４個のバ
イトの各々を読出してホストコンピュータへ送信させ
る。このことは、ＥＰＲＯＭ１８の内容全体を構成す
る。
【００３６】第四のコマンドタイプは、Ｐｒｏｇｒａｍ
ＥＰＲＯＭ Ｃｏｍｍａｎｄ（書込みＥＰＲＯＭコマ
ンド）であり、それは４個のバイトから構成されてい
る。ホストから送信される最初のバイトは、コマンドタ
イプを識別する４個のビットを有している。残りのビッ
トは使用されない。該コマンドの２番目及び３番目のバ
イトは、書き込みされるべきＥＰＲＯＭの位置のアドレ
スを構成する。最後に、送信される最後のバイトは、Ｅ
ＰＲＯＭ内に書込まれるべきデータの８個のビットを有
している。
【００３７】ホストコンピュータと本マイクロコントロ
ーラ装置との間でのデータ転送の一体性を確保するため
に、ホストから受取った各バイトに関して二重検証手順
が実施される。図７は、この二重検証シーケンスを示し
たフローチャートである。即ち、ブロック１６０は、こ
のシーケンスの開始を表わしている。このフローチャー
トのブロック１６２及び１６４によって表わされる如
く、ＵＡＲＴ２２によってホストコンピュータから１個
のバイトが受取られる。そのバイトは、ブロック１６６
によって表わした如く、ランダムアクセスメモリ（ＲＡ
Ｍ）１３（図１，４）内に格納される。次いで、このバ
イトは、ブロック１６８及び１７０によって示した如
く、ホストコンピュータ３０へ送り返される。
【００３８】マイクロコントローラ装置１２から該バイ
トを受取ると、ホストコンピュータは、受取ったバイト
を最初に送信した値と比較する（ブロック１７２）。こ
れら二つのバイトの値が同一である場合には、ホストコ
ンピュータ３０は、単に、元の値をマイクロコントロー
ラ１２へ再送する（ブロック１７６）。比較された二つ
のバイト値が同一でない場合には、ホストコンピュータ
３０とマイクロコントローラ１２との間の直列データリ
ンクが何らかの理由で崩壊している。従って、ホストコ
ンピュータ３０は、このバイトを２度目に送信する前
に、最初に送信した値の全てのビットを反転させること
によって、マイクロコントローラ１２をしてその崩壊し
たデータリンクを認識させる（ブロック１７４）。
【００３９】何れの場合においても、マイクロコントロ
ーラ１２は、２番目の送信を受取り（ブロック１７８）
且つこの２番目のバイト値を最初のバイト値と比較する
（ブロック１８０）。これらの比較した値が同一である
場合には、マイクロコントローラ１２は、特定のバイト
値をホストへ送信することによってそのことを表わす信
号を送る（ブロック１８４及び１８６）。次いで、マイ
クロコントローラ１２は、受取ったバイト値を処理すべ
く進行する。例えば、ホストコンピュータ３０が２番目
の送信の前に全てのビットを反転させるか、又はデータ
リンク崩壊の発生などによりこれらの比較した値が同一
でない場合には、マイクロコントローラ１２は、特定の
バイト値をホストへ送信することによってそのことを進
行する（ブロック１８２及び１８６）。次いで、マイク
ロコントローラ１２は、現在のコマンドの処理を終了し
且つホストコンピュータ３０からの次のコマンドを受取
るべく準備する。
【００４０】図６Ａは、制御ＲＯＭ２０（図４）内に格
納される制御ソフトウエアによって制御されるコマンド
処理シーケンスを示したブロック図である。このシーケ
ンスは、マイクロコントローラ装置がＵＡＲＴ書込みモ
ードにエンタすると開始する（ブロック１１０）。次い
で、マイクロコントローラコア１４が、制御ＲＯＭ２０
内に格納されているプログラムを実行することによっ
て、あるオンチップの周辺機能の形態とさせるべく進行
する。特に、初期化シーケンスは、外部クロックＣＫＸ
を使用するためにＵＡＲＴ２２（ブロック１１２）を所
定の形態とさせ、且つ各ワードを８個のデータビットの
長さに設定し、データを送信し且つ受信するための１個
のストップビットを設定する。
【００４１】この初期化シーケンスが完了すると、マイ
クロコントローラは、ブロック１１４によって示した如
く、ホストコンピュータからのコマンドに対して待機す
る。コマンドの最初のバイトが受取られると、そのコマ
ンドバイトは図７に関して説明する二重検証シーケンス
で処理される。この二重検証シーケンスが成功したと仮
定すると、該バイトの４個のコマンドタイプビットを検
査することによりそのコマンドのタイプに関して決定が
行なわれる（ブロック１１６）。その受取ったコマンド
が図７の二重検証シーケンスをパスしない場合（ブロッ
ク１１４）、データリンクが不良であることを表わすメ
ッセージがホストコンピュータへ送信され、且つマイク
ロコントローラは次のコマンドに対して待機する。
【００４２】該コマンドが有効なコマンドでない場合に
は（ブロック１１６）、不良コマンドメッセージがホス
トコンピュータへ送り返される（ブロック１１８）。該
コマンドが有効なものである場合、良好コマンドメッセ
ージがホストコンピュータへ送り返される（ブロック１
２０）。次いで、該シーケンスは、受取られた有効なコ
マンドのタイプに基づいて進行する（ブロック１２
２）。受取ったコマンドが完全検証コマンドであると仮
定すると、マイクロコントローラは、ＥＰＲＯＭ１８の
内容全体を読出し且つその結果をホストコンピュータへ
送信すべく進行する（ブロック１２４）。該データはＥ
ＰＲＯＭから読出され且つ一度に１ビットずつホストコ
ンピュータへ送信される。次いで、該シーケンスはブロ
ック１１４へ復帰する。
【００４３】受取ったコマンドがプレスケーラ情報コマ
ンドである場合には、プレスケーラ値は該コマンドバイ
トの４個の最大桁ビットによって表１に示される如く表
わされる（プレスケーラ値選択）。このコマンドは１バ
イトのみである。その表わされたプレスケーラ値は、書
込みタイマを所定の形態とするために使用される（ブロ
ック１３０）。その表わされたプレスケーラ値は、マイ
クロコントローラシステムクロックＣＫＩ（図１）用の
周波数分割器として使用される。その結果得られるＣＫ
Ｉの分割された値（元のＣＫＩよりも低い周波数）は、
ライン８４（図４）上のプレスケール済みＣＫＩとして
言及され、且つ１６ビットカウンタ／タイマ８０（図
４）用の同期クロックとして使用される。カウンタ／タ
イマ８０は、マイクロコントローラ１２のアーキテクチ
ャにおいて、メモリマップ型であり、且つライン８２
（図４）上の信号ＮＰＧＭの期間を制御するために、制
御ＲＯＭ２０から実行するソフトウエアによって使用さ
れる。従って、ホストコンピュータ３０は、表１及び式
１に従って、マイクロコントローラ１２を所定の形態と
させ、マイクロコンピュータがプログラム、即ち書込ま
れるべき環境に対し適宜の期間の書込みストローブＮＰ
ＧＭを発生することが可能である。書込みタイマ８０
（図４）が適宜のプレスケーラで所定の形態とされる
と、該シーケンスはブロック１１４へ復帰する（図
６）。
【００４４】書込みＥＰＲＯＭコマンドは、コマンドタ
イプ情報を有する最初のバイトを包含する４個のバイト
から構成されている。受取った命令が書込みＥＰＲＯＭ
コマンドであると仮定すると、１バイトのデータを書込
むためのシーケンスが、図６Ｂのフローチャートに示さ
れた如くに実施される（ブロック１２８）。マイクロコ
ントローラは、ブロック１３２及び１３４によって示し
た如く、受取られるべき次の二つのバイトのアドレス情
報に対して待機する。これらのバイトの各々は、図７に
関して説明する二重検証シーケンスによって処理され
る。これら二つのアドレスバイトが受取られると、それ
らは、連結され且つその１６ビットアドレスは一時的に
ＲＡＭ１３内に格納される。
【００４５】次いで、マイクロコントローラ装置１２
は、それも二重検証シーケンスで処理されるデータバイ
トの受取りに対して待機する（ブロック１３６）。それ
が受取られた後に、該データバイトも一時的にＲＡＭ１
３内に格納される。次いで、受取られたアドレス値（ブ
ロック１３２及び１３４）は、それがＥＰＲＯＭアクセ
ス（ブロック１３８）に対して適切なものであるか否か
を決定すべく評価される。そのアドレス値が適切なもの
でない場合には、マイクロコントローラ１２は、そのこ
とをホストコンピュータ３０へ信号で知らせ（ブロック
１４２）、次いで次のコマンドを受取るべく準備する
（図６Ａのブロック１１４）。そのアドレス値がＥＰＲ
ＯＭアクセスのために許容可能なものである場合には、
マイクロコントローラ１２は、一時的に格納したデータ
をＥＰＤＲ７４へロードし（図４）、且つ一時的に格納
したアドレスをＥＰＡＲ６６（図４）内へロードする。
次いで、マイクロコントローラは、ＥＰＡＲ６６内に保
持されているＥＰＲＯＭアドレスにＥＰＤＲ７４内に保
持されているデータを書込む。ＥＰＲＯＭ１８の書込み
は、好適には、対話的書込みシーケンスを使用して実施
される。マイクロコントローラ１２は、その書込み動作
が成功したか否かをホストコンピュータ３０へ通知する
（ブロック１４０）。
【００４６】該コマンドが検証ＥＰＲＯＭデータコマン
ドであると仮定すると、図６Ｃのフローチャートに表わ
した如く、指定したＥＰＲＯＭ１８アドレスを検証する
ためのシーケンスが実施される（ブロック１２６）。マ
イクロコントローラは、読出されるべきＥＰＲＯＭアド
レスを有する２個のフォローアップバイトを受取るため
に待機する。各アドレスバイトが受取られると、それ
は、図７に関して説明する如く、二重検証が行なわれる
（ブロック１４４及び１４６）。
【００４７】二つのアドレスバイトが何ら送信エラーを
発生することなく受取られると、それらは、連結されて
単一アドレス値を形成する。このアドレス値は、それが
ＥＰＲＯＭメモリアクセス用の有効範囲内に入るか否か
を決定するために検査される（ブロック１４８）。その
アドレス値が有効なものでない場合には、マイクロコン
トローラ１２は、そのことをホストコンピュータへ信号
で知らせ（ブロック１５４）、次いで次のコマンドに対
して待機する（図６Ａのブロック１１４）。そのアドレ
ス値が有効なものである場合には、ＥＰＲＯＭアドレス
の内容が読出され且つブロック１５２で示した如く、ホ
ストコンピュータへ送信される。次いで、該シーケンス
は、ホストコンピュータからのさらなるコマンドに対し
て待機すべく復帰する（図６Ａのブロック１１４）。 対話的書込み動作アルゴリズム 前述した如く、ＥＰＲＯＭ１８は、好適には、対話的書
込み動作シーケンスを使用して書込まれる。この対話的
書込み動作シーケンスの詳細は、図５のフローチャート
に示されている。最初に、ソフトウエアカウンタが、ブ
ロック９０及び９２によって表わされる如く、２０の値
へ設定される。次いで、１個の書込みパルスＮＰＧＭを
発生することにより（図４）、受取ったデータの１バイ
トでＥＰＲＯＭ１８を書込むための最初の試みがなされ
る（ブロック９４）。ＥＰＲＯＭ制御レジスタ（ＥＰＣ
Ｒ）６４（図４）は、制御ＲＯＭ２０から実行されるソ
フトウエアによってライン８２上に書込みパルスＮＰＧ
Ｍを発生させられる。このパルスの期間は、前に受取っ
たプレスケーラ情報コマンド（表１）から得られたプレ
スケーラ値Ｐによって決定される。制御ＲＯＭ２０から
実行するソフトウエアとタイマ／カウンタ８０（図４）
との対話（相互作用）は、値Ｐ及び式（１）に従ってＮ
ＰＧＭパルスの期間を決定する。書込まれるべきデータ
はＥＰＤＲ７４内に保持される（図４）。
【００４８】次いで、該カウンタがデクリメントされ
（ブロック９６）且つテストされて、そのカウンタ状態
が０に到達したか否かを決定する（ブロック９８）。そ
のカウントが０でないと仮定すると、そのデータは、ち
ょうど書込まれたアドレスにおけるＥＰＲＯＭを読取る
ことによってチェックされる。ＥＰＲＯＭから読出され
たデータバイトがＲＡＭ１３内に一時的に格納されてい
るバイトとマッチする場合には（ブロック１００）、そ
の書込み動作は単一の書込みパルスで成功したことを表
わす。その場合には、ホストコンピュータはそのことが
通知され（ブロック１０２）、且つ該シーケンスは受信
コマンドブロック１１４へ復帰する（図６Ａ）。
【００４９】その単一書込みパルスが成功しないと仮定
すると（ブロック１００）、該シーケンスは、繰返し行
なわれ、且つさらなる書込み用パルスが発生され（ブロ
ック９４）、該カウンタがデクリメントされ（ブロック
９６）、且つテストされる（ブロック９８）。該シーケ
ンスが検証を成功することなしに２０回繰返されると、
該カウンタは０となる（ブロック９８）。次いで、ブロ
ック１０４で表わした如く、該アドレスを読取り且つＥ
ＰＲＯＭからのデータのバイトをＲＡＭ１３内に格納さ
れているデータのバイトと比較することによって該バイ
トを検証するための最後の試みがなされる。この最後の
試みが成功しない場合には、ホストコンピュータは、ブ
ロック１０６で表わした如く、書込み動作失敗が通知さ
れる。この最後の試みが成功すると、ホストコンピュー
タは、前述した如くに通知がなされる（ブロック１０
２）。
【００５０】本マイクロコントローラ装置が四つの他の
動作モードの何れにもない場合には、通常稼動モード
（これは、デフォルトモードである）へ復帰する。マイ
クロコントローラ装置が通常稼動モードにある場合に
は、ＥＰＲＯＭ１８（図４）はリードオンリーメモリ
（ＲＯＭ）として機能し、且つ該装置用のアプリケーシ
ョンプログラムを有している。このモードにおいては、
ＥＰＲＯＭ１８用のアドレスが、コア１４によってＭＡ
Ｒレジスタ６８内にロードされる。データが、ＥＰＲＯ
Ｍ１８からメインデータバス７２上へ読出される。
【００５１】ある場合においては、本マイクロコントロ
ーラが、データがアプリケーションシステム又はコア１
４から発生する（即ち、ホストコンピュータ３０からで
はない）システム内に据付けられる場合に、ＥＰＲＯＭ
１８の書込みを行なうことが望ましい。一例として、本
装置が自動車のアンチロック制動システム（ＡＢＳ）の
一部として使用される場合には、後の評価のために非揮
発性ＥＰＲＯＭ１８内にクリチカルなデータを格納する
能力を有することが望ましい。ブレーキ故障の場合に、
この様なクリチカルなデータは、その故障の原因を決定
する場合の助けとして使用することが可能である。ＵＡ
ＲＴ書込みモードにおいてＥＰＲＯＭの書込みを許容す
るハードウエアは、コア１４から発生するデータから、
ある状態の下でＥＰＲＯＭの書込みを行なうことも許容
する。前述した如く、この様な書込みは、しばしば、稼
動時間書込みと呼ばれる。
【００５２】稼動時間書込みは、最初に、要素３２（図
２）上の電圧Ｖｐｐを＋１２．７５Ｖへ増加させること
によって行なわれる。従って、稼動時間書込みが実施さ
れるべき場合にＶｐｐを自動的に上昇させるためのシス
テム設計がされねばならない。電圧センサ３４は、ライ
ン６２上のＵＡＲＴ書込みモード（ＵＰＭ）信号を発生
させて、その際にデータレジスタＥＰＣＲ７４（図
４）、制御レジスタＥＰＤＲ６４、制御ＲＯＭ２０、及
びアドレスレジスタＥＰＡＲ６６をイネーブルさせる。
次いで、コア１４が、制御ＲＯＭ２０内に格納されてい
るソフトウエアのある部分をして、後の評価のために、
所定のクリチカルなデータを所定のＥＰＲＯＭ１８のア
ドレスへ書込ませることが可能である。
【００５３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいて構成されたマイ
クロコントローラ装置及びそれと関連するホストコンピ
ュータ及び直列データリンクを示した概略ブロック図。
【図２】 本マイクロコントローラ装置をユニバーサル
非同期受信機／送信機（ＵＡＲＴ）書込み動作モードへ
エンタさせる条件を示したブロック図。
【図３】 図２の機能的ブロック図に関連する波形を示
したタイミング線図。
【図４】 ＵＡＲＴ書込み動作モード期間中に使用され
る機能的ブロックを示した本マイクロコントローラ装置
のブロック図。
【図５】 対話的ＥＰＲＯＭ書込みシーケンスを示した
フローチャート図。
【図６Ａ】 本マイクロコントローラ装置がＵＡＲＴ書
込みモードにある場合にホストコンピュータからのコマ
ンドを処理する状態を示したフローチャートの一部の説
明図。
【図６Ｂ】 本マイクロコントローラ装置がＵＡＲＴ書
込みモードにある場合にホストコンピュータからのコマ
ンドを処理する状態を示したフローチャートの一部の説
明図。
【図６Ｃ】 本マイクロコントローラ装置がＵＡＲＴ書
込みモードにある場合にホストコンピュータからのコマ
ンドを処理する状態を示したフローチャートの一部の説
明図。
【図７】 ホストコンピュータからデータを受取る場合
に本マイクロコントローラ装置によって使用されるデー
タ検証シーケンスを示したフローチャート図。
【符号の説明】
１２ マイクロコントローラ装置 １３ ＲＡＭ １４ マイクロコントローラコア １６ 書込み用制御ファームウエア・論理 １８ ＥＰＲＯＭ ２２ ＵＡＲＴ
フロントページの続き (72)発明者 ツァン タン ニューエン アメリカ合衆国， カリフォルニア 95035， ミルピタス， イエローストー ン アベニュー 1491 (72)発明者 ラン−パン リン アメリカ合衆国， カリフォルニア 95129， サン ノゼ， ブルー ヒル ドライブ 6946

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 別のホストコンピュータによって書込み
    可能なモノリシック集積回路データ処理装置において、
    中央処理装置が設けられており、前記中央処理装置と関
    連してデータバスが設けられており、前記ホストコンピ
    ュータと前記中央処理装置との間に通信チャンネルを与
    える通信ポート手段が設けられており、前記通信チャン
    ネルは前記ホストコンピュータから発生されたコマンド
    を担持し、前記コマンドはアドレス情報とデータ情報と
    を有しており、前記中央処理装置によって実行されるべ
    きアプリケーションプログラムを格納し且つ前記データ
    バスへ結合されている電気的に書込み可能な非揮発性メ
    モリが設けられており、受信したコマンドのコマンドア
    ドレス情報に基づいたアドレスにおいて前記電気的に書
    込み可能な非揮発性メモリ内に受取ったコマンドのコマ
    ンドデータ情報に基づいたデータを前記中央処理装置を
    して書込ませる制御手段が設けられていることを特徴と
    するデータ処理装置。
  2. 【請求項２】 請求項１において、前記制御手段が制御
    プログラムが格納されている制御メモリを有しており、
    前記制御手段が前記中央処理装置をして前記データを前
    記電気的に書込み可能な非揮発性メモリ内に書込むため
    に前記制御プログラムを実行させることを特徴とするデ
    ータ処理装置。
  3. 【請求項３】 請求項１において、前記ホストコンピュ
    ータが前記アドレス情報と前記データ情報とを包含する
    書込みコマンドを包含する異なったタイプのコマンドを
    発生し、且つ前記制御手段が受取った書込みコマンドの
    タイプを区別するためのコマンド検知手段を有すること
    を特徴とするデータ処理装置。
  4. 【請求項４】 請求項３において、前記ホストコンピュ
    ータがアドレス情報を包含する読取りコマンドと呼ばれ
    るタイプのコマンドを発生し、前記制御手段は、更に、
    前記中央処理装置をして受取った読取りコマンド内のア
    ドレス情報に基づいたアドレスにおいて前記電気的に書
    込み可能な非揮発性メモリからデータを読取らせ且つそ
    の読取りデータを前記通信チャンネルを介して前記ホス
    トコンピュータへ送信させる手段でもあることを特徴と
    するデータ処理装置。
  5. 【請求項５】 請求項３において、更に、データが前記
    メモリ内に書込まれる場合に前記電気的に書込み可能な
    非揮発性メモリによって受取られる異なったパルス幅の
    プログラムパルスを発生するパルス手段が設けられてお
    り、前記ホストコンピュータがパルス幅情報を包含する
    パルス幅コマンドとして呼ばれるタイプのコマンドを発
    生し、且つ前記制御手段は、更に、受取ったパルス幅コ
    マンドにおけるパルス幅情報に応答してプログラムパル
    ス幅を制御する手段でもあることを特徴とするデータ処
    理装置。
  6. 【請求項６】 請求項４において、前記ホストコンピュ
    ータが読取りブロックコマンドと呼ばれるタイプのコマ
    ンドを発生し、且つ前記制御手段は、更に、前記中央処
    理装置をして読取りブロックコマンドの受取りに応答し
    て前記電気的に書込み可能な非揮発性メモリにおける二
    つ又はそれ以上のアドレスにおける１ブロックのデータ
    を読出させる手段でもあることを特徴とするデータ処理
    装置。
  7. 【請求項７】 請求項６において、前記ブロックのデー
    タは、前記電気的に書込み可能な非揮発性メモリの内容
    全体を包含するものであることを特徴とするデータ処理
    装置。
  8. 【請求項８】 請求項１において、前記装置が、前記中
    央処理装置が前記書込み可能非揮発性メモリ内に格納さ
    れている前記アプリケーションプログラムを実行する通
    常稼動モードと、前記中央処理装置が前記制御メモリに
    おける前記制御プログラムを実行する非揮発性メモリプ
    ログラムモードとを包含する種々の動作モードの間でス
    イッチ可能であることを特徴とするデータ処理装置。
  9. 【請求項９】 請求項８において、更に、前記装置の動
    作モードを制御するモード制御手段が設けられているこ
    とを特徴とするデータ処理装置。
  10. 【請求項１０】 請求項９において、前記書込み可能非
    揮発性メモリが、前記書込み可能非揮発性メモリへの入
    力電圧が所定の最小値にある場合にのみ書込みを行なう
    ことが可能であり、且つ前記モード制御手段が前記入力
    電圧に応答することを特徴とするデータ処理装置。
  11. 【請求項１１】 請求項１０において、前記プログラム
    手段が、前記コマンドデータ情報に基づいて前記データ
    を保持するデータレジスタと、前記コマンドアドレス情
    報に基づいて前記アドレスを保持する第一アドレスレジ
    スタとを有することを特徴とするデータ処理装置。
  12. 【請求項１２】 請求項１１において、更に、前記装置
    が前記通常稼動モードにある場合に、前記書込み可能非
    揮発性メモリに対するアドレスを保持する第二アドレス
    レジスタが設けられていることを特徴とするデータ処理
    装置。
  13. 【請求項１３】 請求項１１において、前記通信ポート
    手段がユニバーサル非同期受信機／送信機装置を有して
    いることを特徴とするデータ処理装置。
  14. 【請求項１４】 請求項１３において、前記制御メモリ
    内の前記制御プログラムが、前記データ処理装置が前記
    非揮発性メモリプログラムモードにエンタする場合に、
    前記ユニバーサル非同期受信機／送信機装置を初期化さ
    せることを特徴とするデータ処理装置。
  15. 【請求項１５】 データ処理装置がアプリケーションメ
    モリ内に格納されているアプリケーションプログラムを
    実行する中央処理装置を有しており前記データ処理装置
    とは別個のホストコンピュータを使用してデータ処理装
    置のアプリケーションメモリの書込みを行なう方法にお
    いて、前記アプリケーションメモリと別個の前記装置内
    に制御プログラムを格納し、前記ホストコンピュータか
    ら前記装置へコマンドを送信し、前記コマンドは前記ア
    プリケーションメモリに対するアドレス情報及びデータ
    情報を包含しており、前記中央処理装置をして前記制御
    プログラムを実行させ前記アプリケーションメモリが前
    記データ情報に基づいたデータで前記アドレス情報に基
    づいたアドレスにおいて書込みが行なわれる、上記各ス
    テップを有することを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記アプリケー
    ションメモリが電気的に書込み可能な非揮発性メモリで
    あることを特徴とする方法。
  17. 【請求項１７】 請求項１６において、前記制御プログ
    ラムが非揮発性メモリ内に格納されていることを特徴と
    する方法。
  18. 【請求項１８】 請求項１７において、前記コマンドが
    前記装置上に位置されている直列インターフェース回路
    を介して前記装置によって受取られることを特徴とする
    方法。
JP15875891A 1990-06-29 1991-06-28 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 Pending JPH0764770A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US545910 1983-10-27
US54591090A 1990-06-29 1990-06-29

Publications (1)

Publication Number Publication Date
JPH0764770A true JPH0764770A (ja) 1995-03-10

Family

ID=24178031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15875891A Pending JPH0764770A (ja) 1990-06-29 1991-06-28 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法

Country Status (3)

Country Link
US (1) US5495593A (ja)
EP (1) EP0464433A3 (ja)
JP (1) JPH0764770A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926944A (ja) * 1995-04-25 1997-01-28 Pc Tel Inc Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04114289A (ja) * 1990-09-04 1992-04-15 Mitsubishi Electric Corp マイクロコンピュータ集積回路装置のデータ書換え回路
EP0557682B1 (de) * 1992-02-25 1999-08-25 Siemens Aktiengesellschaft Verfahren und Anordnung zum Ändern eines Betriebsprogramms in einer programmgesteuerten Steuereinheit
US5537654A (en) * 1993-05-20 1996-07-16 At&T Corp. System for PCMCIA peripheral to execute instructions from shared memory where the system reset signal causes switching between modes of operation by alerting the starting address
FR2707117B1 (fr) * 1993-06-30 1995-09-22 Marelli Autronica Système de téléchargement de données de programme pour calculateur de gestion de processus.
DE4332063A1 (de) * 1993-09-21 1995-03-23 Teltron Elektronik Gmbh Verfahren zur Programmierung einer Mikrocomputerschaltung sowie eine hierfür ausgelegte Mikrocomputerschaltung
GB2283342B (en) * 1993-10-26 1998-08-12 Intel Corp Programmable code store circuitry for a nonvolatile semiconductor memory device
DE59509530D1 (de) * 1994-06-30 2001-09-27 Siemens Ag Programmierverfahren für einen Remanentspeicher einer speicherprogrammierbaren Steuerung
US6292181B1 (en) 1994-09-02 2001-09-18 Nec Corporation Structure and method for controlling a host computer using a remote hand-held interface device
US6262719B1 (en) 1994-09-02 2001-07-17 Packard Bell Nec, Inc. Mouse emulation with a passive pen
US5867106A (en) * 1994-09-02 1999-02-02 Packard Bell Nec Password switch to override remote control
JP3402781B2 (ja) * 1994-09-02 2003-05-06 キヤノン株式会社 メモリ管理制御装置及び方法
US6092117A (en) * 1994-09-02 2000-07-18 Packard Bell Nec System and method for automatically reconnecting a wireless interface device to a host computer
US5974558A (en) * 1994-09-02 1999-10-26 Packard Bell Nec Resume on pen contact
WO1996007967A1 (en) * 1994-09-09 1996-03-14 Medialink Technologies Corporation Interface including method and apparatus for remotely loading program code into the interface
US5764907A (en) * 1994-10-17 1998-06-09 Chrysler Corporation Computer to microcomputer interface
JP3723243B2 (ja) * 1994-11-11 2005-12-07 富士通株式会社 プロセッサ装置及びその制御方法
US5729683A (en) * 1995-05-18 1998-03-17 Compaq Computer Corporation Programming memory devices through the parallel port of a computer system
US6279153B1 (en) 1995-10-16 2001-08-21 Nec Corporation Multi-user flash ROM update
US6005533A (en) * 1995-10-16 1999-12-21 Packard Bell Nec Remote occlusion region
US5990875A (en) * 1995-10-16 1999-11-23 Packard Bell Nec Double pen up event
US6126327A (en) * 1995-10-16 2000-10-03 Packard Bell Nec Radio flash update
US6148344A (en) * 1995-10-16 2000-11-14 Nec Corporation System and method for enabling an IPX driver to accommodate multiple LAN adapters
US7512671B1 (en) * 1995-10-16 2009-03-31 Nec Corporation Computer system for enabling a wireless interface device to selectively establish a communication link with a user selectable remote computer
US6664982B1 (en) 1995-10-16 2003-12-16 Nec Corporation Multi-user on-screen keyboard
US6108727A (en) * 1995-10-16 2000-08-22 Packard Bell Nec System having wireless interface device for storing compressed predetermined program files received from a remote host and communicating with the remote host via wireless link
US5996082A (en) * 1995-10-16 1999-11-30 Packard Bell Nec System and method for delaying a wake-up signal
US6724372B1 (en) 1995-10-16 2004-04-20 Nec Corporation Ink trails on a wireless remote interface tablet and wireless remote ink field object
US5661677A (en) 1996-05-15 1997-08-26 Micron Electronics, Inc. Circuit and method for on-board programming of PRD Serial EEPROMS
CN1083589C (zh) * 1996-05-24 2002-04-24 明碁电脑股份有限公司 将软件程序载入电可擦可编程只读存储器的方法
US6338109B1 (en) * 1996-08-30 2002-01-08 Cypress Semiconductor Corp. Microcontroller development system and applications thereof for development of a universal serial bus microcontroller
US5890199A (en) * 1996-10-21 1999-03-30 Ramtron International Corporation Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory
US6842820B2 (en) 1997-10-03 2005-01-11 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
US6151657A (en) * 1996-10-28 2000-11-21 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
US6282675B1 (en) * 1997-08-06 2001-08-28 Macronix International Co., Ltd. Fault-tolerant architecture for in-circuit programming
US6493788B1 (en) 1996-10-28 2002-12-10 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
GB2320592B (en) * 1996-12-20 2002-02-13 Thomson Multimedia Sa Updating software in a microprocessor controlled appliance
JP3173407B2 (ja) * 1997-02-05 2001-06-04 日本電気株式会社 フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ
US5901330A (en) * 1997-03-13 1999-05-04 Macronix International Co., Ltd. In-circuit programming architecture with ROM and flash memory
US6009496A (en) * 1997-10-30 1999-12-28 Winbond Electronics Corp. Microcontroller with programmable embedded flash memory
AU3078699A (en) * 1998-03-11 1999-09-27 Ericsson Inc. Portable telephone accessory for temporary storage of fax and data
SE520101C2 (sv) 1998-05-13 2003-05-27 Axis Ab Integrerad krets och metod för att förmå en intgrerad krets att exekvera instruktioner
US6009012A (en) * 1998-06-03 1999-12-28 Motorola Inc. Microcontroller having a non-volatile memory and a method for selecting an operational mode
WO2000029944A1 (en) * 1998-11-16 2000-05-25 Cardsoft International Pty Limited Method and apparatus for programming computing devices
WO2001011508A1 (es) * 1999-08-09 2001-02-15 International Amusement Manufacturing Company, S.L. Dispositivo, sistema de registro y proceso de la informacion operacional de maquinas recreativas
FR2798485B1 (fr) * 1999-09-15 2001-12-14 Peugeot Citroen Automobiles Sa Systeme de telechargement d'un fichier de donnees dans un calculateur embarque a bord d'un vehicule automobile
EP1281131A2 (en) * 1999-10-26 2003-02-05 Siemens Energy & Automation, Inc. Micro controller with re-programmable flash memory
US7134118B1 (en) 2000-10-26 2006-11-07 Siemens Energy & Automation, Inc. Re-programmable flash memory micro controller as programmable logic controller
US6834331B1 (en) 2000-10-24 2004-12-21 Starfish Software, Inc. System and method for improving flash memory data integrity
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
JP4162863B2 (ja) * 2001-03-30 2008-10-08 株式会社ルネサステクノロジ マイクロコンピュータ
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US7526422B1 (en) 2001-11-13 2009-04-28 Cypress Semiconductor Corporation System and a method for checking lock-step consistency between an in circuit emulation and a microcontroller
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
KR100404232B1 (ko) * 2002-01-02 2003-11-05 주식회사 하이닉스반도체 마이크로 컨트롤러 장치
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US20050102573A1 (en) * 2003-11-03 2005-05-12 Macronix International Co., Ltd. In-circuit configuration architecture for embedded configurable logic array
US20050097499A1 (en) * 2003-11-03 2005-05-05 Macronix International Co., Ltd. In-circuit configuration architecture with non-volatile configuration store for embedded configurable logic array
US20050093572A1 (en) * 2003-11-03 2005-05-05 Macronix International Co., Ltd. In-circuit configuration architecture with configuration on initialization function for embedded configurable logic array
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) * 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8130025B2 (en) * 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8026739B2 (en) * 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
ITMI20071511A1 (it) * 2007-07-26 2009-01-27 Elettrotec Srl "vuotostato elettronico con parametri principali settabili rapidamente anche durante il funzionamento dell'impianto sotto controllo"
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472271B2 (ja) * 1979-06-12 1992-11-17 Motorola Inc
US4794558A (en) * 1979-06-12 1988-12-27 Motorola, Inc. Microprocessor having self-programmed eprom
US4420819A (en) * 1981-03-13 1983-12-13 Data Card Corporation System for processing and storing transaction data and for transmitting the transaction data to a remote host computer
US4484270A (en) * 1982-07-07 1984-11-20 Sperry Corporation Centralized hardware control of multisystem access to shared and non-shared subsystems
DE3410082A1 (de) * 1984-03-20 1985-09-26 Robert Bosch Gmbh, 7000 Stuttgart Steuergeraet fuer kraftfahrzeuge
DE3443997A1 (de) * 1984-12-01 1986-06-05 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur programmierung eines nichtfluechtigen speichers
US4763252A (en) * 1985-03-21 1988-08-09 Rose David K Computer entry system for predetermined text data sequences
JPS6299856A (ja) * 1985-10-25 1987-05-09 Mitsubishi Electric Corp マイクロコンピユ−タ
US4771399A (en) * 1985-12-31 1988-09-13 Motorola, Inc. Method and apparatus for programming memory through battery terminals
US4920481A (en) * 1986-04-28 1990-04-24 Xerox Corporation Emulation with display update trapping
KR920007501B1 (ko) * 1988-02-04 1992-09-04 요꼬가와덴기 가부시기가이샤 신호컨디셔너
US5014191A (en) * 1988-05-02 1991-05-07 Padgaonkar Ajay J Security for digital signal processor program memory
US5237699A (en) * 1988-08-31 1993-08-17 Dallas Semiconductor Corp. Nonvolatile microprocessor with predetermined state on power-down

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926944A (ja) * 1995-04-25 1997-01-28 Pc Tel Inc Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避
JP3759234B2 (ja) * 1995-04-25 2006-03-22 ピーシーテル， インコーポレイテッド Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避

Also Published As

Publication number Publication date
US5495593A (en) 1996-02-27
EP0464433A2 (en) 1992-01-08
EP0464433A3 (en) 1994-05-18

Similar Documents

Publication Publication Date Title
JPH0764770A (ja) 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法
US7676640B2 (en) Flash memory controller controlling various flash memory cells
US5491804A (en) Method and apparatus for automatic initialization of pluggable option cards
US4663707A (en) Multilevel bootstrap apparatus
JP3030342B2 (ja) カード
US5978862A (en) PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device
US5628027A (en) Method of determining the configuration of devices installed on a computer bus
US5784611A (en) Device and process for in-system programming electrically erasable and programmable non-volatile memory
US5263168A (en) Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal
US4688172A (en) Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
US5257380A (en) Initialization routine in an EEPROM
JPH08278895A (ja) データ処理装置
US6035346A (en) Method and apparatus to reprogram flash ROM without proxy code
JPH10500238A (ja) コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置
JPH04315253A (ja) 電子機器
US5768563A (en) System and method for ROM program development
EP0182126A2 (en) Directing storage requests during master mode operation
JPH0472271B2 (ja)
US6457137B1 (en) Method for configuring clock ratios in a microprocessor
US5781796A (en) System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device
US5898859A (en) Address shadow feature and methods of using the same
US6182207B1 (en) Microcontroller with register system for the indirect accessing of internal memory via auxiliary register
US5173903A (en) Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store
US6542945B1 (en) Instant configuration of a digital device
JPS5925320B2 (ja) 共有記憶装置の制御装置