JPH0926944A - Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避 - Google Patents

Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避

Info

Publication number
JPH0926944A
JPH0926944A JP8104998A JP10499896A JPH0926944A JP H0926944 A JPH0926944 A JP H0926944A JP 8104998 A JP8104998 A JP 8104998A JP 10499896 A JP10499896 A JP 10499896A JP H0926944 A JPH0926944 A JP H0926944A
Authority
JP
Japan
Prior art keywords
signal
local bus
uart
address
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8104998A
Other languages
English (en)
Other versions
JP3759234B2 (ja
Inventor
Peter C Chen
シー． チェン ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PCTel Inc
Original Assignee
PCTel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23701036&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0926944(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by PCTel Inc filed Critical PCTel Inc
Publication of JPH0926944A publication Critical patent/JPH0926944A/ja
Application granted granted Critical
Publication of JP3759234B2 publication Critical patent/JP3759234B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 標準ＵＡＲＴインターフェースの利点を非標
準装置へ与えることを可能とするコンピュータシステム
を提供する。 【解決手段】 本発明によれば、コンピュータシステム
がソフトウエアＵＡＲＴエミュレーションを有しており
且つＵＡＲＴを有するシリアル装置（１０５）とＵＡＲ
Ｔエミュレーションを介して通信を行なう非標準シリア
ル装置（２０５）との間でのＩ／Ｏ競合の可能性を最小
とさせるために標準オペレーティングシステムプロトコ
ルを使用する。オペレーティング環境における標準ＣＯ
Ｍドライバを置換することの可能なＣＯＭドライバ（２
２０）がＵＡＲＴエミュレーションを有している。ＣＯ
Ｍドライバは、更に、ＵＡＲＴによって使用されるＣＯ
ＭポートＩ／Ｏスロットの装置アドレスを決定し、装置
アドレスがくることを表わすためにＩＳＡバス上に所定
のパターンを送り、次いでＵＡＲＴによって使用されな
い装置アドレスを表わす値を送給することにより、ＩＳ
Ａバス上での非標準装置の装置アドレスを設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ユニバーサル非同
期受信機送信機（ＵＡＲＴ）のソフトウエアエミュレー
ション及びローカルバスへ結合されている非標準（Ｉ／
Ｏ）インターフェースを具備する装置を有するコンピュ
ータシステムに関するものであって、更に詳細には、非
標準装置に対してＣＯＭポートを割当てる場合に競合を
回避するための方法及び回路に関するものである。
【０００２】
【従来の技術】典型的なパソコン（ＰＣ）は、ユーザが
選択した装置を接続するための例えばＩＳＡ，ＶＥＳ
Ａ，ＰＣＩバス等の１つ又はそれ以上のローカルバスを
有している。ＰＣは、通常、ジャンパーワイヤ又は装置
上のトグルスイッチの設定によって表わされる装置アド
レスを使用して装置との通信を行なう。異なる製造業者
によって製造された１組の装置がアドレス競合（コンフ
リクト）を発生することなしに動作可能であるという保
証はないので問題が発生する場合がある。例え１組の装
置が一体的に動作可能なものであったとしても、装置を
ローカルバスへ接続する場合には、ユーザがアドレス競
合を見極め且つそのような競合を回避するためにアドレ
ス設定を変更することが必要となる場合がある。このこ
とはＰＣに対して装置を付け加えることを困難なものと
する場合がある。ＩＳＡバスへ接続されている一般的な
装置としては、例えばプリンタ、モデム又はマウス等の
シリアル入力／出力（Ｉ／Ｏ）装置がある。例えばＭＳ
−ＤＯＳオペレーティングシステムと関連して稼動する
マイクロソフト社のウインドウズ（商標）等のオペレー
ティング環境は、ＩＳＡバスへ結合されているシリアル
装置に対して標準化した接続を与えている。特に、ウイ
ンドウズ及びＭＳ−ＤＯＳは、各々が予め定義されたベ
ース装置アドレスを有している４個の通信即ちＣＯＭポ
ートをサポートしている。このことは、ＩＳＡバスへ結
合されている各シリアル装置が少なくとも４つの異なる
ベース装置アドレスに対する設定を有している場合には
装置アドレス競合を解消することを可能とする。各ＣＯ
Ｍポートは、ユニバーサル非同期受信機／送信機（ＵＡ
ＲＴ）として知られている通信インターフェースを含む
シリアル装置へ接続させるためのものである。このＵＡ
ＲＴは当該技術分野において公知であり、例えば、ナシ
ョナルセミコンダクタコーポレイションからの１９９４
年「テレコミュニケーションデータブック（Ｔｅｌｅｃ
ｏｍｍｕｎｉｃａｔｉｏｎ Ｄａｔａ Ｂｏｏｋ）」に
記載されている。
【０００３】図１はオペレーティング環境１３０及び通
信ドライバ１２０を介してシリアル装置１１０とアプリ
ケーション１４０との間で通信を行なう従来例を示して
いる。オペレーティング環境１３０は、アプリケーショ
ン１４０がシリアル装置１１０と通信するためにコール
する複数個のサブルーチンからなるライブラリを提供し
ている。該サブルーチンは、データ及び制御情報をＵＡ
ＲＴ１０５へ書込み且つそれから読取る通信ドライバ１
２０をコールする。図１に示した標準化した通信インタ
ーフェースは、アプリケーション１４０の複雑性を減少
させている。何故ならば、アプリケーション１４０は、
多様な通信プロトコルを実行することが必要とされない
からである。従って、殆どのアプリケーションは標準イ
ンターフェースに対してかかれている。然しながら、標
準ハードウエアＵＡＲＴがある装置にとっては妥当なも
のではなく又は高価すぎる場合がある。
【０００４】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した通信システム及び方法を提供する
ことを目的とする。本発明は、更に、標準ＵＡＲＴイン
ターフェースの利点を非標準装置に与えることを可能と
する技術を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によれば、ＵＡＲ
Ｔ（ユニバーサル非同期受信機送信機）のソフトウエア
エミュレーションが、非標準Ｉ／Ｏインターフェースを
具備する装置が、標準ＵＡＲＴインターフェースへアク
セスするための手順を包含するオペレーティング環境を
介して、アプリケーションと通信することを可能とす
る。ソフトウエアＵＡＲＴは、非標準装置がＣＯＭポー
ト間での装置アドレス競合を回避するプロトコルを利用
することを可能としている。更に、非標準装置と標準Ｕ
ＡＲＴ装置との間の差異は、このオペレーティング環境
の下で稼動しているアプリケーションにとっては透明な
もの即ち関与を必要とするものではない。
【０００６】本発明の一実施例においては、コンピュー
タシステムが、非標準装置と該非標準装置用のＣＯＭド
ライバとを有している。この非標準装置は、第一ＣＯＭ
ポートに対応するＩ／Ｏスロットへ接続するが、ＵＡＲ
Ｔ用の標準レジスタセットとは異なるレジスタセットを
有している。ＣＯＭドライバは、第一ＣＯＭポートにお
けるＵＡＲＴのレジスタへのアクセスを要求する手順に
応答して、その代わりにコンピュータシステムのメイン
メモリにおける格納位置へアクセスするＵＡＲＴエミュ
レーション、及びメインメモリ内の格納位置と該装置の
レジスタセットとの間で値を転送するＩ／Ｏハンドラを
有している。オプションとして、このシステムは、第二
ＣＯＭポートに対応するＩ／Ｏスロットへ結合されてい
るＵＡＲＴを具備する標準装置を有しており、且つ該Ｃ
ＯＭドライバは標準装置へアクセスするためのルーチン
を有している。
【０００７】標準装置とのアドレス競合を回避するため
に、非標準装置は、非標準装置の装置アドレスを設定す
るための回路を有している。一実施例においては、この
回路は、ローカルバスからのデータ信号を受取り且つそ
のデータ信号を所定の一連の値を有するパターン信号と
比較すべく適合されている比較器と、該比較器へ結合さ
れており該データ信号がパターン信号に等しいものでは
ないことを該比較器が表わす場合には初期状態へリセッ
トし且つ該データ信号がパターン信号と等しいことを該
比較器が表わす場合には最終状態へ向かって前進するカ
ウンタと、該カウンタが最終状態に到達した場合に非標
準装置のベースアドレスを表わす値をローカルバスから
ラッチするレジスタとを有している。通常、この回路
は、更に、比較器がローカルバスから受取るデータ信号
を選択するアドレスデコーダも有している。
【０００８】ＣＯＭドライバは、所定のパターンのアド
レス及びデータ信号をローカルバス上へ送給し次いで装
置のベースアドレスを表わす信号でパターンを追従する
ことによって非標準装置のベースアドレスを設定する。
該装置はベースアドレスを有しておらず且つローカルバ
ス上の信号に応答することのないロック状態でスタート
する。該装置がＣＯＭドライバによって送給されたパタ
ーンを認識すると、装置アドレスがＣＯＭドライバによ
って供給された値に設定され、該装置はアンロック状態
へ遷移する。アンロック状態においては、該装置はその
装置のベースアドレスに対応するローカルバス上の信号
に応答する。
【０００９】
【発明の実施の形態】図２に示した本発明の実施例は、
オペレーティング環境１３０の下で稼動しているアプリ
ケーション１４０がハードウエアＵＡＲＴ１０５を具備
するシリアル装置１１０及び／又は非標準入力／出力
（Ｉ／Ｏ）インターフェース２０５を具備するシリアル
装置２１０と通信を行なうことを可能としている。ＣＯ
Ｍドライバ２２０はハードウエアＵＡＲＴ１０５と通信
するための従来のソフトウエアサブルーチン及びシリア
ル装置２１０用のソウトウエアＵＡＲＴ２２２を有して
いる。ソウトウエアＵＡＲＴ２２２は、オペレーティン
グ環境１３０及びアプリケーション１４０が、あたかも
シリアル装置２１０がハードウエアＵＡＲＴを有するも
のであるかのように、非標準シリアル装置２１０と透明
的に通信を行なうことを可能としている。
【００１０】本発明の一実施例においては、オペレーテ
ィング環境１３０はＩＳＡバス１１５へ接続されている
最大で４個のシリアル装置と通信を行なうための４個の
ＣＯＭポートをサポートしているマイクロソフト社のウ
インドウズを有している。標準ＣＯＭポートはＩＳＡバ
ス１１５上の８個のアドレスからなるスロットを占有し
ている。これら８個のアドレスは以下の表１の如く機能
する標準ＵＡＲＴのレジスタに対応している。
【００１１】 表１オフセット レジスタ ０ Ｒｘ／Ｔｘバッファ（読取／書込）又は除数ラッチ最小桁バイト １ インタラプトイネーブル又は除数ラッチ最大桁バイト ２ インタラプト識別 ３ ライン制御 ４ モデム制御 ５ ラインステータス ６ モデムステータス ７ スクラッチ 表１に示した除数ラッチは、ライン制御レジスタにおけ
るビットＤＬＡＢをセットすることによりイネーブル即
ち動作可能状態とされる。
【００１２】シリアル装置２１０は論理的にＣＯＭポー
トを占有するが、ＩＳＡバス１１５上のＩ／Ｏアドレス
スロットを物理的に占有するハードウエアＵＡＲＴを有
するものではない。従って、シリアル装置２１０によっ
て使用されるＣＯＭポート用のＩ／Ｏスロットは非標準
インターフェース２０５に対して使用可能である。非標
準Ｉ／Ｏ２０５はＩＳＡバス１１５上の最大で８個のア
ドレスを占有するが、表１に示した標準機能に従うこと
は必要ではない。非標準インターフェースの一例につい
て以下に説明する。
【００１３】アプリケーション１４０はいずれの種類の
ソフトウエアとすることも可能である。典型的なアプリ
ケーション１４０は、モデムを介してデータを送信及び
受信する通信プログラムである。ＩＳＡバス１１５へ接
続されている装置へアクセスするために、アプリケーシ
ョン１４０はオペレーティング環境１３０におけるルー
チンをコールする。そのルーチンがＣＯＭドライバ２２
０をコールし、且つＣＯＭドライバ２２０がＩＳＡバス
１１５を介して装置１１０及び／又は２１０へアクセス
する。ＣＯＭドライバ２２０は、ＵＡＲＴ１０５用の標
準ＣＯＭドライバ及びソフトウエアＵＡＲＴ２２２及び
非標準Ｉ／Ｏ装置２１０との通信のためのＩ／Ｏハンド
ラ２２４を包含するソフトウエアである。コンピュータ
稼動アプリケーション１４０が、オペレーティング環境
１３０がＣＯＭドライバ１２０をコールする場合及びイ
ンタラプト期間中にＣＯＭドライバ２２０のソフトウエ
アを実行する。
【００１４】ソフトウエアＵＡＲＴ２２２はコンピュー
タ稼動ＣＯＭドライバ２２０におけるメモリ位置であり
且つ標準ＵＡＲＴのレジスタに対応している１組の仮想
レジスタを有している。該仮想レジスタは、シリアル装
置２１０及びオペレーティング環境１３０からの情報を
使用してアップデートされる。Ｉ／Ｏハンドラ２２４は
ＡＳＩＣと呼ばれるシリアル装置２１０（ハードウエ
ア）へアクセスする。
【００１５】ＣＯＭポートの初期化期間中に、ＣＯＭド
ライバ２２０は、４個のＣＯＭポートのうちのいずれを
標準ＵＡＲＴ装置へ割当てるかを決定し、非標準装置が
存在するか否かを判別し、次いで割当てをしていないＣ
ＯＭポート及びＩ／Ｏスロットを装置２１０に対して割
当てる。シリアル装置２１０はスタートアップ即ち始動
時期間中初期的にロックされている。ロックされている
と、シリアル装置２１０はＩＳＡバス１１５からデータ
信号ＤＡＴＡ及びアドレス信号ＡＤＤＡＲを受取るが、
いずれのアドレスにも応答することはない。ＣＯＭドラ
イバ２２０は、装置２１０によって認識される予め定義
したパターンに等しい値でアドレス信号ＡＤＤＲ及びデ
ータ信号ＤＡＴＡを送信することによって装置２１０を
アンロックする。アンロックされると、装置２１０のベ
ース装置アドレスは、装置２１０をアンロックしている
間にＣＯＭドライバ２２０が供給する情報に依存する。
装置２１０はＣＯＭドライバ２２０によってセットされ
るアドレスに応答し、装置２１０が存在していることを
表わす。
【００１６】図３Ａはコンピュータのローカルバスへ結
合されている装置をアンロックするアンロック回路３０
０のブロック図を示している。アンロック回路３００は
本明細書においてはＩＳＡバスへ結合されているシリア
ル装置として説明しているが、アンロック回路３００は
例えばＶＬＢ又はＰＣＩバス等のローカルバスへ結合さ
れている任意の装置に対してより一般的に適用可能なも
のである。
【００１７】アンロック回路３００はベースアドレスデ
コーダ３３０及びパターン発生器３１０を有している。
該装置がロックされている間は、ベースアドレスデコー
ダ３３０がパターン発生器３１０への信号ＳＥＬをアサ
ート即ち活性化させる。パターン発生器３１０が信号Ｐ
ＡＴを発生し、その信号は予め定めたシーケンスからの
ものであり且つ信号ＳＥＬの値に対応するバイトを表わ
している。信号ＳＥＬは初期状態、例えばカウント値０
又は最大カウントを表わす状態でスタートする。ローカ
ルバスが認識された値を有するアドレス信号ＡＤＤＲを
担持する場合には、ベースアドレスデコーダ３３０がロ
ーカルバスからのデータ信号ＤＡＴＡを信号ＰＡＴと比
較し、且つ信号ＰＡＴとＤＡＴＡとが等しい場合には、
信号ＳＥＬを変化させ、従って信号ＳＥＬは最終状態へ
向かって前進する。そうでない場合には、信号ＳＥＬは
初期状態を表わすようにリセットされる。信号ＳＥＬを
前進させることは、例えば、初期状態（最小値）から最
終状態（最大値）へ向かってカウント値をインクリメン
トさせるか、又は初期状態（最大値）から最終状態（最
小値）へ向けてカウントをデクリメントさせることが可
能である。
【００１８】信号ＳＥＬが最終状態に到達すると、ベー
スアドレスデコーダ３３０は該装置に対するベースアド
レスを受取り且つ格納し、次いで信号ＰＣＳＹＮＣをア
サート即ち活性化させて、該装置がアンロックされたこ
とを表わす。ＣＯＭドライバは多数の方法でベースアド
レスを該装置へ送信する。例えば、パターンの送信期間
中に使用されるか又はデータ信号に追従するアドレス信
号はベースアドレスを表わすことが可能である。
【００１９】図３Ｂはベースアドレスデコーダ３３０の
一実施例のブロック図を示している。ベースアドレスデ
コーダ３３０はＩＳＡバス１１５のアドレス線へ結合さ
れているＡＮＤゲート３３１，３３２，３３３を有して
いる。ＡＤＮゲート３３３は、コンピュータがデータの
書込を行なっており且つアドレス信号ＡＤＤＲ［１１：
０］が００１ｘ １１１ｘ １１１の二進数形態を有し
ており尚ｘがビットＡＤＤＲ４及びＡＤＤＲ８は「ｄｏ
ｎ’ｔ ｃａｒｅ」ビット、即ち０又は１のいずれの値
も有することの可能なビットであることを表わしている
ことを信号ＩＯＷＣＮが表わす場合に、信号ＡＤＸをア
サート即ち活性化させる。ＣＯＭドライバはビットＡＤ
ＤＲ８及びＡＤＤＲ４に対する値を選択し、従って信号
ＡＤＤＲ［１１：０］はＩＳＡバスへ結合されているい
ずれかのその他の装置に対応することはない。信号ＡＥ
Ｎは、コンピュータにおけるＤＭＡコントローラがＩＳ
Ａバス１１５上へアドレスを与える場合を表わす。図示
した実施例においては、アンロック回路３００はＤＭＡ
コントローラに応答することはなく、且つ信号ＡＤＸ
は、信号ＡＥＮがアドレス信号ＡＤＤＲ［１１：０］が
ＤＭＡコントローラからのものでないことを表わす場合
にのみにアサート即ち活性化される。
【００２０】ＡＮＤゲート３３３は、書込サイクル終了
時に信号ＡＤＸをデアサート即ち脱活性化させ且つレジ
スタ３３９をしてＩＳＡバス１１５上の信号ＤＡＴＡ
［７：０］からのバイトをラッチさせる。比較器３４０
が、そのラッチされたバイトを信号ＰＡＴ［７：０］と
比較し且つ、ラッチされたバイトが信号ＰＡＴ［７：
０］によって表わされるバイトと等しい場合には信号Ｅ
ＱＵＡＬをアサート即ち活性化させる。信号ＥＱＵＡＬ
は、次に信号ＡＤＸがアサート即ち活性化された場合に
何が起こるかを決定する。信号ＥＱＵＡＬはカウンタ３
３５及びフリップフロップ３４５用のクロックイネーブ
ル信号として作用し、且つフリップフロップ３４１に対
する入力信号として作用する。信号ＥＱＵＡＬがアサー
ト即ち活性化された状態で、ＡＮＤゲート３３３が信号
ＡＤＸをアサート即ち活性化すると、カウンタ３３５が
カウント信号ＳＥＬ［２：０］をインクリメントし、フ
リップフロップ３４１が信号ＭＡＴＣＨをアサート即ち
活性化し、且つフリップフロップ３４５は信号ＰＣＳＹ
ＮＣを信号ＳＥＬ［２：０］のビットＳＥＬ２の値へセ
ットする。信号ＥＱＵＡＬがデアサート即ち脱活性化さ
れている場合には、ＡＮＤゲート３３３が信号ＡＤＸを
アサートする場合に、フリップフロップ３４１は信号Ｍ
ＡＴＣＨをデアサート即ち脱活性化させ、それはカウン
タ３３５をカウント値が０である初期状態へリセットす
る。従って、カウンタ３３５は、ＩＳＡバス１１５から
のデータバイトが予め定めたパターンからのデータバイ
トと等しくない場合にゼロへリセットされる。更に、Ｉ
ＳＡバス１１５からの信号ＲＥＳＥＴはカウンタ３３５
をリセットさせることが可能である。
【００２１】ＣＯＭドライバ２２０がＩＳＡバス１１５
上において００１ｘ １１１ｘ １１１１の形態のアド
レス及び信号ＰＡＴ［７：０］に等しいデータバイトを
発生する場合に、信号ＥＱＵＡＬがアサート即ち活性化
されると、カウント信号ＳＥＬ［２：０］がインクリメ
ントする。信号ＳＥＬ［２：０］をインクリメントする
ことは、パターン発生器３１０をして信号ＰＡＴ［７：
０］が予め定めたパターンにおける次のバイトを表わす
ようにセットさせる。
【００２２】図３Ｃはパターン発生器３１０の一実施例
のブロック図である。パターン発生器３１０は信号ＳＥ
Ｌ［２：０］を受取るべく結合されているセレクト端子
を具備するマルチプレクサ３１１乃至３１８を有してい
る。マルチプレクサ３１１乃至３１４の入力端子は電圧
ＶＣＣ又は接地へ結合される。信号ＳＥＬ０はマルチプ
レクサ３１１及び３１２から信号ＡＯＵＴ［７：０］に
対する２つの値のうちの１つ及びマルチプレクサ３１３
及び３１４から信号ＢＯＵＴ［７：０］に対する２つの
値のうちの１つを選択する。マルチプレクサ３１５及び
３１６は、出力信号ＤＯＵＴ［７：０］を選択し、それ
は選択信号ＳＥＬ１に依存して信号ＡＯＵＴ［７：０］
又はＢＯＵＴ［７：０］のいずれかに等しい。マルチプ
レクサ３１７及び３１８は信号ＰＡＴ［７：０］を選択
し、その信号は選択信号ＳＥＬ２の値に依存して、信号
ＤＯＵＴ［７：０］又は固定値に等しい。パターン発生
器３１０は５バイトストリング、即ち「ＰＣｔｅｌ」用
のＡＳＣＩＩコードを発生し、それは装置の製造業者を
表わす。
【００２３】図３Ｃに示した実施例の代わりに多くのそ
の他のパターン及びパターン発生器を使用することが可
能である。例えば、パターン発生器３１０は、リードオ
ンリメモリ等のメモリを使用して実現することが可能で
あり、その場合には、信号ＳＥＬ［２：０］はアドレス
信号であり、又は組合わせ論理を使用して実現すること
も可能であり、その場合には信号ＳＥＬ［２：０］は入
力信号である。パターンにおける各値は１バイトよりも
長いもの又は短いものとすることが可能であり、且つ信
号ＳＥＬとは独立的な一定値とすることが可能である。
更に、所定のパターンは５つの値よりも長いもの又は短
いものとすることが可能である。パターンの長さを増加
させると、装置を不本位にアンロックさせる可能性を減
少させる。
【００２４】ＣＯＭドライバ２２０が所定のパターンに
マッチした５つのデータバイトからなるシーケンスを送
給すると、カウンタ３３５は最終状態へインクリメント
し且つ信号ＳＥＬ［２：０］のビットＳＥＬ２は、５番
目のバイトが送給される場合にセットされる。ビットＳ
ＥＬ２がセットされているので、信号ＡＤＸをアサート
即ち活性化させるＡＮＤゲート３３３は、フリップフロ
ップ３３７及び３３８をしてアドレス信号ＡＤＤＲ［１
１：０］のＡＤＤＲ８及びＡＤＤＲ４ビットをラッチさ
せ且つ格納させ、且つフリップフロップ３４５をして信
号ＰＣＳＹＮＣをアサート即ち活性化させる。信号ＰＣ
ＳＹＮＣは、装置がアンロックされており且つ００１ａ
１１１ｂ １０００の形態のベースアドレスを有して
いることを表わし、その場合にフリップフロップ３３７
及び３３８からの信号ＰＣＡ８及びＰＣＡ４はａ及びｂ
ビットの値を表わす。これらのａ及びｂビットの値は４
つの可能な組合わせを有しており、それらは、ＣＯＭド
ライバ２２０が他の３つのＣＯＭポートのベースアドレ
スと異なるベースアドレスを与える組合わせを選択する
ことを可能としている。
【００２５】予め定めたパターンに続くバイトに対して
アドレス信号ＡＤＤＲ［１１：０］がアサート即ち活性
化されると、信号ＰＣＡ４及びＰＣＡ８がラッチされ
る。予め定めたパターンに続くバイトはパターン発生器
３１０からの信号ＰＡＴ［７：０］とマッチすることは
ない。従って、カウンタ３３５は初期状態へリセットさ
れ、且つＳＥＬ２ビットはクリアされる。予め定めたパ
ターンが再送されない限り、信号ＰＣＡ８及びＰＣＡ４
は変化することはない。コンピュータシステムの通常動
作期間中に予め定めたパターンが不本意に送信される蓋
然性はないが、所望により、ＣＯＭドライバ２２０は送
信中のパターンをモニタし且つ、例えば、装置２１０に
対してｎｏ−ｏｐ（動作なし）値を書込むことによって
予め定めたパターンの繰返しを防止する。
【００２６】該装置がアンロックされると、信号ＡＤＢ
ＡＳＥは、アドレス信号ＡＤＤＲ［１１：０］が該装置
に対応するか否かを表わす。信号ＡＥＮがアドレス信号
ＡＤＤＲ［１１：０］がＤＭＡコントローラからのもの
でないことを表わす場合には、アドレス信号ＡＤＤＲ
［１１：０］が００１ｘ １１１ｘ １ｘｘｘの形態を
有している場合に、ＡＮＤゲート３３２は信号ＡＤＢを
アサート即ち活性化させる。信号ＡＤＢがアサートさ
れ、信号ＰＣＳＹＮＣがアサートされ、且つアドレス信
号ＡＤＤＲ［１１：０］のＡＤＤＲ８及びＡＤＤＲ４ビ
ットが信号ＰＣＡ８及びＰＣＡ４に等しい場合にのみ、
比較器３４４は信号ＡＤＢＡＳＥをアサートする。従来
のアドレスデコード回路（不図示）がＡＤＤＲ２，ＡＤ
ＤＲ１，ＡＤＤＲ０ビットをデコードし、該装置内のど
のレジスタがＩＳＡバス１１５を介してアクセスされて
いるか否かを判別する。
【００２７】該装置のレジスタセット及び付加的なデコ
ード回路は、該装置の機能に対して必要とされる場合に
実現することが可能である。標準ＵＡＲＴインターフェ
ースは追従することは必要ではない。このことは、Ｉ／
Ｏインターフェースを該装置の特定の機能に対して最適
化させ且つ実現することを可能としている。
【００２８】図２は、シリアル装置２１０が、ソフトウ
エアモデムを実現するためにＰＳＴＮ電話線２０８へ接
続されているアナログ・デジタル変換器（ＡＤＣ）２０
６及びデジタル・アナログ変換器（ＤＡＣ）２０７を有
する実施例を示している。この実施例においては、ソフ
トウエアＵＡＲＴ２２２及びＩ／Ｏハンドラ２２４はソ
フトウエアモデム２２３の一部である。非標準Ｉ／Ｏイ
ンターフェース２０５におけるレジスタセットを表２に
示してある。
【００２９】 表２ オフセット レジスタ ０ データレジスタ（低バイト） １ データレジスタ（高バイト） ２ 制御／ステータスレジスタ（低バイト） ３ 制御／ステータスレジスタ（高バイト） ４ 入力／出力ポートレジスタ ５ リザーブ ６ リザーブ ７ パターンポートレジスタ 表２のレジスタセットにおいては、データレジスタは、
ホストコンピュータによってＤＡＣ２０７へ送給される
か又はＡＤＣ２０６から受取られる１６ビットデータワ
ードに対するものである。入力／出力ポートレジスタ
は、例えば、シリアル装置２１０におけるハードウエア
によって実現されるリング検知及びオン・オフフックリ
レーの制御（装置２０８を活性電話線へ接続するか又は
切断）等のモデム機能のためである。制御／ステータス
レジスタは、シリアル装置２１０用の汎用制御・ステー
タスビットである。
【００３０】ＡＤＣ２０６が電話線２０８からアナログ
通信信号を受取り且つそのアナログ通信信号を一連のサ
ンプルデジタル値へ変換する。ソフトウエアモデム２２
３がサンプルデジタル値を受取り且つサンプル値によっ
て表わされる波形及び使用されているモデムプロトコル
に基づいて受取ったデータを判別する。ソフトウエアモ
デム２２３は、更に、一連のデジタル値を発生し、それ
はＤＡＣ２０７へ送られ且つ電話線２０８を介してアナ
ログ信号として送信される。送信されたアナログ信号は
例えば、ＩＴＵ Ｖ．３２ｂｉｓ，Ｖ．３２，Ｖ．２２
ｂｉｓ，Ｖ．２３，Ｖ．２２，Ｖ．２１，Ｖ．１７，
Ｖ．２９，Ｖ．２７ｔｅｒ標準等の標準モデムプロトコ
ルにしたがってフォーマットされたデータ値及び搬送波
信号を与える。装置２１０は周期的なインタラプトを発
生し、その期間中に、ソフトウエアモデム２２３がＡＤ
Ｃ２０６からの１組のサンプルデジタル値を読取り且つ
送信されたアナログ信号を表わす１組のデジタル値を書
込む。ＣＯＭドライバ２２０は装置２１０によって使用
されるインタラプト回数（即ちＩＲＱ）を８個の値のう
ちのユーザが選択した１つへセットする。
【００３１】アプリケーション１４０は従来のハードウ
エアモデムと同一の態様でソフトウエアモデム２２３と
通信を行なう。アプリケーション１４０はオペレーティ
ング環境１３０を介してデータ及び制御値を送給し且つ
受取る。データ及び制御値は標準ＵＡＲＴ装置に対して
フォーマットされており、従ってソフトウエアモデム２
２３がハードウエアＵＡＲＴを有する標準モデムである
か又はソフトウエアモデムであるか否かはアプリケーシ
ョン１４０及びオペレーティング環境１３０にとっては
完全に透明即ち関与しない状態である。
【００３２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 アプリケーションとＵＡＲＴ装置との間の従
来のインターフェースを示したブロック図。
【図２】 本発明の一実施例に基づくインターフェース
を示したブロック図。
【図３Ａ】 装置をアンロックさせ且つその装置のベー
ス装置アドレスをセットする回路を示したブロック図。
【図３Ｂ】 図３Ａの回路において使用可能なベースア
ドレスデコーダの一実施例を示したブロック図。
【図３Ｃ】 図３Ａの回路において使用可能なパターン
発生器の一実施例を示したブロック図。
【符号の説明】
１０５ ハードウエアＵＡＲＴ １１０ シリアル装置 １３０ ウインドウシステム １４０ ウインドウアプリケーション ２０５ 非標準Ｉ／Ｏインターフェース ２０６ ＡＤＣ ２０７ ＤＡＣ ２１０ 非標準シリアル装置 ２２０ ＣＯＭドライバ ２２２ ソフトウエアＵＡＲＴ ２２３ ソフトウエアモデム ２２４ Ｉ／Ｏハンドラ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年６月２６日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 処理ユニットと、メインメモリと、ロー
    カルバスとを具備するコンピュータ、 前記ローカルバスへ結合されている装置であって、前記
    ローカルバス上の第一通信ポートに対応するＩ／Ｏスロ
    ットを占有しており且つＵＡＲＴ用のレジスタセットと
    異なるレジスタセットを具備する装置、 前記処理ユニットによって実行されるオペレーティング
    システムであって、前記第一通信ポートに対応するＵＡ
    ＲＴのレジスタへアクセスする手順を包含しているオペ
    レーティングシステム、 前記処理ユニットによって実行される通信ドライバであ
    って、ＵＡＲＴのレジスタへのアクセスのための手順の
    実行に応答して前記メインメモリ内の格納位置へアクセ
    スするＵＡＲＴエミュレーションと、前記メインメモリ
    内の格納位置と前記装置のレジスタセットとの間で値を
    転送するＩ／Ｏハンドラとを有する通信ドライバ、を有
    することを特徴とするシステム。
  2. 【請求項２】 請求項１において、前記ローカルバスが
    ＩＳＡバスを有することを特徴とするシステム。
  3. 【請求項３】 請求項１において、前記ローカルバスへ
    結合されている装置が、更に、 前記ローカルバスからのデータ信号を受取るべく適合さ
    れている比較器、 前記比較器へ結合されており前記データ信号と比較する
    ための信号を発生するパターン発生器、 前記比較器へ動作結合されているカウンタであって、前
    記データ信号が前記パターン信号と等しくないことを前
    記比較器が表わす場合には初期状態へリセットし且つ前
    記データ信号が前記パターン信号と等しいことを前記比
    較器が表わす場合には最終状態へ向かって前進するカウ
    ンタ、 前記カウンタへ結合されており且つ前記ローカルバスか
    ら信号を受取るべく適合されているレジスタであって、
    前記カウンタが前記最終状態に到達すると、前記装置に
    よって占有されているＩ／Ｏスロットのベースアドレス
    を表わす値を前記ローカルバスからラッチするレジス
    タ、を有することを特徴とするシステム。
  4. 【請求項４】 コンピュータとＵＡＲＴのＩ／Ｏインタ
    ーフェースと異なるＩ／Ｏインターフェースを具備する
    装置との間での通信方法において、 前記装置のＩ／Ｏインターフェースを前記コンピュータ
    内のローカルバスへ結合させ、 前記コンピュータのメモリにおいてＵＡＲＴのレジスタ
    に対応する格納位置を割当て、 前記装置のＩ／Ｏインターフェースと前記コンピュータ
    のメモリにおける格納位置との間で前記ローカルバスを
    介して値を転送する、ことを特徴とする方法。
  5. 【請求項５】 請求項４において、更に、ＵＡＲＴ用に
    フォーマットされているデータパケットをアプリケーシ
    ョンから通信ドライバへ送信し、その場合に前記通信ド
    ライバが前記データパケット内の値にしたがって前記格
    納位置内の値をアップデートさせることを特徴とする方
    法。
  6. 【請求項６】 請求項５において、前記通信ドライバ
    が、 前記データパケット内の値を前記装置のＩ／Ｏインター
    フェースと互換性のある変換値へ変換し、 前記変換値を前記ローカルバスを介して前記装置内のレ
    ジスタへ書込む、ことによって送信を実行することを特
    徴とする方法。
  7. 【請求項７】 請求項４において、前記送信動作が、更
    に、 前記ローカルバスを介して前記装置のレジスタから値を
    読取り、 前記読取った値にしたがって前記格納位置をアップデー
    トする、ことを特徴とする方法。
  8. 【請求項８】 請求項７において、更に、前記格納位置
    からの値を含むデータパケットを通信ドライバからアプ
    リケーションへ送信することを特徴とする方法。
  9. 【請求項９】 請求項４において、更に、 コンピュータ上でＵＡＲＴ用のローカルバス上にＩ／Ｏ
    スロットを割当てるオペレーティング環境を実行し、 ＵＡＲＴ用のオペレーティング環境によって割当てられ
    たＩ／Ｏスロットのうちの１つに対応するように前記装
    置に対するベース装置アドレスを設定する、ことを特徴
    とする方法。
  10. 【請求項１０】 請求項９において、前記ベース装置ア
    ドレスを設定する場合に、 前記装置によって前記ローカルバス上のデータ信号を検
    知し、 前記データ信号を前記装置内のパターン発生器からの信
    号と比較し、 前記データ信号が前記パターン発生器からの信号と等し
    い場合には状態インジケータを最終状態へ向けて前進さ
    せ、 前記状態インジケータが前記最終状態に到達するまで前
    記検知、比較及び前進の各ステップを繰返し行ない、 前記状態インジケータが前記最終状態に到達した場合に
    は前記装置のベースアドレスを前記ローカルバス上の信
    号によって表わされている値へ設定する、ことを特徴と
    する方法。
  11. 【請求項１１】 コンピュータのローカルバスへ接続す
    る装置において、 前記ローカルバスからのデータ信号を受取るべく適合さ
    れている比較器、 前記比較器へ結合されているパターン発生器であって、
    前記データ信号と比較するための信号を発生するパター
    ン発生器、 前記比較器へ動作結合されているカウンタであって、前
    記データ信号が前記パターン信号と等しくないことを前
    記比較器が表わす場合には初期的状態へリセットされ且
    つ前記データ信号が前記パターン信号に等しいことを前
    記比較器が表わす場合には最終状態へ向かって前進する
    カウンタ、 前記カウンタへ結合されており且つ前記ローカルバスか
    らの信号を受取るべく適合されているレジスタであっ
    て、前記カウンタが前記最終状態に到達する場合には前
    記装置のベースアドレスを表わす値を前記ローカルバス
    からラッチするレジスタ、を有することを特徴とする装
    置。
  12. 【請求項１２】 請求項１１において、更に、コンピュ
    ータのローカルバスからのアドレス信号を受取るべく適
    合されているアドレスデコーダが設けられており、前記
    アドレスデコーダは、前記比較器が前記ローカルバスか
    ら受取るデータ信号を選択することを特徴とする装置。
  13. 【請求項１３】 請求項１１において、前記レジスタが
    前記ローカルバスのアドレス線からの信号をラッチすべ
    く適合されていることを特徴とする装置。
  14. 【請求項１４】 請求項１１において、前記ローカルバ
    スがＩＳＡバスを有することを特徴とする装置。
  15. 【請求項１５】 コンピュータのローカルバスへ結合さ
    れている装置のベースアドレスを設定する方法におい
    て、 前記装置によって前記ローカルバス上のデータ信号を検
    知し、 前記データ信号を前記装置内のパターン発生器からの信
    号と比較し、 前記データ信号が前記パターン発生器からの信号と等し
    い場合には状態インジケータを最終状態へ向かって前進
    させ、 前記状態インジケータが前記最終状態に到達するまで前
    記検知、比較及び前進の各ステップを繰返し行ない、 前記状態インジケータが前記最終状態に到達する場合に
    は前記ローカルバス上の信号によって表わされる値へ前
    記装置のベースアドレスを設定する、ことを特徴とする
    方法。
  16. 【請求項１６】 請求項１５において、更に、 最初の検知ステップの前に前記装置をロック状態とさ
    せ、そのロック状態において、前記装置は前記ローカル
    バス上において検知されるいずれの信号に対しても応答
    することはなく、 前記ベースアドレスを設定するステップの後に前記装置
    をアンロック状態とさせ、その場合にアンロック状態に
    おいて、前記装置が前記装置のセットされたベースアド
    レスに対応するローカルバス上の信号に応答する、こと
    を特徴とする方法。
JP10499896A 1995-04-25 1996-04-25 Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避 Expired - Fee Related JP3759234B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US428935 1995-04-25
US08/428,935 US5787305A (en) 1995-04-25 1995-04-25 Host signal processing modem using a software simulation of a UART

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11233134A Division JP2000112868A (ja) 1995-04-25 1999-08-19 Ｕａｒｔのソフトウエアシミュレ―ションを使用した通信インタ―フェ―ス及び競合回避

Publications (2)

Publication Number Publication Date
JPH0926944A true JPH0926944A (ja) 1997-01-28
JP3759234B2 JP3759234B2 (ja) 2006-03-22

Family

ID=23701036

Family Applications (2)

Application Number Title Priority Date Filing Date
JP10499896A Expired - Fee Related JP3759234B2 (ja) 1995-04-25 1996-04-25 Ｕａｒｔのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避
JP11233134A Pending JP2000112868A (ja) 1995-04-25 1999-08-19 Ｕａｒｔのソフトウエアシミュレ―ションを使用した通信インタ―フェ―ス及び競合回避

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP11233134A Pending JP2000112868A (ja) 1995-04-25 1999-08-19 Ｕａｒｔのソフトウエアシミュレ―ションを使用した通信インタ―フェ―ス及び競合回避

Country Status (4)

Country Link
US (2) US5787305A (ja)
EP (1) EP0740253B1 (ja)
JP (2) JP3759234B2 (ja)
DE (2) DE69622627T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742845A (en) * 1995-06-22 1998-04-21 Datascape, Inc. System for extending present open network communication protocols to communicate with non-standard I/O devices directly coupled to an open network
US5864710A (en) * 1996-07-23 1999-01-26 Compaq Computer Corporation Controllerless modem
EP0788057B1 (en) 1996-01-31 2003-05-02 Compaq Computer Corporation Computer system with controllerless modem
EP0948769A1 (en) * 1996-12-30 1999-10-13 Cirrus Logic, Inc Real time services in backwardly compatible operating systems
US6353857B2 (en) * 1997-03-31 2002-03-05 Intel Corporation Controllerless modem
US6230118B1 (en) * 1997-06-30 2001-05-08 Cirrus Logic, Inc. DOS based application supports for a controllerless modem
US6128674A (en) * 1997-08-08 2000-10-03 International Business Machines Corporation Method of minimizing host CPU utilization in driving an adapter by residing in system memory a command/status block a soft interrupt block and a status block queue
US6134609A (en) * 1998-03-31 2000-10-17 Micron Electronics, Inc. Method for using computer system memory as a modem data buffer by transferring modem I/O data directly to system controller and transferring corresponding system controller data directly to main memory
US6272452B1 (en) * 1998-04-02 2001-08-07 Ati Technologies, Inc. Universal asynchronous receiver transmitter (UART) emulation stage for modem communication
US6661848B1 (en) 1998-09-25 2003-12-09 Intel Corporation Integrated audio and modem device
US6711206B1 (en) 1998-09-25 2004-03-23 Intel Corporation Modem using a digital signal processor and separate transmit and receive sequencers
US6625669B1 (en) * 2000-02-17 2003-09-23 Microsoft Corporation Renaming of virtual communication port for IR devices
US20030065830A1 (en) * 2001-09-28 2003-04-03 Chien-Cheng Tung Parameters for an adaptive modem
JP2003264602A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 通信制御装置、通信制御プログラム、及び通信制御方法
DE20204651U1 (de) 2002-03-18 2003-08-07 Harder, Wulf, Åmål Vorrichtung zum Schutz gegen unauthorisierte Benutzung von Software
WO2004036439A1 (en) * 2002-10-15 2004-04-29 Socket Communications, Inc Software compatible parallel interface with bidirectional handshaking for serial peripherals
US7003591B2 (en) * 2003-08-20 2006-02-21 Hewlett-Packard Development Company, L.P. Configurable mapping of devices to bus functions
US7623894B2 (en) 2003-10-09 2009-11-24 Freescale Semiconductor, Inc. Cellular modem processing
US20060075149A1 (en) * 2004-10-01 2006-04-06 Via Telecom Co., Ltd. Communications command control system with a software based at command receiver/transmitter
US20070288937A1 (en) * 2006-05-08 2007-12-13 Microsoft Corporation Virtual Device Driver
US9842072B2 (en) 2015-03-27 2017-12-12 Toshiba Global Commerce Solutions Holdings Corporation Systems and methods for implementing a user mode virtual serial communications port emulator
EP4187395A1 (de) * 2021-11-26 2023-05-31 Göpel electronic GmbH Verfahren und einrichtung zur emulation von übertragungsprotokollen zur ansteuerung von elektronischen bausteinen an einem bussystem

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0017905A1 (de) * 1979-04-20 1980-10-29 Bayer Ag Neue Polyurethanharnstoffe mit Schwefel enthaltenden aromatischen Harnstoffgruppen und Verfahren zu ihrer Herstellung
JPH0764770A (ja) * 1990-06-29 1995-03-10 Natl Semiconductor Corp <Ns> 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
EP0173905A2 (en) * 1984-09-07 1986-03-12 Tektronix, Inc. Dynamic address assignment system
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4730251A (en) * 1985-10-28 1988-03-08 International Business Machines Corporation Automatic I/O address assignment
US4817147A (en) 1985-11-18 1989-03-28 General Datacomm, Inc. Intelligent synchronous modem and communication system incorporating the same
US4875186A (en) * 1986-02-28 1989-10-17 Prime Computer, Inc. Peripheral emulation apparatus
US4949333A (en) 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
US5170470A (en) * 1988-05-02 1992-12-08 National Semiconductor Corp. Integrated modem which employs a host processor as its controller
EP0378037B1 (en) * 1989-01-10 1993-08-04 International Business Machines Corporation Modem having a software-adapted modulation rate
JP2547654B2 (ja) * 1990-06-29 1996-10-23 三洋電機株式会社 データ処理装置
US5428748A (en) * 1992-09-24 1995-06-27 National Semiconductor Corporation Method and apparatus for automatically configuring a computer peripheral
US5450530A (en) * 1993-11-03 1995-09-12 Rockwell International Corporation High speed receiver/transmitter interface
EP0653704A1 (en) * 1993-11-05 1995-05-17 Advanced Micro Devices, Inc. System and method for configuring expansion cards in a computer
US5477415A (en) 1993-11-12 1995-12-19 Texas Instruments Incorporated Automatic computer docking station having a motorized tray, cammed side connectors, motorized side connectors, and locking and unlocking guide pins
US5408614A (en) * 1993-12-17 1995-04-18 Xircom, Inc. Modem adapter for use with standard PC parallel port
US5678059A (en) 1994-02-18 1997-10-14 Lucent Technologies Inc. Technique for time-sharing a microprocessor between a computer and a modem
US5654983A (en) 1994-06-10 1997-08-05 Hayes Microcomputer Products, Inc. Method and apparatus of operating data communications equipment in command mode and autobauding
US5604870A (en) * 1994-08-01 1997-02-18 Moss; Barry UART emulator card
US5644593A (en) 1994-09-02 1997-07-01 Microcom Systems, Inc. High performance communications interface
US5557634A (en) 1994-10-14 1996-09-17 International Business Machines Corporation Multiprotocol directed infrared communication controller
US5812820A (en) 1995-09-29 1998-09-22 Pacific Commware, Inc. Virtual UART

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0017905A1 (de) * 1979-04-20 1980-10-29 Bayer Ag Neue Polyurethanharnstoffe mit Schwefel enthaltenden aromatischen Harnstoffgruppen und Verfahren zu ihrer Herstellung
JPH0764770A (ja) * 1990-06-29 1995-03-10 Natl Semiconductor Corp <Ns> 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法

Also Published As

Publication number Publication date
JP2000112868A (ja) 2000-04-21
DE69622627D1 (de) 2002-09-05
US5787305A (en) 1998-07-28
EP0740253A3 (en) 1997-02-12
DE69622627T2 (de) 2003-03-06
EP0740253B1 (en) 2002-07-31
EP0740253A2 (en) 1996-10-30
DE740253T1 (de) 1997-11-20
JP3759234B2 (ja) 2006-03-22
US20020087745A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
EP0740253B1 (en) Communications interface using a software simulation of a UART
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
US5517646A (en) Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode
US6038400A (en) Self-configuring interface circuitry, including circuitry for identifying a protocol used to send signals to the interface circuitry, and circuitry for receiving the signals using the identified protocol
US6572384B1 (en) Method and apparatus for interconnecting circuit cards
US5446869A (en) Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5835738A (en) Address space architecture for multiple bus computer systems
JP2573566B2 (ja) バスコンバータ
KR100352224B1 (ko) 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션
US5619724A (en) System for assigning a unique identifier to components by storing a bit sequence from a selected bit line after detecting a predetermined sequence of data
US6618773B1 (en) Receiving a particular identification file among an analog identification file and a digital identification file in response to a request to a dual-interface monitor
EP0780772A2 (en) A computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
WO1998048356A1 (en) A single chip microcontroller having down-loadable memory organization supporting &#39;shadow&#39; personality, optimized for bi-directional data transfers over a communication channel
EP0393290B1 (en) Memory and peripheral chip select apparatus
JP3609051B2 (ja) Ｕｓｂ−ｈｕｂデバイスおよびその制御方法
US5922055A (en) Method for determining a type of a serial EEPROM and plug and play controller
US5590374A (en) Method and apparatus for employing a dummy read command to automatically assign a unique memory address to an interface card
US20030188073A1 (en) System and method for controlling multiple devices via general purpose input/output (GPIO) hardware
US6230216B1 (en) Method for eliminating dual address cycles in a peripheral component interconnect environment
US5754769A (en) Coupling between non-CTOS host and CTOS network
Gorban Uart ip core specification
JPH03204749A (ja) プログラマブルコネクタ装置
US6301631B1 (en) Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment
US6816935B1 (en) Interrupt and status reporting structure and method for a timeslot bus

Legal Events

Date Code Title Description
A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees