JP3759234B2 - Uartのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避 - Google Patents
Uartのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避 Download PDFInfo
- Publication number
- JP3759234B2 JP3759234B2 JP10499896A JP10499896A JP3759234B2 JP 3759234 B2 JP3759234 B2 JP 3759234B2 JP 10499896 A JP10499896 A JP 10499896A JP 10499896 A JP10499896 A JP 10499896A JP 3759234 B2 JP3759234 B2 JP 3759234B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- standard
- uart
- local bus
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、ユニバーサル非同期受信機送信機(UART)のソフトウエアエミュレーション及びローカルバスへ結合されている非標準(I/O)インターフェースを具備する装置を有するコンピュータシステムに関するものであって、更に詳細には、非標準装置に対してCOMポートを割当てる場合に競合を回避するための方法及び回路に関するものである。
【0002】
【従来の技術】
典型的なパソコン(PC)は、ユーザが選択した装置を接続するための例えばISA,VESA,PCIバス等の1つ又はそれ以上のローカルバスを有している。PCは、通常、ジャンパーワイヤ又は装置上のトグルスイッチの設定によって表わされる装置アドレスを使用して装置との通信を行なう。異なる製造業者によって製造された1組の装置がアドレス競合(コンフリクト)を発生することなしに動作可能であるという保証はないので問題が発生する場合がある。例え1組の装置が一体的に動作可能なものであったとしても、装置をローカルバスへ接続する場合には、ユーザがアドレス競合を見極め且つそのような競合を回避するためにアドレス設定を変更することが必要となる場合がある。このことはPCに対して装置を付け加えることを困難なものとする場合がある。ISAバスへ接続されている一般的な装置としては、例えばプリンタ、モデム又はマウス等のシリアル入力/出力(I/O)装置がある。例えばMS−DOSオペレーティングシステムと関連して稼動するマイクロソフト社のウインドウズ(商標)等のオペレーティング環境は、ISAバスへ結合されているシリアル装置に対して標準化した接続を与えている。特に、ウインドウズ及びMS−DOSは、各々が予め定義されたベース装置アドレスを有している4個の通信即ちCOMポートをサポートしている。このことは、ISAバスへ結合されている各シリアル装置が少なくとも4つの異なるベース装置アドレスに対する設定を有している場合には装置アドレス競合を解消することを可能とする。各COMポートは、ユニバーサル非同期受信機/送信機(UART)として知られている通信インターフェースを含むシリアル装置へ接続させるためのものである。このUARTは当該技術分野において公知であり、例えば、ナショナルセミコンダクタコーポレイションからの1994年「テレコミュニケーションデータブック(Telecommunication Data Book)」に記載されている。
【0003】
図1はオペレーティング環境130及び通信ドライバ120を介してシリアル装置110とアプリケーション140との間で通信を行なう従来例を示している。オペレーティング環境130は、アプリケーション140がシリアル装置110と通信するためにコールする複数個のサブルーチンからなるライブラリを提供している。該サブルーチンは、データ及び制御情報をUART105へ書込み且つそれから読取る通信ドライバ120をコールする。図1に示した標準化した通信インターフェースは、アプリケーション140の複雑性を減少させている。何故ならば、アプリケーション140は、多様な通信プロトコルを実行することが必要とされないからである。従って、殆どのアプリケーションは標準インターフェースに対してかかれている。然しながら、標準ハードウエアUARTがある装置にとっては妥当なものではなく又は高価すぎる場合がある。
【0004】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、改良した通信システム及び方法を提供することを目的とする。本発明は、更に、標準UARTインターフェースの利点を非標準装置に与えることを可能とする技術を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明によれば、UART(ユニバーサル非同期受信機送信機)のソフトウエアエミュレーションが、非標準I/Oインターフェースを具備する装置が、標準UARTインターフェースへアクセスするための手順を包含するオペレーティング環境を介して、アプリケーションと通信することを可能とする。ソフトウエアUARTは、非標準装置がCOMポート間での装置アドレス競合を回避するプロトコルを利用することを可能としている。更に、非標準装置と標準UART装置との間の差異は、このオペレーティング環境の下で稼動しているアプリケーションにとっては透明なもの即ち関与を必要とするものではない。
【0006】
本発明の一実施例においては、コンピュータシステムが、非標準装置と該非標準装置用のCOMドライバとを有している。この非標準装置は、第一COMポートに対応するI/Oスロットへ接続するが、UART用の標準レジスタセットとは異なるレジスタセットを有している。COMドライバは、第一COMポートにおけるUARTのレジスタへのアクセスを要求する手順に応答して、その代わりにコンピュータシステムのメインメモリにおける格納位置へアクセスするUARTエミュレーション、及びメインメモリ内の格納位置と該装置のレジスタセットとの間で値を転送するI/Oハンドラを有している。オプションとして、このシステムは、第二COMポートに対応するI/Oスロットへ結合されているUARTを具備する標準装置を有しており、且つ該COMドライバは標準装置へアクセスするためのルーチンを有している。
【0007】
標準装置とのアドレス競合を回避するために、非標準装置は、非標準装置の装置アドレスを設定するための回路を有している。一実施例においては、この回路は、ローカルバスからのデータ信号を受取り且つそのデータ信号を所定の一連の値を有するパターン信号と比較すべく適合されている比較器と、該比較器へ結合されており該データ信号がパターン信号に等しいものではないことを該比較器が表わす場合には初期状態へリセットし且つ該データ信号がパターン信号と等しいことを該比較器が表わす場合には最終状態へ向かって前進するカウンタと、該カウンタが最終状態に到達した場合に非標準装置のベースアドレスを表わす値をローカルバスからラッチするレジスタとを有している。通常、この回路は、更に、比較器がローカルバスから受取るデータ信号を選択するアドレスデコーダも有している。
【0008】
COMドライバは、所定のパターンのアドレス及びデータ信号をローカルバス上へ送給し次いで装置のベースアドレスを表わす信号でパターンを追従することによって非標準装置のベースアドレスを設定する。該装置はベースアドレスを有しておらず且つローカルバス上の信号に応答することのないロック状態でスタートする。該装置がCOMドライバによって送給されたパターンを認識すると、装置アドレスがCOMドライバによって供給された値に設定され、該装置はアンロック状態へ遷移する。アンロック状態においては、該装置はその装置のベースアドレスに対応するローカルバス上の信号に応答する。
【0009】
【発明の実施の形態】
図2に示した本発明の実施例は、オペレーティング環境130の下で稼動しているアプリケーション140がハードウエアUART105を具備するシリアル装置110及び/又は非標準入力/出力(I/O)インターフェース205を具備するシリアル装置210と通信を行なうことを可能としている。COMドライバ220はハードウエアUART105と通信するための従来のソフトウエアサブルーチン及びシリアル装置210用のソウトウエアUART222を有している。ソウトウエアUART222は、オペレーティング環境130及びアプリケーション140が、あたかもシリアル装置210がハードウエアUARTを有するものであるかのように、非標準シリアル装置210と透明的に通信を行なうことを可能としている。
【0010】
本発明の一実施例においては、オペレーティング環境130はISAバス115へ接続されている最大で4個のシリアル装置と通信を行なうための4個のCOMポートをサポートしているマイクロソフト社のウインドウズを有している。標準COMポートはISAバス115上の8個のアドレスからなるスロットを占有している。これら8個のアドレスは以下の表1の如く機能する標準UARTのレジスタに対応している。
【0011】
表1に示した除数ラッチは、ライン制御レジスタにおけるビットDLABをセットすることによりイネーブル即ち動作可能状態とされる。
【0012】
シリアル装置210は論理的にCOMポートを占有するが、ISAバス115上のI/Oアドレススロットを物理的に占有するハードウエアUARTを有するものではない。従って、シリアル装置210によって使用されるCOMポート用のI/Oスロットは非標準インターフェース205に対して使用可能である。非標準I/O205はISAバス115上の最大で8個のアドレスを占有するが、表1に示した標準機能に従うことは必要ではない。非標準インターフェースの一例について以下に説明する。
【0013】
アプリケーション140はいずれの種類のソフトウエアとすることも可能である。典型的なアプリケーション140は、モデムを介してデータを送信及び受信する通信プログラムである。ISAバス115へ接続されている装置へアクセスするために、アプリケーション140はオペレーティング環境130におけるルーチンをコールする。そのルーチンがCOMドライバ220をコールし、且つCOMドライバ220がISAバス115を介して装置110及び/又は210へアクセスする。COMドライバ220は、UART105用の標準COMドライバ及びソフトウエアUART222及び非標準I/O装置210との通信のためのI/Oハンドラ224を包含するソフトウエアである。コンピュータ稼動アプリケーション140が、オペレーティング環境130がCOMドライバ120をコールする場合及びインタラプト期間中にCOMドライバ220のソフトウエアを実行する。
【0014】
ソフトウエアUART222はコンピュータ稼動COMドライバ220におけるメモリ位置であり且つ標準UARTのレジスタに対応している1組の仮想レジスタを有している。該仮想レジスタは、シリアル装置210及びオペレーティング環境130からの情報を使用してアップデートされる。I/Oハンドラ224はASICと呼ばれるシリアル装置210(ハードウエア)へアクセスする。
【0015】
COMポートの初期化期間中に、COMドライバ220は、4個のCOMポートのうちのいずれを標準UART装置へ割当てるかを決定し、非標準装置が存在するか否かを判別し、次いで割当てをしていないCOMポート及びI/Oスロットを装置210に対して割当てる。シリアル装置210はスタートアップ即ち始動時期間中初期的にロックされている。ロックされていると、シリアル装置210はISAバス115からデータ信号DATA及びアドレス信号ADDARを受取るが、いずれのアドレスにも応答することはない。COMドライバ220は、装置210によって認識される予め定義したパターンに等しい値でアドレス信号ADDR及びデータ信号DATAを送信することによって装置210をアンロックする。アンロックされると、装置210のベース装置アドレスは、装置210をアンロックしている間にCOMドライバ220が供給する情報に依存する。装置210はCOMドライバ220によってセットされるアドレスに応答し、装置210が存在していることを表わす。
【0016】
図3Aはコンピュータのローカルバスへ結合されている装置をアンロックするアンロック回路300のブロック図を示している。アンロック回路300は本明細書においてはISAバスへ結合されているシリアル装置として説明しているが、アンロック回路300は例えばVLB又はPCIバス等のローカルバスへ結合されている任意の装置に対してより一般的に適用可能なものである。
【0017】
アンロック回路300はベースアドレスデコーダ330及びパターン発生器310を有している。該装置がロックされている間は、ベースアドレスデコーダ330がパターン発生器310への信号SELをアサート即ち活性化させる。パターン発生器310が信号PATを発生し、その信号は予め定めたシーケンスからのものであり且つ信号SELの値に対応するバイトを表わしている。信号SELは初期状態、例えばカウント値0又は最大カウントを表わす状態でスタートする。ローカルバスが認識された値を有するアドレス信号ADDRを担持する場合には、ベースアドレスデコーダ330がローカルバスからのデータ信号DATAを信号PATと比較し、且つ信号PATとDATAとが等しい場合には、信号SELを変化させ、従って信号SELは最終状態へ向かって前進する。そうでない場合には、信号SELは初期状態を表わすようにリセットされる。信号SELを前進させることは、例えば、初期状態(最小値)から最終状態(最大値)へ向かってカウント値をインクリメントさせるか、又は初期状態(最大値)から最終状態(最小値)へ向けてカウントをデクリメントさせることが可能である。
【0018】
信号SELが最終状態に到達すると、ベースアドレスデコーダ330は該装置に対するベースアドレスを受取り且つ格納し、次いで信号PCSYNCをアサート即ち活性化させて、該装置がアンロックされたことを表わす。COMドライバは多数の方法でベースアドレスを該装置へ送信する。例えば、パターンの送信期間中に使用されるか又はデータ信号に追従するアドレス信号はベースアドレスを表わすことが可能である。
【0019】
図3Bはベースアドレスデコーダ330の一実施例のブロック図を示している。ベースアドレスデコーダ330はISAバス115のアドレス線へ結合されているANDゲート331,332,333を有している。ADNゲート333は、コンピュータがデータの書込を行なっており且つアドレス信号ADDR[11:0]が001x 111x 111の二進数形態を有しており尚xがビットADDR4及びADDR8は「don’t care」ビット、即ち0又は1のいずれの値も有することの可能なビットであることを表わしていることを信号IOWCNが表わす場合に、信号ADXをアサート即ち活性化させる。COMドライバはビットADDR8及びADDR4に対する値を選択し、従って信号ADDR[11:0]はISAバスへ結合されているいずれかのその他の装置に対応することはない。信号AENは、コンピュータにおけるDMAコントローラがISAバス115上へアドレスを与える場合を表わす。図示した実施例においては、アンロック回路300はDMAコントローラに応答することはなく、且つ信号ADXは、信号AENがアドレス信号ADDR[11:0]がDMAコントローラからのものでないことを表わす場合にのみにアサート即ち活性化される。
【0020】
ANDゲート333は、書込サイクル終了時に信号ADXをデアサート即ち脱活性化させ且つレジスタ339をしてISAバス115上の信号DATA[7:0]からのバイトをラッチさせる。比較器340が、そのラッチされたバイトを信号PAT[7:0]と比較し且つ、ラッチされたバイトが信号PAT[7:0]によって表わされるバイトと等しい場合には信号EQUALをアサート即ち活性化させる。信号EQUALは、次に信号ADXがアサート即ち活性化された場合に何が起こるかを決定する。信号EQUALはカウンタ335及びフリップフロップ345用のクロックイネーブル信号として作用し、且つフリップフロップ341に対する入力信号として作用する。信号EQUALがアサート即ち活性化された状態で、ANDゲート333が信号ADXをアサート即ち活性化すると、カウンタ335がカウント信号SEL[2:0]をインクリメントし、フリップフロップ341が信号MATCHをアサート即ち活性化し、且つフリップフロップ345は信号PCSYNCを信号SEL[2:0]のビットSEL2の値へセットする。信号EQUALがデアサート即ち脱活性化されている場合には、ANDゲート333が信号ADXをアサートする場合に、フリップフロップ341は信号MATCHをデアサート即ち脱活性化させ、それはカウンタ335をカウント値が0である初期状態へリセットする。従って、カウンタ335は、ISAバス115からのデータバイトが予め定めたパターンからのデータバイトと等しくない場合にゼロへリセットされる。更に、ISAバス115からの信号RESETはカウンタ335をリセットさせることが可能である。
【0021】
COMドライバ220がISAバス115上において001x 111x 1111の形態のアドレス及び信号PAT[7:0]に等しいデータバイトを発生する場合に、信号EQUALがアサート即ち活性化されると、カウント信号SEL[2:0]がインクリメントする。信号SEL[2:0]をインクリメントすることは、パターン発生器310をして信号PAT[7:0]が予め定めたパターンにおける次のバイトを表わすようにセットさせる。
【0022】
図3Cはパターン発生器310の一実施例のブロック図である。パターン発生器310は信号SEL[2:0]を受取るべく結合されているセレクト端子を具備するマルチプレクサ311乃至318を有している。マルチプレクサ311乃至314の入力端子は電圧VCC又は接地へ結合される。信号SEL0はマルチプレクサ311及び312から信号AOUT[7:0]に対する2つの値のうちの1つ及びマルチプレクサ313及び314から信号BOUT[7:0]に対する2つの値のうちの1つを選択する。マルチプレクサ315及び316は、出力信号DOUT[7:0]を選択し、それは選択信号SEL1に依存して信号AOUT[7:0]又はBOUT[7:0]のいずれかに等しい。マルチプレクサ317及び318は信号PAT[7:0]を選択し、その信号は選択信号SEL2の値に依存して、信号DOUT[7:0]又は固定値に等しい。パターン発生器310は5バイトストリング、即ち「PCtel」用のASCIIコードを発生し、それは装置の製造業者を表わす。
【0023】
図3Cに示した実施例の代わりに多くのその他のパターン及びパターン発生器を使用することが可能である。例えば、パターン発生器310は、リードオンリメモリ等のメモリを使用して実現することが可能であり、その場合には、信号SEL[2:0]はアドレス信号であり、又は組合わせ論理を使用して実現することも可能であり、その場合には信号SEL[2:0]は入力信号である。パターンにおける各値は1バイトよりも長いもの又は短いものとすることが可能であり、且つ信号SELとは独立的な一定値とすることが可能である。更に、所定のパターンは5つの値よりも長いもの又は短いものとすることが可能である。パターンの長さを増加させると、装置を不本位にアンロックさせる可能性を減少させる。
【0024】
COMドライバ220が所定のパターンにマッチした5つのデータバイトからなるシーケンスを送給すると、カウンタ335は最終状態へインクリメントし且つ信号SEL[2:0]のビットSEL2は、5番目のバイトが送給される場合にセットされる。ビットSEL2がセットされているので、信号ADXをアサート即ち活性化させるANDゲート333は、フリップフロップ337及び338をしてアドレス信号ADDR[11:0]のADDR8及びADDR4ビットをラッチさせ且つ格納させ、且つフリップフロップ345をして信号PCSYNCをアサート即ち活性化させる。信号PCSYNCは、装置がアンロックされており且つ001a 111b 1000の形態のベースアドレスを有していることを表わし、その場合にフリップフロップ337及び338からの信号PCA8及びPCA4はa及びbビットの値を表わす。これらのa及びbビットの値は4つの可能な組合わせを有しており、それらは、COMドライバ220が他の3つのCOMポートのベースアドレスと異なるベースアドレスを与える組合わせを選択することを可能としている。
【0025】
予め定めたパターンに続くバイトに対してアドレス信号ADDR[11:0]がアサート即ち活性化されると、信号PCA4及びPCA8がラッチされる。予め定めたパターンに続くバイトはパターン発生器310からの信号PAT[7:0]とマッチすることはない。従って、カウンタ335は初期状態へリセットされ、且つSEL2ビットはクリアされる。予め定めたパターンが再送されない限り、信号PCA8及びPCA4は変化することはない。コンピュータシステムの通常動作期間中に予め定めたパターンが不本意に送信される蓋然性はないが、所望により、COMドライバ220は送信中のパターンをモニタし且つ、例えば、装置210に対してno−op(動作なし)値を書込むことによって予め定めたパターンの繰返しを防止する。
【0026】
該装置がアンロックされると、信号ADBASEは、アドレス信号ADDR[11:0]が該装置に対応するか否かを表わす。信号AENがアドレス信号ADDR[11:0]がDMAコントローラからのものでないことを表わす場合には、アドレス信号ADDR[11:0]が001x 111x 1xxxの形態を有している場合に、ANDゲート332は信号ADBをアサート即ち活性化させる。信号ADBがアサートされ、信号PCSYNCがアサートされ、且つアドレス信号ADDR[11:0]のADDR8及びADDR4ビットが信号PCA8及びPCA4に等しい場合にのみ、比較器344は信号ADBASEをアサートする。従来のアドレスデコード回路(不図示)がADDR2,ADDR1,ADDR0ビットをデコードし、該装置内のどのレジスタがISAバス115を介してアクセスされているか否かを判別する。
【0027】
該装置のレジスタセット及び付加的なデコード回路は、該装置の機能に対して必要とされる場合に実現することが可能である。標準UARTインターフェースは追従することは必要ではない。このことは、I/Oインターフェースを該装置の特定の機能に対して最適化させ且つ実現することを可能としている。
【0028】
図2は、シリアル装置210が、ソフトウエアモデムを実現するためにPSTN電話線208へ接続されているアナログ・デジタル変換器(ADC)206及びデジタル・アナログ変換器(DAC)207を有する実施例を示している。この実施例においては、ソフトウエアUART222及びI/Oハンドラ224はソフトウエアモデム223の一部である。非標準I/Oインターフェース205におけるレジスタセットを表2に示してある。
【0029】
表2のレジスタセットにおいては、データレジスタは、ホストコンピュータによってDAC207へ送給されるか又はADC206から受取られる16ビットデータワードに対するものである。入力/出力ポートレジスタは、例えば、シリアル装置210におけるハードウエアによって実現されるリング検知及びオン・オフフックリレーの制御(装置208を活性電話線へ接続するか又は切断)等のモデム機能のためである。制御/ステータスレジスタは、シリアル装置210用の汎用制御・ステータスビットである。
【0030】
ADC206が電話線208からアナログ通信信号を受取り且つそのアナログ通信信号を一連のサンプルデジタル値へ変換する。ソフトウエアモデム223がサンプルデジタル値を受取り且つサンプル値によって表わされる波形及び使用されているモデムプロトコルに基づいて受取ったデータを判別する。ソフトウエアモデム223は、更に、一連のデジタル値を発生し、それはDAC207へ送られ且つ電話線208を介してアナログ信号として送信される。送信されたアナログ信号は例えば、ITU V.32bis,V.32,V.22bis,V.23,V.22,V.21,V.17,V.29,V.27ter標準等の標準モデムプロトコルにしたがってフォーマットされたデータ値及び搬送波信号を与える。装置210は周期的なインタラプトを発生し、その期間中に、ソフトウエアモデム223がADC206からの1組のサンプルデジタル値を読取り且つ送信されたアナログ信号を表わす1組のデジタル値を書込む。COMドライバ220は装置210によって使用されるインタラプト回数(即ちIRQ)を8個の値のうちのユーザが選択した1つへセットする。
【0031】
アプリケーション140は従来のハードウエアモデムと同一の態様でソフトウエアモデム223と通信を行なう。アプリケーション140はオペレーティング環境130を介してデータ及び制御値を送給し且つ受取る。データ及び制御値は標準UART装置に対してフォーマットされており、従ってソフトウエアモデム223がハードウエアUARTを有する標準モデムであるか又はソフトウエアモデムであるか否かはアプリケーション140及びオペレーティング環境130にとっては完全に透明即ち関与しない状態である。
【0032】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図1】 アプリケーションとUART装置との間の従来のインターフェースを示したブロック図。
【図2】 本発明の一実施例に基づくインターフェースを示したブロック図。
【図3A】 装置をアンロックさせ且つその装置のベース装置アドレスをセットする回路を示したブロック図。
【図3B】 図3Aの回路において使用可能なベースアドレスデコーダの一実施例を示したブロック図。
【図3C】 図3Aの回路において使用可能なパターン発生器の一実施例を示したブロック図。
【符号の説明】
105 ハードウエアUART
110 シリアル装置
130 ウインドウシステム
140 ウインドウアプリケーション
205 非標準I/Oインターフェース
206 ADC
207 DAC
210 非標準シリアル装置
220 COMドライバ
222 ソフトウエアUART
223 ソフトウエアモデム
224 I/Oハンドラ
Claims (3)
- 処理ユニットと、メインメモリと、ローカルバスとを具備するコンピュータ、
前記ローカルバスへ結合されている標準UARTの条件を満足しない非標準装置であって、前記ローカルバス上の第一通信ポートに対応するI/Oスロットを占有しており且つ標準UART用のレジスタセットと異なるレジスタセットを具備する非標準装置、
前記処理ユニットによって実行されるオペレーティングシステムであって、前記第一通信ポートに対応する標準UARTのレジスタセットへアクセスする手順を包含しているオペレーティングシステム、
前記処理ユニットによって実行される通信ドライバであって、標準UARTのレジスタセットへのアクセスのための手順の実行に応答して標準UARTのレジスタセットの内のレジスタに対応する前記メインメモリ内の格納位置へアクセスするUARTエミュレーションと、前記メインメモリ内の格納位置と前記非標準装置のレジスタセットとの間で値を転送するI/Oハンドラとを有する通信ドライバ、
を有することを特徴とするシステム。 - 請求項1において、前記ローカルバスがISAバスを有することを特徴とするシステム。
- 請求項1において、前記非標準装置が、更に、
前記ローカルバスからのデータ通信を受取るべく適合されている比較器、
前記比較器へ結合されており前記データ信号と比較するための信号を発生するパターン発生器、
前記比較器へ動作結合されているカウンタであって、前記データ信号が前記パターン信号と等しくないことを前記比較器が表す場合には初期状態へリセットし且つ前記データ信号が前記パターン信号と等しいことを前記比較器が表す場合にはカウント値を最終状態へ向かって前進させるカウンタ、
前記カウンタへ結合されており且つ前記ローカルバスから信号を受取るべく適合されているレジスタであって、前記カウンタが前記最終状態に到達すると、前記非標準装置によって占有されているI/Oスロットのベースアドレスを表す値を前記ローカルバスからラッチするレジスタ、
を有することを特徴とするシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US428935 | 1995-04-25 | ||
US08/428,935 US5787305A (en) | 1995-04-25 | 1995-04-25 | Host signal processing modem using a software simulation of a UART |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11233134A Division JP2000112868A (ja) | 1995-04-25 | 1999-08-19 | Uartのソフトウエアシミュレ―ションを使用した通信インタ―フェ―ス及び競合回避 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0926944A JPH0926944A (ja) | 1997-01-28 |
JP3759234B2 true JP3759234B2 (ja) | 2006-03-22 |
Family
ID=23701036
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10499896A Expired - Fee Related JP3759234B2 (ja) | 1995-04-25 | 1996-04-25 | Uartのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避 |
JP11233134A Pending JP2000112868A (ja) | 1995-04-25 | 1999-08-19 | Uartのソフトウエアシミュレ―ションを使用した通信インタ―フェ―ス及び競合回避 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11233134A Pending JP2000112868A (ja) | 1995-04-25 | 1999-08-19 | Uartのソフトウエアシミュレ―ションを使用した通信インタ―フェ―ス及び競合回避 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5787305A (ja) |
EP (1) | EP0740253B1 (ja) |
JP (2) | JP3759234B2 (ja) |
DE (2) | DE69622627T2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742845A (en) * | 1995-06-22 | 1998-04-21 | Datascape, Inc. | System for extending present open network communication protocols to communicate with non-standard I/O devices directly coupled to an open network |
US5864710A (en) * | 1996-07-23 | 1999-01-26 | Compaq Computer Corporation | Controllerless modem |
EP0788057B1 (en) * | 1996-01-31 | 2003-05-02 | Compaq Computer Corporation | Computer system with controllerless modem |
JP2001507835A (ja) * | 1996-12-30 | 2001-06-12 | シーラス ロジック,インコーポレイテッド | 過去に互換性のあるオペレーティングシステムのリアルタイムサービス |
US6353857B2 (en) * | 1997-03-31 | 2002-03-05 | Intel Corporation | Controllerless modem |
US6230118B1 (en) * | 1997-06-30 | 2001-05-08 | Cirrus Logic, Inc. | DOS based application supports for a controllerless modem |
US6128674A (en) * | 1997-08-08 | 2000-10-03 | International Business Machines Corporation | Method of minimizing host CPU utilization in driving an adapter by residing in system memory a command/status block a soft interrupt block and a status block queue |
US6134609A (en) * | 1998-03-31 | 2000-10-17 | Micron Electronics, Inc. | Method for using computer system memory as a modem data buffer by transferring modem I/O data directly to system controller and transferring corresponding system controller data directly to main memory |
US6272452B1 (en) * | 1998-04-02 | 2001-08-07 | Ati Technologies, Inc. | Universal asynchronous receiver transmitter (UART) emulation stage for modem communication |
US6661848B1 (en) | 1998-09-25 | 2003-12-09 | Intel Corporation | Integrated audio and modem device |
US6711206B1 (en) | 1998-09-25 | 2004-03-23 | Intel Corporation | Modem using a digital signal processor and separate transmit and receive sequencers |
US6625669B1 (en) * | 2000-02-17 | 2003-09-23 | Microsoft Corporation | Renaming of virtual communication port for IR devices |
US20030093809A1 (en) * | 2001-09-28 | 2003-05-15 | Zhengjin Shu | Channel equalization |
JP2003264602A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 通信制御装置、通信制御プログラム、及び通信制御方法 |
DE20204651U1 (de) | 2002-03-18 | 2003-08-07 | Peeters Bernd | Vorrichtung zum Schutz gegen unauthorisierte Benutzung von Software |
AU2003274999A1 (en) * | 2002-10-15 | 2004-05-04 | Socket Communications, Inc | Software compatible parallel interface with bidirectional handshaking for serial peripherals |
US7003591B2 (en) * | 2003-08-20 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Configurable mapping of devices to bus functions |
US7623894B2 (en) | 2003-10-09 | 2009-11-24 | Freescale Semiconductor, Inc. | Cellular modem processing |
US20060075149A1 (en) * | 2004-10-01 | 2006-04-06 | Via Telecom Co., Ltd. | Communications command control system with a software based at command receiver/transmitter |
US20070288937A1 (en) * | 2006-05-08 | 2007-12-13 | Microsoft Corporation | Virtual Device Driver |
US9842072B2 (en) | 2015-03-27 | 2017-12-12 | Toshiba Global Commerce Solutions Holdings Corporation | Systems and methods for implementing a user mode virtual serial communications port emulator |
EP4187395A1 (de) * | 2021-11-26 | 2023-05-31 | Göpel electronic GmbH | Verfahren und einrichtung zur emulation von übertragungsprotokollen zur ansteuerung von elektronischen bausteinen an einem bussystem |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0017905A1 (de) * | 1979-04-20 | 1980-10-29 | Bayer Ag | Neue Polyurethanharnstoffe mit Schwefel enthaltenden aromatischen Harnstoffgruppen und Verfahren zu ihrer Herstellung |
JPH0764770A (ja) * | 1990-06-29 | 1995-03-10 | Natl Semiconductor Corp <Ns> | 遠隔的に書込み可能なepromを有するマイクロコントローラ装置及び書込み方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4373181A (en) * | 1980-07-30 | 1983-02-08 | Chisholm Douglas R | Dynamic device address assignment mechanism for a data processing system |
US4773005A (en) * | 1984-09-07 | 1988-09-20 | Tektronix, Inc. | Dynamic address assignment system |
EP0173905A2 (en) * | 1984-09-07 | 1986-03-12 | Tektronix, Inc. | Dynamic address assignment system |
US4730251A (en) * | 1985-10-28 | 1988-03-08 | International Business Machines Corporation | Automatic I/O address assignment |
US4817147A (en) | 1985-11-18 | 1989-03-28 | General Datacomm, Inc. | Intelligent synchronous modem and communication system incorporating the same |
US4875186A (en) * | 1986-02-28 | 1989-10-17 | Prime Computer, Inc. | Peripheral emulation apparatus |
US4949333A (en) | 1987-04-02 | 1990-08-14 | Advanced Micro Devices, Inc. | Enhanced universal asynchronous receiver-transmitter |
US5170470A (en) * | 1988-05-02 | 1992-12-08 | National Semiconductor Corp. | Integrated modem which employs a host processor as its controller |
EP0378037B1 (en) * | 1989-01-10 | 1993-08-04 | International Business Machines Corporation | Modem having a software-adapted modulation rate |
JP2547654B2 (ja) * | 1990-06-29 | 1996-10-23 | 三洋電機株式会社 | データ処理装置 |
US5428748A (en) * | 1992-09-24 | 1995-06-27 | National Semiconductor Corporation | Method and apparatus for automatically configuring a computer peripheral |
US5450530A (en) * | 1993-11-03 | 1995-09-12 | Rockwell International Corporation | High speed receiver/transmitter interface |
EP0653704A1 (en) * | 1993-11-05 | 1995-05-17 | Advanced Micro Devices, Inc. | System and method for configuring expansion cards in a computer |
US5477415A (en) | 1993-11-12 | 1995-12-19 | Texas Instruments Incorporated | Automatic computer docking station having a motorized tray, cammed side connectors, motorized side connectors, and locking and unlocking guide pins |
US5408614A (en) * | 1993-12-17 | 1995-04-18 | Xircom, Inc. | Modem adapter for use with standard PC parallel port |
US5678059A (en) | 1994-02-18 | 1997-10-14 | Lucent Technologies Inc. | Technique for time-sharing a microprocessor between a computer and a modem |
US5654983A (en) | 1994-06-10 | 1997-08-05 | Hayes Microcomputer Products, Inc. | Method and apparatus of operating data communications equipment in command mode and autobauding |
US5604870A (en) * | 1994-08-01 | 1997-02-18 | Moss; Barry | UART emulator card |
US5644593A (en) | 1994-09-02 | 1997-07-01 | Microcom Systems, Inc. | High performance communications interface |
US5557634A (en) | 1994-10-14 | 1996-09-17 | International Business Machines Corporation | Multiprotocol directed infrared communication controller |
US5812820A (en) | 1995-09-29 | 1998-09-22 | Pacific Commware, Inc. | Virtual UART |
-
1995
- 1995-04-25 US US08/428,935 patent/US5787305A/en not_active Expired - Lifetime
-
1996
- 1996-04-20 DE DE69622627T patent/DE69622627T2/de not_active Expired - Lifetime
- 1996-04-20 DE DE0740253T patent/DE740253T1/de active Pending
- 1996-04-20 EP EP96106300A patent/EP0740253B1/en not_active Expired - Lifetime
- 1996-04-25 JP JP10499896A patent/JP3759234B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-25 US US09/030,710 patent/US20020087745A1/en not_active Abandoned
-
1999
- 1999-08-19 JP JP11233134A patent/JP2000112868A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0017905A1 (de) * | 1979-04-20 | 1980-10-29 | Bayer Ag | Neue Polyurethanharnstoffe mit Schwefel enthaltenden aromatischen Harnstoffgruppen und Verfahren zu ihrer Herstellung |
JPH0764770A (ja) * | 1990-06-29 | 1995-03-10 | Natl Semiconductor Corp <Ns> | 遠隔的に書込み可能なepromを有するマイクロコントローラ装置及び書込み方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020087745A1 (en) | 2002-07-04 |
US5787305A (en) | 1998-07-28 |
JP2000112868A (ja) | 2000-04-21 |
EP0740253A2 (en) | 1996-10-30 |
JPH0926944A (ja) | 1997-01-28 |
DE69622627D1 (de) | 2002-09-05 |
DE740253T1 (de) | 1997-11-20 |
DE69622627T2 (de) | 2003-03-06 |
EP0740253A3 (en) | 1997-02-12 |
EP0740253B1 (en) | 2002-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3759234B2 (ja) | Uartのソフトウエアシミュレーションを使用した通信インターフェース及び競合回避 | |
US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
US5991546A (en) | System and method for interfacing manually controllable input devices to a universal computer bus system | |
US6263373B1 (en) | Data processing system and method for remotely controlling execution of a processor utilizing a test access port | |
KR100262677B1 (ko) | Pci 버스 컴퓨터용 인에이블/디스에이블 확장 rom을구비한 증설 보드 | |
US7577830B2 (en) | Peripheral device with hardware linked list | |
US6572384B1 (en) | Method and apparatus for interconnecting circuit cards | |
KR100264632B1 (ko) | Pci버스컴퓨터용프로그래머블구성레지스터를구비한증설보드 | |
TW469373B (en) | System and method of preforming a memory transaction on a low pin count bus | |
US6415343B1 (en) | Apparatus and method for initializing a universal serial bus device | |
KR100352224B1 (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
US5758099A (en) | Plug and play protocol for bus adapter card | |
US6122677A (en) | Method of shortening boot uptime in a computer system | |
JPH08272717A (ja) | モデムインタフェース | |
US6434633B1 (en) | Method and apparatus for facilitating AC-link communications between a controller and a slow peripheral of a codec | |
US6779052B2 (en) | Electronic apparatus, system and method for controlling communication among devices coupled through different interfaces | |
US6148384A (en) | Decoupled serial memory access with passkey protected memory areas | |
JP3609051B2 (ja) | Usb−hubデバイスおよびその制御方法 | |
WO1998043173A1 (fr) | Systeme d'emulation et processeur de donnees | |
KR20060130664A (ko) | Pci 익스프레스 장치, pci 익스프레스 시스템 및정보 통신 방법 | |
US6230216B1 (en) | Method for eliminating dual address cycles in a peripheral component interconnect environment | |
US5754769A (en) | Coupling between non-CTOS host and CTOS network | |
US5168562A (en) | Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices | |
Durda | Serial and UART Tutorial | |
Bai | The windows serial port programming handbook |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041101 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |