KR20060130664A - Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법 - Google Patents

Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법 Download PDF

Info

Publication number
KR20060130664A
KR20060130664A KR1020067019311A KR20067019311A KR20060130664A KR 20060130664 A KR20060130664 A KR 20060130664A KR 1020067019311 A KR1020067019311 A KR 1020067019311A KR 20067019311 A KR20067019311 A KR 20067019311A KR 20060130664 A KR20060130664 A KR 20060130664A
Authority
KR
South Korea
Prior art keywords
pci express
endpoint device
communication link
tag field
pci
Prior art date
Application number
KR1020067019311A
Other languages
English (en)
Inventor
데이비드 알 에보이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060130664A publication Critical patent/KR20060130664A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

통신 장치는 태그-필드 유형 통신 시그널링용으로 구현된다. 본 발명의 예시적인 실시예에 따르면, PCI 익스프레스 유형 장치와 같은 통신 장치는 태그(또는 유사한) 이용가능 필드를 사용하여 통신 링크를 통한 통신이 가능하다. PCI 익스프레스 통신을 포함하는 본 발명의 예시적인 실시예에 따르면, 제 1 PCI 익스프레스 엔드포인트 장치(150)는 선태된 정보(예를 들어, 동기 이벤트 신호)를, PCI 익스프레스 통신 링크(130)에 발송된 데이터의 태그 필드를 사용하여 제 2 PCI 익스프레스 엔드포인트 장치(152)에 통신하도록 구성된다. 태그 필드는 동기 이벤트의 특성을 나타내도록 설정되며 제 1 PCI 익스프레스 엔드포인트 장치에서 제 2 PCI 익스프레스 엔드포인트 장치로 전달된다.

Description

ＰＣＩ 익스프레스 장치, ＰＣＩ 익스프레스 시스템 및 정보 통신 방법{SIGNALING ARRANGEMENT AND APPROACH THEREFOR}
본 발명은 일반적으로 정보 전달에 관한 것으로, 특히 정보의 통신을 위한 태그(또는 유사한) 필드의 사용을 포함한 정보의 전달에 관한 것이다.
여러 상이한 유형의 전자 통신이 다양한 목적을 가지고 또한 다양한 여러 유형의 장치 및 시스템에 의해 수행된다. 전자 통신 시스템의 일 유형은 둘 이상의 상이한 구성요소 간의 BUS-유형 통신과 연관된 통신을 포함한다. 예를 들어, 컴퓨터는 전형적으로 버스를 통해 주변 장치와 통신을 하는 중앙 처리 유닛(CPU)를 포함한다. 인스트럭션 및 다른 정보는 통신 버스 또는 다른 링크 상에서 CPU와 주변 장치 간에 전달된다.
일 유형의 통신 방법은 PCI(Peripheral Component Interconnect) 시스템의 사용을 포함한다. PCI는 마이크로프로세서와 확장 슬롯이 고속 동작을 위해 인접하게 배치된 부착 장치 사이의 상호접속 시스템이다. PCI를 사용하면, 컴퓨터는 구 표준인 ISA(Industry Standard Architecture) 확장 카드를 계속 지원할 수 있으 면서 새로운 PCI 카드를 지원할 수 있다. PCI는 마이크로프로세서 설계와는 무관하게 설계되며 마이크로프로세서의 클록 속도와 동기화되도록 설계된다. PCI 버스는 어드레스 및 데이터 신호 모두를 전송하기 위해 (다분기 버스 상의 ) 능동 경로를 사용하여 하나의 클록 싸이클에서 어드레스를 전송하고 다음 싸이클에서 데이터를 전송한다. PCI 버스는 서로에 대해 및/또는 시스템 메모리에 대해 고속 액세스를 필요로 하는 어댑터와 함께 배치될 수 있으며 또한 호스트 프로세서에 의해 이 프로세서의 완전한 고유 버스 속도에 근접하는 속도로 액세스될 수 있다. PCI 버스트(bust)를 통한 판독 및 기록 전송은 제 1 싸이클 상에서의 어드레스 전송을 시작으로 하여 소정 수의 연속적인 싸이클에 걸쳐 일련의 데이터 전송으로 전송될 수 있는 버스트 전송으로 구현된다. 버스트의 길이는 개시자(initiator)와 목표 장치 사이에서 협상되며 임의의 길이를 가질 수 있다. PCI형 아키텍쳐는 널리 구현되며, 현재 대부분의 데스크탑 컴퓨터 상에 설치되어 있다.
PCI 익스프레스 아키텍쳐는 소정의 변화를 제외하고는 PCI 아키텍쳐와 유사하다. PCI 익스프레스 아키텍쳐는 PCI 아키텍쳐의 다분기 버스를 입-출력(I/O) 버스에 팬-아웃(fan-out)을 제공하는 스위치로 대체하는 스위치를 채용한다. 스위치의 팬-아웃 기능은 애드-인, 고성능 I/O를 위한 일련의 접속을 용이하게 한다. 스위치는 호스트 브릿지를 포함하는 소자 내에서 구현될 수 있는 논리 소자이다. PCI 스위치는 논리적으로 예를 들어 PCI-PCI 브릿지의 집합으로서 여겨질 수 있으며, PCI-PCI 브릿지의 집합에서, 하나의 브릿지는 업스트림 브릿지이며 이 업스트림 브릿지는 자신의 다운스트림 측 내지 부가적인 PCI-PCI 브릿지 그룹의 업스트림 측을 경유하여 사설 로컬 버스에 연결된다.
몇몇 예에서, 예를 들어 동기화 이벤트를 나타내는 정보가 바람직하게 서로 통신하가능하게 연결된 PCI 익스프레스 엔드포인트 장치와 같은 장치에 알려진다. 전형적으로, 이러한 알림은 통신의 프로세싱을 느리게 하는, 다중 패킷, 벤더 고유 메시지 프로세싱 또는 다른 프로세싱을 필요로 하는 인트럽트의 사용을 포함한다. 이들 인트럽트는 일반적으로 버스 상의 통신에 있어서 주기적인 차단을 포함하며, 따라서 기록 데이터와 같은 스트리밍 데이터에 방해가 된다. 이들 차단은 (예를 들어 지연시간(latency)을 증가시키고 통신 대역폭을 제한함으로써) 동기화 이벤트의 통신 오버헤드를 증가시키는 경향이 있다.
이들 및 다른 제한은 PCI 익스프레스 통신 방식을 포함한 다양한 통신 방식을 통한 집적 장치의 구현을 어렵게 한다.
본 발명의 다양한 측면은 통신 BUS-형 구조(예를 들어, PCI-형 구조) 및 기타 구조를 포함한, 다양한 컴퓨터 회로에 대한 통신 방식을 포함한다. 본 발명은 다수의 구현 및 응용에서 예시되며, 그 중 일부는 이하에서 요약된다.
본 발명의 예시적인 실시예에 따르면, 정보는 발송된 요청 데이터(posted reques data)와 같이, 통신 링크에 발송된 데이터의 태그 필드에 포함된다. 이러한 발송된 데이터는 링크에 연결된 장치 간에 통신되며 예를 들어 동기 이벤트를 알리는데 사용될 수 있다. 이러한 방식에서는, 인트럽트 및 다른 유형의 동기 이벤트 시그널링과 전형적으로 연관된 상술한 제한을 포함하는 제한들은 감소되고 및/또는 제거되지만 그럼에도 예를 들어 PCI 익스프레스 요건에 따라 구현되는 임의의 필드 사용 관련 요건을 완전히 충족시킨다.
본 발명의 또 다른 예시적인 실시예에 따르면, 발송된 기록 요청 데이터의 태그 필드를 "참(true)" 값으로 설정함으로써 동기 이벤트가 PCI 익스프레스 장치에 알려진다. 예를 들어, 태그 필드는 PCI 익스프레스 통신 방식에 따라 사용되어 동기 이벤트 관련 데이터를 PCI 익스프레스 엔드포인트 장치에서 또 다른 PCI 익스프레스 엔드포인트 장치로, 이들 장치가 통신가능하게 연결된 공통 PCI 익스프레스 링크를 사용하여 전송할 수 있다. 응답(예를 들어, 완료 여부)을 필요로 하지 않는 발송된 기록 요청 데이터로 구현되는 경우, 태그 필드는 이러한 요청에 대한 태그 필드가 임의의 값을 포함하도록 하는 PCI 익스프레스 요건에 따라 구현될 수 있다. 태그 필드 내의 정보는 허브를 가로질러 전송될 수 있고 스위치되며 그에 대응하여 PCI 익스프레스 프로토콜 요건 및 검사자(checker)와 호환될 수 있다.
본 발명에 대해 상술한 요약은 본 발명의 각각의 실시예 또는 모든 실시예를 기술하려는 의도는 아니다. 본 발명에 대한 상술한 요약은 본 발명의 각각의 예시되어 있는 실시예 또는 모든 실시예를 기술하려 하지는 않는다. 후속하는 도면 및 상세한 설명은 특히 이들 실시예를 보다 자세히 설명할 것이다.
본 발명은 첨부된 도면과 연계하여 본 발명의 다양한 실시예에 대한 후속하는 상세한 설명으로부터 보다 완전히 이해될 수 있다.
도 1은 본 발명의 예시적인 실시예에 따라, 링크와 통신가능하게 결합된 장치 간의 동기 이벤트의 시그널링을 포함한 통신을 위한 장치를 도시하는 도면,
도 2는 본 발명의 예시적인 실시예에 따라, PCI 익스프레스 링크 상의 엔드포인트 사이에서의 동기 이벤트 시그널링에 대한 방식의 흐름도.
본 발명은 다양한 수정 및 변형이 가능하지만, 본 발명의 상세한 설명은 도면에서 예시적으로 도시되어 있으며 자세히 설명될 것이다. 그러나, 본 발명은 기술되는 특정 실시예에 제한되지는 않는다. 그와 달리, 본 발명은 첨부된 청구항에 정의된 본 발명의 범주 내에 들어가는 모든 수정, 등가물 및 변형들을 모두 포함한다.
본 발명은 다양한 회로에 적용가능하며 전자 통신, 특히 공통 링크에 접속된 엔드포인트-유형 장치 사이의 통신을 포함한다. 본 발명은 이러한 애플리케이션에 반드시 제한될 필요는 없으며, 본 발명의 다양한 측면의 이해는 이러한 환경에서의 예를 통해 가장 잘 이해된다.
본 발명의 예시적인 실시예에 따르면, 통신 장치는 통신 링크를 통해 통신의 태그(또는 유사한) 필드를 사용하여(예를 들어, 발송 기록 데이터의 태그 필드를 통해) 정보를 전달하는 적어도 두 개의 엔드포인트 유형 장치와 통신 링크를 포함한다. 이 통신 링크는 예를 들어 PCI 익스프레스 버스, 스위치 및/또는 다른 소 자(들)를 포함할 수 있다. 이러한 방식에서, 태그 필드 통신은 (태그 필드의 사용을 반드시 필요로 하지는 않는 또는 그 사용을 허용하지 않는) 다른 통신에 대한 선택된 정보의 전달을 용이하게 하면서 수행될 수 있다.
일 실시예에서, 상술한 방식은 PCI 익스프레스 장치로 구현된다. 태그 필드는 요청자 기능에 의해 식별되고 완료자 기능에 의해 반환되며, 몇몇 예에서, 이 요청자 기능은 완료를 필요로 하지 않는 발송된 기록을 포함한다. 요청자 기능은 요청 또는 패킷을 구현하는 요청자(시퀀스 또는 논리적 전송을 PCI 익스프레스 영역으로 도입하는 논리 장치)에 의해 구현된다. 완료자 기능은 요청에 응답하여 완료 또는 패킷을 생성하고, 시퀀스를 종료 또는 부분적으로 종료하는 완료자(요청자에 의해 어드레싱된 논리 장치)에 구현된다. 완료자가 태그 내의 데이터에 응답하지 않는(즉, 완료자 기능이 태그 필드를 처리하지 않는) 소정의 PCI 익스프레스 애플리케이션에 있어서, 요청자 기능은 태그 필드를 임의의 방식으로 사용하는데, 예를 들어 동기 이벤트를 알리는데 태그 필드를 사용한다.
"PCI 익스프레스 호환가능" 애플리케이션과 연계하여 구현되는 상술한 기능(및 그 밖의 기능)과 관련된 보다 많은 정보에 대해, 오레곤 포틀랜드의 PCI-SIG(PCI-special interest group)으로부터 입수가능한 "PCI 익스프레스 기본 사양 개정 1.0a", 2003년 4월을 참조한다. 이러한 PCI 익스프레스 기본 사양 개정과 호환되는 방식은 "PCI 익스프레스 호환되는 것"으로 여겨질 수 있다.
도 1은 본 발명의 또 다른 실시예에 따라, 발송 기록 패킷의 태그 필드를 사용하여 동기 이벤트를 전송하는데 구현되는 PCI 익스프레스-유형 통신 시스템(100) 을 도시한다. PCI 익스프레스 유형 방식에 대해 도시되고 기술되어 있지만, 통신 시스템(100)은 다른 통신 유형 및 프로토콜을 사용하여, 즉 PCI 익스프레스 또는 PCI 익스프레스와는 다른 것으로 구현될 수 있다.
통신 시스템(100)은 호스트(105)와 엔드포인트 장치(150,152)를 포함한 다수의 엔드포인트 장치 사이에서 통신을 전달하는 PCI 익스프레스 스위치(110)를 포함한다. 호스트(105)(예를 들어, CPU, 네트워크 기반 칩셋, 호스트 브릿지 또는 다른 PCI 익스프레스 유형 링크)는 가상(예를 들어, 소프트웨어 구현) PCI 익스프레스 버스(130)에 접속된 업스트림 포트(120)에 데이터를 전송 및 그로부터 수신한다. 다운스트림 포트(140,142,144,146)를 포함한 다수의 다운트스트림 포트는 또한 가상 PCI 익스프레스 버스(130)에 접속되며, 각각의 다운스트림 포트는 PCI 익스프레스 엔드포인트 장치로 데이터 전송 및 그로부터 데이터를 수신한다.
각각의 엔드포인트 장치(150,152)는 가상 버스(130) 상에서 전송되는 발송 기록 패킷의 태그 필드를 사용하여 동기 이벤트 정보를 전달하도록 구성된다. 예를 들어, 엔드포인트 장치(150)가 가상 버스(130)를 통해 정보를 패킷 형태로 통신하는 경우, 이 패킷의 일부분의 태그 필드는 동기 이벤트와 관련된 데이터로 설정될 수 있다. 엔드포인트 장치(152)는 패킷을 파싱(parse)하고 이 태그 필드의 정보를 사용하여 동기 이벤트 정보를 확인한다.
일 실시예에서, 엔드포인트 장치는 기록 데이터의 발송에 있어 요청자로서 역할을 하며 기록 요청은 가상 PCI 익스프레스 버스(130)에 패킷 형태로 발송된다. 이러한 기록 요청은 기록 요청의 헤더에 "태그 인" 신호(예를 들어, 하나 이상의 비트)를 포함하여, 기록 요청의 수신자에게 동기 이벤트 상태를 알린다. 데이터 내의 태그는 동기 이벤트가 "참"인 경우 설정되고 동기 이벤트가 참이 아닌 경우 제거된다(또는 설정되지 않는다).
발송된 기록 요청을 파싱하는 엔드포인트 장치(예를 들어, 엔드포인트 장치(152))는 데이터 내의 태그를 사용하여 동기 이벤트를 식별하고 엔드포인트 장치(150)로부터의 동기화 이벤트 신호에 대해 적절한 동작으로 응답한다. 이 엔드포인트 장치는 본 명세서에서 엔드포인트 장치(150)(즉, 완료를 필요로 하지 않는 태그 필드 시그널링을 포함하는 요청을 가짐)에 응답하지 않는 완료자 장치로서 역할을 한다.
일부 실시예에서, 발송 기록 데이터의 의도한 수신자는 반드시 동기 이벤트 신호의 의도한 수신자일 필요는 없다. 이와 관련하여, 다운스트림 포트(140-146) 중 하나에 결합된 완료자 장치(152) 및/또는 다른 엔드포인트 장치는 동기 이벤트 데이터를 처리할 수 있고, 다른 엔드포인트 장치는 발송 기록 데이터의 다른 부분을 처리할 수 있다.
또 다른 실시예에서, 각 엔드포인트 장치에 의한 요청에 응답하여 가상 PCI 익스프레스 버스(130) 상에서의 전송에 적합한 패킷을 생성하기 위해 어댑터가 사용된다. 각 어댑터는 예를 들어 발송 기록을 생성하는 PCI 익스프레스 엔드포인트 장치와 연계하여 또는 PCI 익스프레스 스위치(110)에서 구현될 수 있다. 각 어댑터는 태그 필드 내에 동기 이벤트 신호를 제공하는데 사용되는 입력 및 대응 출력(예를 들어, 단일 비트 또는 약 8비트까지의 확장 비트)을 갖는다.
일 실시예에서, 어댑터는 후속하는 바와 같이 동기 이벤트 신호를 제공하는 입력 및 출력 신호와 사용된다. 입력 신호는 어댑터와의 입력 인터페이스(예를 들어, 동적 종단 로직(DTL) 타겟 인터페이스)에서 어드레스를 통해 샘플링된다. 이 입력 신호(예를 들어, 하나 이상의 비트)는 메모리 기록 커맨드를 위해 헤드 내의 태그 필드의 최상위 비트를 구동한다. 입력 신호에 대응하는 출력 신호(예를 들어, 하나 이상의 비트)에는 인터페이스(예를 들어, DTL 개시자 인터페이스)에서의 어드레스가 제공된다. 메모리 기록에 대한 태그 필드의 최상위 비트(바이트 6의 비트 7)는 메모리 어드레스 아웃 타이밍과 일치하는 타이밍으로 모든 메모리 기록 커맨드의 헤더로부터 이 출력 신호를 구동한다. 이 출력 신호는 모든 싸이클(즉, 동기 이벤트 시그널링이 수행되지 않는 싸이클)에 대해 0이고 어드레스 아웃이 유효한 경우에만 유효하다.
몇몇 실시예에서, 동기화 시그널링은 비-사용자 PCI 익스프레스 구성요소 및/또는 시스템에 접속되는 경우 디스에이블링된다. 예를 들어, 엔드포인트 장치(150 및 152)가 상이한 유형을 가지며, 엔드포인트 장치(152)가 비-사용자 PCI 익스프레스 구성요소 및/또는 시스템으로 구현되는 경우, 엔드포인트 장치(150)로부터의 시그널링은 디스에이블링된다. 이러한 디스에이블링은 예를 들어 스위치 또는 게이트 유형 방식을 사용하여 구현될 수 있다. 또한, 이러한 방식은 엔드포인트 장치의 호환가능 제조자와의 동기 이벤트 시그널링의 선택적 사용과 연계하여 상술한 바와 같이 구현될 수 있다.
도 1과 연계하여 위에서 기술한 방식 및 그 밖의 방식은 다양한 애플리케이 션 및 다양한 방식으로 구현될 수 있다. 예를 들어, 또 다른 실시예에서, PCI 익스프레스 장치에서 발송 기록 데이터의 태그 필드는, 완료를 필요하는 각각의 미해결 트랜잭션(응답을 필요로 하는 비 발송 동작)이 고유 태그를 갖도록 구현 및 정의된다. 이들 미해결 트랜잭션은 태그 필드 내의 동기 이벤트 데이터의 통신을 위해서는 구현되지 않으며 PCI 익스프레스 유형 통신과 호환된다. 8비트 데이터 필드로 구현되는 경우, 판독 동작은 네 개의 최하위 비트(LSB)를 사용하며 네 개의 MBS는 미사용되며 따라서 "0" 값으로 구현된다. 완료 로직은 발송 기록에 대한 태그 필드를 무시하도록 구성되며, 이는 전형적으로 상술한 바와 같이 PCI 익스프레스 유형 통신에 대해 구현된다. 이와 관련하여, 태그 필드는 발송 기록 데이터(즉, 완료를 필요로 하지 않는 데이터)와의 동기 이벤트 통신용으로 구현된다.
태그 필드의 길이는 PCI 익스프레스 장치가 채용되는 특정 애플리케이션에 맞게 조정되며 이용가능한 비트에 따라 더 구현된다. 예를 들어, 5비트가 전형적으로 다수의 PCI 익스프레스 구현에서 태그 필드용으로 예약된다. 다른 구현에서, 태그 필드는 이전의 단락에서 설명한 바와 같이 (예를 들어, 확장된 태그가 인에이블링된 경우) 8 비트 이상으로 구현된다.
또 다른 실시예에서, 테네시주 나쉬빌의 페레 시스템즈로부터 입수가능한 제트스트림 PCI 익스프레스 코어가 태그 필드 동기화 방식에 사용된다. 제트스트림 코어가 구현되는 경우, 최상위 비트(MSB)는 완료를 필요로 하는 싸이클에 대해서는 사용되지 않으며, 전체 8비트 필드는 기록에 대해 모두 0으로 고정된다. 선택에 따라, 이 8비트 필드는 동기 이벤트 시그널링용으로 구현된다. 이러한 방식은 다 른 벤더 PCI 익스프레스 코더 유형에 대해 다르게 더 구현될 수 있다.
보다 특정한 예시적인 실시예에서, 태그 필드를 이용하여 동기 이벤트 시그널링을 구현한 엔드포인트 장치는 이벤트 시그널링을 선택된 장치 유형에 제한하도록 구성된다. 예를 들어, 동기 이벤트가 특정 제조자 기준을 만족시키는 장치에 의해 수신측에 알려지는 경우, 동기 이벤트 신호를 수신하는 엔드포인트 장치가 기준(예를 들어, 특정 제조자에 의해 제조됨)을 만족하도록 하기 위해 코드 또는 다른 인지 방법이 구현된다. 코드 또는 다른 인지 방법이 기준의 만족을 식별한 후 동기 이벤트 시그널링은 인에이블링될 수 있다. 예를 들어, 동기 이벤트 시그널링이 공통 제조자를 갖는 두 개의 PCI 익스프레스 엔드포인트 장치에 대해 수행되는 경우, 제 1 PCI 익스프레스 엔드포인트 장치에 의한 시그널링은 다른 PCI 익스프레스 엔드포인트 장치가 동일한 제조자에 의해 제조되었다는 것을 판정한 후에 인에이블링된다.
신호 내의 태그(예를 들어, 단일 비트 또는 다중 비트)는 예를 들어 태그 신호를 통신 헤더에 위치시키는 어댑터를 사용하여 태그 필드에 부가된다. 신호 내의 이 태그는 '동기화 이벤트'가 참인 경우, 예를 들어 마지막 기록 또는 수직 동기 펄스가 참이되, 타이밍은 선택에 따라 임의의 어드레스 라인에 실질적으로 동일하게 구현되는 경우 설정된다. 동기화 이벤트가 구현된 경우, 태그 아웃 신호(예를 들어, 단일 비트 또는 다중 비트)가 어댑터에 의해 수행되는 부가적인 통신으로부터 동기화 이벤트 정보를 제거하기 위해 통신의 태그 필드에 부가된다. 이 태그 아웃은 상술한 태그 인 신호의 구현과 유사하게 구현될 수 있다. 예를 들어, 어댑 터는 헤더로부터의 어드레스 비트의 추출과 유사한 방식으로 헤더의 태그 필드로부터 비트(들)를 취하는데 사용될 수 있으며, 따라서 어드레스 아웃 타이밍과 동일한 타이밍을 갖는 새로운 신호(들)를 제공할 수 있다.
도 2는 본 발명의 또 다른 실시예에 다른 동기 이벤트 시그널링에 대한 흐름도이다. 블록(210)에서, PCI 익스프레스 통신 링크에 발송하기 위해 제 1 PCI 익스프레스 엔드포인트 장치에서 기록 데이터가 생성된다. 블록(220)에서 동기 이벤트가 활성이면, 기록 데이터의 태그 필드 헤더는 블록(230)에서 동기 이벤트의 활성 상태를 나타내도록 설정된다. 블록(240)에서, 기록 데이터는 동기 이벤트 신호(예를 들어, "참" 비트와 같은, 동기 이벤트를 나타내는 데이터)와 함께 발송된다. 동기 이벤트가 블록(220)에서 비활성이면, 기록 데이터는 대신 블록(225)에서 동기 이벤트 신호없이 발송된다.
발송 기록 데이터는 블록(250)에서 액세스된다(예를 들어, 또 다른 PCI 익스프레스 엔드포인트 장치에서 수신된다). 발송된 기록 데이터가 블록(260)에서 동기 이벤트 신호를 갖는 경우, 그것은 블록(260)에서 동기 이벤트 신호에 따라 처리된다. 발송된 기록 데이터가 블록(260)에서 동기 이벤트 신호를 갖지 않는 경우, 그것은 블록(280)에서 (동기화 없이) 처리된다. 일부 예에서, 동기 이벤트 신호는 예를 들어 특정 동기 이벤트가 반드시 다른 발송 기록 데이터의 의도한 수신자일 필요는 없는 PCI 익스프레스 엔드포인트 장치에 적용가능한 경우 기록 데이터의 처리없이 처리된다.
본 명세서에서 기술한 방법은 다양한 PCI 익스프레스 유형 장치 및 방식으로 구현될 수 있다. 몇몇 실시예에서, 이러한 방식은 완료(발송된 요청)를 필요로 하지 않는 요청과 관련하여, 태그 필드 내의 값은 정의되지 않고 임의의 값을 포함할 수 있는 PCI 익스프레스 유형 프로토콜과 호환성이 있다(위에서 참조한 PCI 익스프레스 기본 사양 개정 1.0a를 참조). 이러한 방식은, 발송된 요청에 대해 태그 필드 내의 값이 이 요청의 수신측 프로세싱에 영향을 주어서는 안되고, 따라서 0이 아닌 태그 비트는 합법적임을 나타내는 PCI 익스프레스 프로토콜과 더 호환가능하다. 또한, 이러한 방식은 태그 필드가 요청에 수신측 프로세싱에 대해 영향을 주지 않도록 구현될 수 있다.
위에서 설명한 도면에 도시한 다양한 실시예는 단지 예로서 제공되었으며 본 발명을 제한하는 것으로 해석되어서는 안된다. 상술한 내용 및 예시를 기반으로, 당업자라면 본 명세서에서 예시하고 기술한 예시적인 실시예 및 애플리케이션에 이어 본 발명에 대해 다양한 수정 및 변형이 엄격하지는 않게 이루어질 수 있다는 것을 쉽게 이해할 것이다. 예를 들어, 동기 이벤트 유형 데이터 이외의 데이터가 유사한 방식을 전달하는데 가능하다. 또한, 상술한 실시예 및 구현 중 하나 이상은 다양한 PCI 익스프레스 장치 및 칩 및 인쇄 회로 보드(PCB)를 포함한 다른 방식으로 구현될 수 있다. 상술한 실시예 및 구현은 또한 다양한 회로, 장치, 시스템 및 저장, 디스플레이, 네트워킹 및 이동 통신과 연계하여 사용되는 것을 포함하는 접근방식에 집적될 수 있다. 또한, PCI 및 PCI 익스프레스 유형 애플리케이션과 관련하여 기술한 다양한 실시예는 반드시 PCI 또는 PCI 익스프레스에 적용될 필요는 없는 다양한 장치 및 통신 방식을 사용하여 구현될 수 있다. 이들 방식은 본 발명 의 다양한 실시예와 연계하여 구현된다. 이러한 수정 및 변형은 후속하는 청구항에 기재된 본 발명의 참된 사상 및 범주를 벗어나지 않는다.

Claims (20)

  1. PCI 익스프레스 장치에 있어서,
    PCI 익스프레스 통신 링크(110)와,
    상기 PCI 익스프레스 통신 링크와 통신가능하게 연결되며, 선택된 정보를, 상기 PCI 익스프레스 통신 링크를 통해 전달된 발송 데이터(posted data)의 태그 필드를 사용하여 상기 PCI 익스프레스 통신 링크에 통신가능하게 연결된 또 다른 PCI 익스프레스 엔드포인트 장치(152)에 통신하는 PCI 익스프레스 엔드포인트 장치(150)를 포함하는
    PCI 익스프레스 장치.
  2. 제 1 항에 있어서,
    상기 PCI 익스프레스 통신 링크는 비동기 이벤트 정보를 포함하는 선택된 정보를, 상기 PCI 익스프레스 통신 링크를 통해 전달된 발송 기록 데이터의 태그 필드를 사용하여 상기 PCI 익스프레스 통신 링크에 통신가능하게 연결된 또 다른 PCI 익스프레스 엔드포인트 장치에 통신하는
    PCI 익스프레스 장치.
  3. 제 2 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 상기 발송 기록 데이터의 태그 필드만을 사용하여 상기 선택된 정보를 통신하도록 더 구성되는 PCI 익스프레스 장치.
  4. 제 2 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 상기 PCI 익스프레스 통신 링크를 통해 전달된 데이터에 상기 선택된 정보를 포함하지 않는 고유 태그를 할당하도록 더 구성되는 PCI 익스프레스 장치.
  5. 제 4 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 상기 PCI 익스프레스 통신 링크를 통해 전달된 데이터에, 다른 PCI 익스프레스 엔드포인트 장치로부터 응답을 필요로 하는 상기 고유 태그를 할당하도록 더 구성되는 PCI 익스프레스 장치.
  6. 제 1 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 다른 PCI 익스프레스 엔드포인트 장 치로부터 응답을 필요로 하지 않는 상기 발송 데이터의 태그 필드만을 사용하여 정보를 통신하도록 더 구성되는 PCI 익스프레스 장치.
  7. 제 1 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 상기 PCI 익스프레스 통신 링크를 통해 전달된 발송 데이터 패킷의 태그 필드를 사용하여 상기 정보를 통신하도록 구성 및 정렬되는 PCI 익스프레스 장치.
  8. 제 1 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 발송 데이터 패킷의 헤더의 태그 필드를 사용하여 상기 선택된 정보를 통신하도록 구성 및 정렬되는 PCI 익스프레스 장치.
  9. 제 1 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 동기 이벤트 정보를 포함하는 선택된 정보를, 상기 PCI 익스프레스 통신 링크를 통해 전달된 발송 데이터의 태그 필드를 사용하여 다른 PCI 익스프레스 엔드포인트 장치로 통신하도록 구성 및 정렬되 는 PCI 익스프레스 장치.
  10. 제 9 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 동기 이벤트가 참(true)임을 나타내는 논리적 "참" 신호를 통신하는데 상기 태그 필드를 사용하도록 구성되는 PCI 익스프레스 장치.
  11. 제 1 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 다른 PCI 익스프레스 엔드포인트 장치의 특성을 검출하고 상기 검출된 특성의 함수로서 상기 태그 필드를 사용하여 상기 선택된 정보를 통신하도록 구성된 PCI 익스프레스 장치.
  12. 제 11 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 다른 PCI 익스프레스 엔드포인트 장치의 제조자 특성을 검출하고 상기 검출된 특성의 함수로서 상기 태그 필드를 사용하여 상기 선택된 정보를 통신하도록 구성된 PCI 익스프레스 장치.
  13. 제 1 항에 있어서,
    상기 PCI 익스프레스 엔드포인트 장치는 PCI-익스프레스 호환 방식으로 상기 태그 필드를 사용하여 상기 선택된 정보를 통신하도록 구성된 PCI 익스프레스 장치.
  14. 제 1 항에 있어서,
    상기 선택된 정보를 상기 PCI 익스프레스 통신 링크에 발송하기 위해 상기 PCI 익스프레스 엔드포인트 장치로부터 요청을 수신하고, 상기 요청에 응답하여 상기 선택된 정보를 다른 PCI 익스프레스 엔드포인트 장치로 통신하기 위한 정보를 구비한 태그 필드를 포함하는 데이터 패킷을 생성하도록 구성 및 정렬된 어댑터를 더 포함하는 PCI 익스프레스 장치.
  15. PCI 익스프레스 통신 링크와,
    상기 PCI 익스프레스 통신 링크에 통신가능하게 연결된 적어도 두 개의 PCI 익스프레스 엔드포인트 장치를 포함하되,
    상기 적어도 두 개의 PCI 익스프레스 엔드포인트 장치 중 제 1 장치는 상기 PCI 익스프레스 통신 링크에 발송된 기록 데이터의 태그 필드에 동기 이벤트 정보 를 포함하도록 구성되며, 상기 발송 기록 데이터는 또 다른 PCI 익스프레스 엔드포인트 장치로부터 완료 응답을 필요로 하지 않으며, 상기 적어도 두 개의 PCI 익스프레스 엔드포인트 장치 중 제 2 장치는 상기 태그 필드에 상기 동기 이벤트 정보를 수신 및 처리하도록 구성되는
    PCI 익스프레스 시스템.
  16. 제 15 항에 있어서,
    상기 PCI 익스프레스 통신 링크는 PCI 익스프레스 스위치를 포함하는 PCI 익스프레스 시스템.
  17. 제 16 항에 있어서,
    상기 PCI 익스프레스 스위치는 가상 PCI 익스프레스 버스와, 상기 PCI 익스프레스 버스에 통신가능하게 연결된 스위치의 업스트림 포트와, 상기 PCI 익스프레스 버스에 통신가능하게 연결된 스위치의 다수의 다운스트림 포트를 포함하되,
    스위치의 상기 다운스트림 포트의 제 1 포트는 상기 제 1 PCI 익스프레스 엔드포인트 장치에 연결되고 스위치의 상기 다운스트림 포트의 제 2 포트는 상기 제 2 PCI 익스프레스 엔드포인트 장치에 연결되는
    PCI 익스프레스 시스템.
  18. PCI 익스프레스 통신 링크에 통신가능하게 연결된 PCI 익스프레스 엔드포인트 장치를 포함하는 PCI 익스프레스 장치에서 정보를 통신하는 방법에 있어서,
    상기 PCI 익스프레스 통신 링크를 통해 전달된 발송 데이터의 태그 필드를 사용하여 상기 PCI 익스프레스 통신 링크에 통신가능하게 연결된 또 다른 PCI 익스프레스 엔드포인트 장치에 선택된 정보를 통신하는 단계를 포함하는
    정보 통신 방법.
  19. 제 18 항에 있어서,
    상기 PCI 익스프레스 통신 링크를 통해 전달된 데이터의 태그 필드를 사용하여 상기 PCI 익스프레스 통신 링크에 통신가능하게 연결된 또 다른 PCI 익스프레스 엔드포인트 장치에 선택된 정보를 통신하는 단계는 완료 응답을 필요로 하지 않는 발송 기록 데이터의 태그 필드를 사용하여 선택된 정보를 통신하는 단계를 포함하는 정보 통신 방법.
  20. 제 19 항에 있어서,
    또 다른 PCI 익스프레스 엔드포인트 장치로 선택된 정보를 통신하는 단계는 상기 발송 기록 데이터의 태그 필드를 사용하여 동기화 이벤트 데이터를 다른 PCI 익스프레스 엔드포인트 장치에 통신하는 단계를 포함하는 정보 통신 방법.
KR1020067019311A 2004-03-19 2005-03-19 Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법 KR20060130664A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55450404P 2004-03-19 2004-03-19
US60/554,504 2004-03-19

Publications (1)

Publication Number Publication Date
KR20060130664A true KR20060130664A (ko) 2006-12-19

Family

ID=34962013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019311A KR20060130664A (ko) 2004-03-19 2005-03-19 Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법

Country Status (5)

Country Link
EP (1) EP1728170A2 (ko)
JP (1) JP2007529815A (ko)
KR (1) KR20060130664A (ko)
CN (1) CN1934558A (ko)
WO (1) WO2005091156A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057548B2 (ja) * 2006-05-02 2012-10-24 株式会社リコー 画像データ転送装置及び画像データ転送方法
US7702827B2 (en) 2007-06-29 2010-04-20 International Business Machines Corporation System and method for a credit based flow device that utilizes PCI express packets having modified headers wherein ID fields includes non-ID data
US8139575B2 (en) * 2007-06-29 2012-03-20 International Business Machines Corporation Device, system and method of modification of PCI express packet digest
JP5151567B2 (ja) * 2008-03-07 2013-02-27 日本電気株式会社 データ通信システムのデットロック回避方法及びそのシステム並びにその制御プログラム
US20100306442A1 (en) * 2009-06-02 2010-12-02 International Business Machines Corporation Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network
WO2015155997A1 (ja) * 2014-04-11 2015-10-15 日本電気株式会社 設定装置、制御装置、設定方法及びネットワークスイッチ
EP3771889A1 (de) * 2019-07-31 2021-02-03 Siemens Aktiengesellschaft Messvorrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751723A (en) * 1996-07-01 1998-05-12 Motorola, Inc. Method and system for overhead bandwidth recovery in a packetized network
US7120722B2 (en) * 2002-05-14 2006-10-10 Intel Corporation Using information provided through tag space

Also Published As

Publication number Publication date
JP2007529815A (ja) 2007-10-25
EP1728170A2 (en) 2006-12-06
WO2005091156A3 (en) 2006-03-02
CN1934558A (zh) 2007-03-21
WO2005091156A2 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
KR100572165B1 (ko) 유니버셜 직렬 버스 디바이스 컨트롤러
US5905885A (en) Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US7328300B2 (en) Method and system for keeping two independent busses coherent
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US6754209B1 (en) Method and apparatus for transmitting and receiving network protocol compliant signal packets over a platform bus
US5925120A (en) Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus
US8244950B2 (en) Buffering non-posted read commands and responses
US6434633B1 (en) Method and apparatus for facilitating AC-link communications between a controller and a slow peripheral of a codec
US7016994B2 (en) Retry mechanism for blocking interfaces
JP2008545319A (ja) Ｒｓ−２３２／ｉ２ｃ変換ｉｃとホスト間の通信用ソフトウェア層
US5978865A (en) System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted
KR20060130664A (ko) Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법
US5794014A (en) Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US5461701A (en) System and method for peripheral data transfer
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
KR20210075878A (ko) I2c와의 하위 호환성을 촉진하는 i3c 허브
US5896549A (en) System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register
EP1275048B1 (en) Extended cardbus/pc card controller with split-bridge technology
US20120324078A1 (en) Apparatus and method for sharing i/o device
KR20030048415A (ko) 능률화된 ａｔａ 장치 초기화 방법 및 장치
JPH1055331A (ja) プログラム可能な読み出し／書き込みアクセス信号とその方法
US6240480B1 (en) Bus bridge that provides selection of optimum timing speed for transactions
US6230216B1 (en) Method for eliminating dual address cycles in a peripheral component interconnect environment
CN108228520B (zh) 一种面向bmc的i2c控制器的快速传输方法
US20130326097A1 (en) Semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid