JPH08101751A - Ｐｃカード及びｐｃカードシステム - Google Patents

Ｐｃカード及びｐｃカードシステム

Info

Publication number
JPH08101751A
JPH08101751A JP6237858A JP23785894A JPH08101751A JP H08101751 A JPH08101751 A JP H08101751A JP 6237858 A JP6237858 A JP 6237858A JP 23785894 A JP23785894 A JP 23785894A JP H08101751 A JPH08101751 A JP H08101751A
Authority
JP
Japan
Prior art keywords
card
host system
memory
cpu
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6237858A
Other languages
English (en)
Inventor
Takayuki Shinohara
隆幸 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6237858A priority Critical patent/JPH08101751A/ja
Priority to US08/535,639 priority patent/US5687346A/en
Publication of JPH08101751A publication Critical patent/JPH08101751A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 ホストシステムとＰＣカードとの間のＩ／Ｏ
アクセスの処理速度を、ＰＣカード内部のＣＰＵの処理
速度に依存させることなく、ホストシステム側から見た
Ｉ／Ｏ動作を高速に完了させ、システム全体の処理速度
を向上させる。 【構成】 ホストシステム１００と接続するためのイン
ターフェース手段２〜５とＣＰＵ１２との間に接続さ
れ、インターフェース手段２〜５を介してホストシステ
ム１００との間で入出力されるデータを一度にすべて格
納するとともに、ＣＰＵ１２によりそのデータを順次ア
クセスされるデュアルポートＲＡＭ１０が設けられてい
る。 【効果】 ホストシステムは、デュアルポートＲＡＭに
データを入力した後は、ＣＰＵ１２の処理完了を待たず
に、他の処理へ移行できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＣＰＵを内蔵したＰ
Ｃカードに関するものである。
【０００２】
【従来の技術】パソコンをはじめとする電子機器の外部
記憶媒体（外部メモリ）及びＩ／Ｏ機能を実現するため
のカード状のデバイスとして、ＰＣカード（メモリカー
ドとＩ／Ｏカードを含めた名称）の普及が進んでいる。
ＰＣカード１は、通常、図５に示すように、パソコン等
のホストシステム１００に設けられているＰＣカード用
スロット１０２内に挿入され、コネクタ１ａを介して、
ホストシステム１００内の内部機構（図示せず）に電気
的に接続されて用いられる。ＰＣカード１の仕様は、日
本ではＪＥＩＤＡ（日本電子工業振興協会）、米国では
ＰＣＭＣＩＡ（Persoral Computer Memory Card Intern
ational Asociation）が中心となって、近年、その標準
化作業が進められている（ＪＥＩＤＡ：ＰＣカードガイ
ドラインVer．4.2，ＰＣＭＣＩＡ：PC CARD Standard R
el 2.1）。
【０００３】図６は、これら標準仕様に基づいたＩ／Ｏ
機能を実現するための従来のＰＣカード１の構造を示し
たブロック図である。図のように、ＰＣカード１の上述
したコネクタ１ａには、６８ピンのソケットコンタクト
（図示せず）が設けられており、それらは、ホストシス
テム１００からアドレスデータが入力されるアドレスバ
ス２、制御信号が入力されるコントロールバス３、ホス
トシステム１００とデータのやりとりを行なうデータバ
ス４等として用いられる。また、ＰＣカード１内には、
標準化されたＰＣカードインターフェースを実現するた
めのＰＣカードインターフェース回路５が内蔵されてい
る。ＰＣカードインターフェース回路５は、アトリビュ
ートメモリ６、カードコンフィギュレーションレジスタ
７、及び、アドレスデコーダ８から構成されている。こ
こで、アトリビュートメモリ６は、ＰＣカード１の設定
可能な種々の機能（メモリ機能、Ｉ／Ｏ機能等）等の属
性情報をテーブルの中に格納しているメモリである。ま
た、カ−ドコンフィギュレーションレジスタ７は、後述
するＩ／Ｏレジスタ９の初期設定を行うためのレジスタ
である。ここで、コネクタ１ａとＰＣカードインターフ
ェース回路５とは、ホストシステムの制御により、ＰＣ
カード１のコンフィギュレーションを行うとともにホス
トシステム１００との間でデータの入出力を行うための
インターフェース手段を構成している。
【０００４】Ｉ／Ｏレジスタ９は、ＰＣカードインター
フェース回路５とデータバス４とに接続されており、さ
らに、ＰＣカード１内に図のように設けられているカー
ド内部バス１１に接続されている。カード内部バス１１
には、Ｉ／Ｏ機能を制御するＣＰＵ１２と、その命令コ
ード（動作プログラム）を格納したＲＯＭ１３と、デー
タを格納するためのＲＡＭ１４と、通信機器等の外部機
器（図示せず）と通信を行うＩ／Ｏポート１５とが接続
されている。Ｉ／Ｏポート１５は、コネクタ１ａの反対
側に設けられているバックコネクタ１６を介して、上述
の外部機器に設けられた外部通信回線１０４に接続され
て通信を行う。
【０００５】次に動作について説明する。以上のように
構成された従来のＰＣカードにおいては、標準仕様に定
められた手順に基づいて一般にコンフィギュレーション
と呼ばれる初期設定動作が行われる。以下、具体的にＰ
Ｃカード１をＩ／Ｏ機能が実行可能なようにコンフィギ
ュレーションする場合について説明する。まずはじめ
に、ホストシステム１００が、ＰＣカード１に対し、ア
ドレスバス２、コントロールバス３、及び、データバス
４を介して、アトリビュートメモリ６にアクセスし、Ｐ
Ｃカード１の属性情報を読み出す。そして、その属性情
報の内容に基づき、ＰＣカード１において実行したい機
能、すなわち、ここではＩ／Ｏ機能を選択し、コンフィ
ギュレーションレジスタ７を用いてアドレスデコーダ８
を介し、Ｉ／Ｏレジスタ９の初期設定を行い、それによ
って、ホストシステム１００がＩ／Ｏレジスタ９を介し
て内部バス１１に接続され、ＰＣカード１がＩ／Ｏカー
ドとして機能するようにコンフィギュレーションされ
る。
【０００６】一度コンフィギュレーションされると、Ｐ
Ｃカード１は、ホストシステム１００が指定したＩ／Ｏ
レジスタ９のアドレスに対するＩ／Ｏアクセス（入出力
動作）にのみ応答する。具体的には、アドレスバス２に
より指定されるＩ／Ｏレジスタ９の各アドレスに対して
ホストシステム１００がパラメータの設定、及び、コマ
ンドの入力等を行うと、ＣＰＵ１２がその処理を開始す
る。ＣＰＵ１２の処理が完了するまでの間、ＰＣカード
１はステータスレジスタ（図示せず）を用いて、ホスト
システム１００に対してビジィ（Ｂｕｓｙ）状態である
ことを示す。ステータスレジスタは例えばＩ／Ｏレジス
タ９内に設けるようにすればよい。ＣＰＵ１２は処理が
完了するとホストシステム１００に対して割り込み信号
を発生し、次の処理を要求する。例を挙げて説明すれ
ば、例えば、Ｉ／Ｏレジスタ９に入力されたコマンドが
データを必要とするものであれば、まず、ＣＰＵ１２は
ビジィ状態であることを示しながらそのコマンドを処理
し、データが必要なことを判断して、ホストシステム１
００に割り込み信号を発生して、ホストシステム１００
にデータを要求する。このとき、ホストシステム１００
のホストＣＰＵ（図示せず）は、コマンドを出力した
後、ＣＰＵ１２がそのコマンドを処理してデータを要求
するまでの間、そのデータの出力を待たなければならな
かった。
【０００７】
【発明が解決しようとする課題】従来のＰＣカードは、
以上のように、Ｉ／Ｏアクセスの処理速度は、ＰＣカー
ド１内部のＣＰＵ１２の処理速度に依存し、ＣＰＵ１２
の処理が完了するまでの間、ホストシステム１００のホ
ストＣＰＵ（図示せず）は待たされるという問題があっ
た。
【０００８】また、従来のＰＣカードにおいては、ＰＣ
カード１内部のソフトウエアのバージョンアップが必要
な場合においても、ＰＣカード１内部のソフトウエア、
すなわち、ＣＰＵ１２の命令コード（動作プログラム）
が格納されているＲＯＭ１３の内容は製造工程の段階で
のみ書き込みが可能であり、出荷後に内容の書き換えを
行うことは不可能であったため、ソフトウエアのバージ
ョンをアップさせるためには、ＰＣカード自体を新しい
ものに交換するか、ＰＣカード１を解体して内部のＲＯ
Ｍ１３を交換するしかなく、容易にソフトウエアのバー
ジョンアップをさせることが出来ないという問題があっ
た。
【０００９】この発明は、かかる問題点を解決するため
になされたものであり、ホストシステムとＰＣカードと
の間のＩ／Ｏアクセスの処理速度を、ＰＣカード内部の
ＣＰＵの処理速度に依存させることなく、Ｉ／Ｏ動作に
必要なすべての情報を一度にＰＣカードに入力すること
を可能とし、それにより、ホストシステム側から見たＩ
／Ｏ動作を高速に完了させることを可能として、システ
ム全体の処理速度を向上させたＰＣカード及びＰＣカー
ドシステムを得ることを目的とする。さらに、上述の目
的を実現させるとともに、ＰＣカードを解体させること
なく、ＰＣカード内部のソフトウエアのバージョンアッ
プを容易に行うことができるＰＣカード及びＰＣカード
システムを得ることをも目的とする。
【００１０】
【課題を解決するための手段】請求項１及び７の発明
は、ＣＰＵと、ＣＰＵの動作プログラムを格納している
メモリと、ホストシステムに接続され、ホストシステム
の制御により、コンフィギュレーションを行うとともに
ホストシステムとの間でデータの入出力を行うためのイ
ンターフェース手段と、ＣＰＵとインターフェース手段
との間に接続され、ホストシステムとの間でインターフ
ェース手段を介して入出力されるデータを一度にすべて
格納するとともに、ＣＰＵによりそのデータが順次アク
セスされるデュアルポートＲＡＭとを備えたＰＣカード
及びＰＣカードシステムである。
【００１１】請求項２及び８の発明は、メモリを書き換
え可能な不揮発性メモリから構成するとともに、メモリ
とインターフェース手段との間に接続され、ホストシス
テムの制御により動作プログラムの書き換えを行う専用
書換手段を備えたＰＣカード及びＰＣカードシステムで
ある。
【００１２】請求項３及び９の発明は、専用書換手段と
メモリとの間に接続され、専用書換手段とメモリとの接
続／遮断を切り替えるための切替手段を備えている。
【００１３】請求項４及び１０の発明は、ホストシステ
ムの制御によって、切替制御信号を切替手段に出力する
切替制御信号出力手段を備えている。
【００１４】請求項５及び１１の発明は、外部から信号
が入力される入力手段を有し、入力手段に入力された信
号により切替手段に切替制御信号を出力する切替制御信
号出力手段を備えている。
【００１５】請求項６及び１２の発明は、ＰＣカードが
バックコネクタを備え、入力手段をバックコネクタに設
けている。
【００１６】
【作用】上記のように構成された請求項１及び７の発明
においては、ホストシステムが、１回のＩ／Ｏ動作に必
要なすべての情報をデュアルポートＲＡＭに一度に入力
すると、Ｉ／Ｏ動作の処理はＰＣカードのＣＰＵに移行
される。ＰＣカードのＣＰＵは、情報が入力されたデュ
アルポートＲＡＭを順次アクセスして、Ｉ／Ｏ動作に必
要な情報を読み取りながら処理を進める。この時、ホス
トシステムは、１回のＩ／Ｏ動作に必要な情報をすべて
デュアルポートＲＡＭへ入力してあるので、ＰＣカード
のＣＰＵの処理完了を待たずに、他の処理への移行が可
能となる。
【００１７】請求項２及び８の発明においては、ＰＣカ
ードのＣＰＵの動作プログラムを格納しているメモリを
電気的に書き換えが可能な不揮発性メモリで構成したの
で、出荷後にＣＰＵの動作プログラムのバージョンアッ
プの必要が生じた場合にも、ＰＣカードを解体すること
なくホストシステムの制御により専用書換手段を用いて
動作プログラムの書き換えを行う。
【００１８】請求項３及び９の発明においては、切替手
段により専用書換手段とメモリとの間の接続／遮断を切
り替えることにより、ホストシステムによるメモリ内の
動作プログラムの書き換えの許可／禁止を制御する。
【００１９】請求項４及び１０の発明においては、ホス
トシステムの制御によって切替制御信号出力手段が切替
手段に切替制御信号を出力し、それにより、切替手段が
接続／遮断を切り替える。
【００２０】請求項５及び１１の発明においては、切替
制御信号出力手段に設けられた入力手段に外部から信号
を入力し、それにより、切替手段に切替制御信号が出力
され、切替手段が接続／遮断を切り替える。
【００２１】請求項６及び１２の発明においては、ＰＣ
カードに、外部通信機器と接続するためのバックコネク
タを設けておき、切替制御信号出力手段へ外部から信号
を入力するための入力手段をそのバックコネクタの空き
ピンにより構成したので、バックコネクタの通常は空き
になっているピンを空きにしないような特殊な治具を用
いて信号が入力される。
【００２２】
【実施例】
実施例１．以下、この発明の一実施例を図について説明
する。図１は、本発明に係るＰＣカードのブロック図を
示す。この実施例においては、図のように、アドレスバ
ス２、コントロールバス３及びデータバス４等から構成
されているホストＣＰＵバス２０からと、内部バス１１
からとのいずれからもアクセス可能なデュアルポートＲ
ＡＭ１０が設けられている。ここで、ホストＣＰＵバス
２０は、従来例で示したコネクタ１ａに設けられている
６８ピンのソケットコンタクト（図示せず）に接続され
て、ホストシステム１００のホストＣＰＵ（図示せず）
とＰＣカード２１とを接続しているバスである。ここ
で、この実施例においても、従来例（図４）と同様に、
コネクタ１ａとＰＣカードインターフェース回路５と
は、ホストシステムの制御により、ＰＣカード１のコン
フィギュレーションを行うとともにホストシステム１０
０との間でデータの入出力を行うためのインターフェー
ス手段を構成している。その他の構成要素は従来例（図
４）と同じにつき、説明を省略する。
【００２３】従来例と同様に、この実施例においても、
ＰＣカード２１は、Ｉ／Ｏカードにコンフィギュレーシ
ョンされると、Ｉ／Ｏレジスタ９を介したＩ／Ｏアクセ
スが可能となる。しかし、上述したように、Ｉ／Ｏレジ
スタ９を介したＩ／Ｏアクセスの処理速度はＣＰＵ１２
の処理速度に律則され、ＣＰＵ１２の処理の間、ホスト
システム１００のホストＣＰＵ（図示せず）は待たされ
るという問題があるため、この実施例においては、アド
レスバス２等のホストＣＰＵバス２０と内部バス１１と
の間に、ホストシステム１００のホストＣＰＵ（図示せ
ず）とＰＣカード２１のＣＰＵ１２との両方からアクセ
ス可能なデュアルポートＲＡＭ１０を設け、ホストシス
テム１００が要求するＩ／Ｏ機能に必要なすべてのパラ
メータの設定、コマンド入力及びデータ入力を、従来の
ようにＣＰＵ１２の処理速度に依存することなく、高速
な書き込みサイクルで一度に入力可能とした。
【００２４】動作について説明する。まず始めに、ＰＣ
カードインターフェース回路５によりデュアルポートＲ
ＡＭ１０を用いたＩ／Ｏ動作を行うようにコンフィギュ
レーションする。１回のＩ／Ｏ動作に必要なパラメータ
の設定、コマンド入力及びデータ入力等のすべての情報
が、ホストシステム１００のホストＣＰＵ（図示せず）
より、デュアルポートＲＡＭ１０に入力されると、Ｉ／
Ｏ動作の処理はＣＰＵ１２に移行される。ＣＰＵ１２は
ＲＯＭ１３の命令コードに従い、デュアルポートＲＡＭ
１０を順次アクセスして、Ｉ／Ｏ動作に必要な情報を読
み取りながら処理を進める。ＣＰＵ１２の処理の間、Ｐ
Ｃカード２１はビジィ状態となるが、ホストＣＰＵは１
回のＩ／Ｏ動作に必要な情報を全て入力済みであるた
め、ＣＰＵ１２の処理完了を待たずに、他の処理を行う
ことが可能となる。
【００２５】以上のように、本発明によれば、ホストシ
ステム１００のホストＣＰＵとＰＣカード２１のＣＰＵ
１２との間にデュアルポートＲＡＭ１０を設けたことに
より、ＰＣカード２１のＣＰＵ１２の処理完了を待たず
に、ホストＣＰＵ側からみた１回のＩ／Ｏ動作を高速に
完了させ、ホストＣＰＵの他の処理への移行が可能とな
るので、ホストシステム１００及びＰＣカード２１から
構成されたシステム全体としての処理速度が向上され
る。
【００２６】尚、図１においては、従来のＩ／Ｏレジス
タ９及び本発明に係るデュアルポートＲＡＭ１０が併記
されているが、これは必ずしもＩ／Ｏレジスタ９を設け
る必要はなく、また、図１のように設けておいて、Ｉ／
Ｏレジスタ９とデュアルポートＲＡＭ１０とのいずれを
用いてＩ／Ｏ動作を行なうかを、ＰＣカード２１のコン
フィギュレーション時に選択可能とするようしておけ
ば、Ｉ／Ｏレジスタ９を用いる場合のコンフィギュレー
ションしか出来ない従来のホストシステムにおいても、
本発明のＰＣカード２１の使用が可能となり、ＰＣカー
ド２１の汎用性を高めることができる。
【００２７】実施例２．図２は本発明の実施例２の構造
を示したブロック図であり、図３はそれの部分拡大図で
ある。この実施例は、図１のＲＯＭ１３の代わりに、電
気的に読み出し、書き込み及び消去が可能な、例えば、
フラッシュメモリもしくはＥＥＰＲＯＭ等から構成され
た不揮発性メモリ１３Ａを設け、ホストシステム１００
からアクセスしてメモリ１３Ａの内容の書き換えを可能
にしたものである。また、図３に示すように、メモリ１
３Ａには、内部バス１１とホストＣＰＵバス２０とに接
続され、そのどちら側からアクセスされるかを切り替え
る切替手段であるバス切替スイッチ３１が、アドレス入
力１７、コントロール入力１８及びデータ入出力１９を
介して接続されている。ここで、この実施例において
は、ホストＣＰＵバス２０は、アドレスバス２、コント
ロールバス３及びデータバス４の外に、アドレスバス２
０ａ、コントロールバス２０ｂ、データバス２０ｃ、及
び、後述する信号線３２を含んでいる。
【００２８】この実施例においては、アドレスバス２０
ａ、コントロールバス２０ｂ、及び、データバス２０ｃ
が、コネクタ１ａとＰＣカードインターフェース回路５
とから構成されているインターフェース手段とメモリ１
３Ａとを接続し、インターフェース手段を介してホスト
システムによりメモリ１３Ａの内容の書き換えを行うた
めの専用書換手段を構成している。また、この実施例に
おいては、インターフェース手段とメモリ１３Ａとの接
続／遮断を切り替えるための切替手段を、内部バス１１
とホストＣＰＵバス２０とのどちらとメモリ１３Ａを接
続するかを切り替える上述のバス切替スイッチ３１によ
り構成する例を示したが、この場合に限らず、単に、ホ
ストＣＰＵバス２０とメモリ１３Ａとの接続／遮断を切
り替えるスイッチから構成してもよい。尚、その場合に
は、必要に応じて内部バス１１からのアクセスを禁止す
るための禁止手段を設けるようにすればよい。
【００２９】また、内部バス１１も同様にアドレスバス
１１ａ、コントロールバス１１ｂ及びデータバス１１ｃ
から構成されており、バス切替スイッチ３１は、図のよ
うに、複数のスイッチから構成されて、それぞれの入力
端子３１ａ、３１ｂ及び入出力端子３１ｃに対して、上
述のアドレスバス２０ａ及び１１ａ、コントロールバス
２０ｂ及び１１ｂ、データバス２０ｃ及び１１ｃがそれ
ぞれ接続され、また、出力端子３１ｄ、３１ｅ及び入出
力端子３１ｆにはアドレス入力１７、コントロール入力
１８及びデータ入出力１９がそれぞれ接続されている。
ここで、バス切替スイッチ３１は、図３においては、図
の簡略化のため、アドレスバス２０ａ及び１１ａ、コン
トロールバス２０ｂ及び１１ｂ、データバス２０ｃ及び
１１ｃに対応させた３つのスイッチから構成するように
記載されているが、実際には、必要に応じた任意の個数
のスイッチから構成するようにする。
【００３０】さらに、バス切替スイッチ３１には、その
切り替えを行うための切替制御信号をホストシステム１
００の制御により出力する切替制御信号出力手段である
信号線３２が設けられている。バス切替スイッチ３１は
信号線３２によりホストシステム１００から入力される
切替制御信号により切り替えを行う。ここで、切替制御
信号出力手段はホストシステム１００の制御以外の他の
方法により切替制御信号を出力するように構成してもよ
く、さらに、ホストシステム１００の制御により行う場
合には、ホストシステム１００から信号線３２を介して
所定の暗証コードが入力されたときに切替制御信号を出
力するようにしておけば、誤操作等により不当にメモリ
１３Ａの内容が書き換えられるのを防ぐことが出来る。
他の構造については、上述の実施例１と同じであるた
め、ここでは省略する。
【００３１】次に動作について説明する。この実施例に
おいては、通常は、図２に示すように、メモリ１３Ａの
アドレス入力１７、コントロール入力１８及びデータ入
出力１９は、通常、バス切替スイッチ３１により内部バ
ス１１側に接続されて、内部バス１１を介してアクセス
される。しかしながら、ＰＣカード２１のソフトウエア
上のバージョンアップの必要が生じた場合には、切替制
御信号出力手段である信号線３２を介してバス切替スイ
ッチ３１に切替制御信号を入力し、アドレスバス２０
ａ、コントロールバス２０ｂ及びデータバス２０ｃ側に
接続を切り替え、ホストシステム１００からメモリ１３
Ａに対して直接アクセスして、メモリ１３Ａに格納され
たＣＰＵ１２の命令コード（動作プログラム）の書き換
えを行う。
【００３２】以上のように、この実施例によれば、ＰＣ
カード２１のＣＰＵ１２のための命令コード（動作プロ
グラム）を、電気的に書き換え可能なメモリ１３Ａに格
納し、かつ、このメモリ１３Ａへの入力端子３１ａ、３
１ｂ、及び、入出力端子３１ｃをバス切替スイッチ３１
によりホストＣＰＵバス２０側へ切替可能としたことに
より、ＰＣカード２１を解体することなく、ＰＣカード
２１内部の動作プログラム格納用メモリであるメモリ１
３Ａの内容を容易に書き換えることが可能となる。
【００３３】実施例３．図４は、上述の実施例２の変形
例を示したものである。上述の実施例２においては、切
替制御信号出力手段３２を、ホストシステム１００とバ
ス切替スイッチ３１とを接続する信号線３２から構成す
るようにしたが、この実施例においては、図のように、
バックコネクタ１６とバス切替スイッチ３１とを信号線
３４を介して接続し、バックコネクタ１６の空きピン
（図示せず）を利用して、そこから、バス切替スイッチ
３１を切り替えるための切替制御信号を外部から入力す
るようにした。従って、この実施例における切替制御信
号出力手段は、バックコネクタ１６の空きピンと信号線
３４とから構成されており、また、バックコネクタ１６
の空きピンは外部から信号が入力される入力手段を構成
している。他の構造については、上述の実施例２と同じ
であるためここでは説明を省略する。
【００３４】本来、ＰＣカード２１内部のＣＰＵ１２の
ための動作プログラム格納用メモリであるメモリ１３Ａ
の内容は頻繁に書き換えられるべきものではなく、ま
た、誤書き込みによるトラブルも考えられるため、エン
ドユーザによる書き換えは行えないように設定しておく
べきである。そこで、この実施例で示したように、バッ
クコネクタ１６の空きピンを利用して信号を入力するよ
うにしておけば、メモリ１３Ａの内容の書き替えには、
例えば、通常は空きピンになっているピンを空きにしな
いような特殊コネクタ等の特殊な治具が必要となり、エ
ンドユーザによる容易な書き換えや、誤書き込みによる
トラブル等を防止することが可能となる。
【００３５】
【発明の効果】請求項１及び７の発明によれば、ホスト
システムが、１回のＩ／Ｏ動作に必要なすべての情報を
デュアルポートＲＡＭに一度に入力すると、Ｉ／Ｏ動作
の処理はＰＣカードのＣＰＵに移行され、ＰＣカードの
ＣＰＵは、情報が入力されたデュアルポートＲＡＭを順
次アクセスして、Ｉ／Ｏ動作に必要な情報を読み取りな
がら処理を進めるようにしたので、この時、ホストシス
テムは、１回のＩ／Ｏ動作に必要な情報をすべてデュア
ルポートＲＡＭへ入力してあり、ＰＣカードのＣＰＵの
処理完了を待たずに、他の処理への移行が可能となるの
で、ホストシステム側からみたＩ／Ｏ動作を高速に完了
させることが可能で、システム全体の処理速度を向上さ
せることができる。
【００３６】請求項２及び８の発明によれば、ＰＣカー
ドのＣＰＵの動作プログラムを格納しているメモリを電
気的に書き換えが可能な不揮発性メモリで構成したの
で、出荷後にＣＰＵの動作プログラムのバージョンアッ
プの必要が生じた場合にも、ＰＣカードを解体すること
なくホストシステムから専用書換手段を介してアクセス
して容易に動作プログラムの書き換えを行うことが出来
る。
【００３７】請求項３及び９の発明によれば、切替手段
により専用書換手段とメモリとの接続／遮断を切り替え
ることにより、ホストシステムによるメモリ内の動作プ
ログラムの書き換えの許可／禁止を制御するようにした
ので、切替手段により切り替えを行わなければ通常は動
作プログラムの書き換えは行えず、誤動作による動作プ
ログラムの書き換えを防止することが出来る。
【００３８】請求項４及び１０の発明によれば、ホスト
システムの制御によって切替制御信号出力手段が切替手
段に切替制御信号を出力し、それにより、切替手段が接
続／遮断を切り替えるようにしたので、例えば、ホスト
システムに所定の暗証コードが入力されたときに切り替
えを行うようにすれば不正に動作プログラムが書き換え
られることを防ぐことが出来、また逆に、そういった暗
証コード等の設定をしなければ容易に切り替えを行うこ
とができるので、ホストシステムを使用条件に合わせて
適当に設定しておくことにより、安全性や利便性を向上
させることが出来る。
【００３９】請求項５及び１１の発明においては、切替
制御信号出力手段に設けられた入力手段に外部から信号
を入力し、それにより、切替手段に切替制御信号が出力
されるようにしたので、ホストシステムの制御により切
り替えを行う場合に比べて、誤動作による書き換えの防
止を行うことが出来る。
【００４０】請求項６及び１２の発明においては、ＰＣ
カードに、外部通信機器と接続するためのバックコネク
タを設けておき、切替制御信号出力手段へ外部から信号
を入力するための入力手段をそのバックコネクタの空き
ピンにより構成したので、バックコネクタの通常は空き
になっているピンを空きにしないような特殊な治具を用
いて信号が入力されるので、エンドユーザーによる容易
な書き換えや誤書き込みによるトラブルを防止すること
が出来る。
【図面の簡単な説明】
【図１】 本発明の実施例１によるＰＣカード及びＰＣ
カードシステムの構造を示したブロック図である。
【図２】 本発明の実施例２によるＰＣカードの構造を
示した部分ブロック図である。
【図３】 図２のメモリとバス切替スイッチとを示した
部分拡大図である。
【図４】 本発明の実施例３によるＰＣカードの構造を
示したブロック図である。
【図５】 従来のホストシステム及びＰＣカードから構
成されたＰＣカードシステムを示した概略斜視図であ
る。
【図６】 従来のＰＣカード及びＰＣカードシステムの
構造を示したブロック図である。
【符号の説明】
１，２１ ＰＣカード、１ａ コネクタ、５ ＰＣカー
ドインターフェース回路、１０ デュアルポートＲＡ
Ｍ、１２ ＣＰＵ、１３ ＲＯＭ、１３Ａ メモリ、１
６ バックコネクタ、２０ ホストＣＰＵバス、３１
バス切替スイッチ、３２ 切替制御信号出力手段、１０
０ ホストシステム。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ＣＰＵと、 上記ＣＰＵの動作プログラムを格納しているメモリと、 ホストシステムに接続され、上記ホストシステムの制御
    により、コンフィギュレーションを行うとともに上記ホ
    ストシステムとの間でデータの入出力を行うためのイン
    ターフェース手段と、 上記ＣＰＵと上記インターフェース手段との間に接続さ
    れ、上記ホストシステムとの間で上記インターフェース
    手段を介してやりとりされるデータを一度にすべて格納
    するとともに、上記ＣＰＵによりそのデータが順次アク
    セスされるデュアルポートＲＡＭとを備えたことを特徴
    とするＰＣカード。
  2. 【請求項２】 上記メモリを書き換え可能な不揮発性メ
    モリから構成するとともに、上記メモリと上記インター
    フェース手段との間に接続され、上記インターフェース
    手段を介して上記ホストシステムの制御により上記メモ
    リの上記動作プログラムの書き換えを行う専用書換手段
    を備えたことを特徴とする請求項１記載のＰＣカード。
  3. 【請求項３】 上記専用書換手段と上記メモリとの間に
    接続され、上記専用書換手段と上記メモリとの接続／遮
    断を切り替えるための切替手段を備えたことを特徴とす
    る請求項２記載のＰＣカード。
  4. 【請求項４】 上記ホストシステムの制御によって、切
    替制御信号を上記切替手段に出力する切替制御信号出力
    手段を備えたことを特徴とする請求項３記載のＰＣカー
    ド。
  5. 【請求項５】 外部から信号が入力される入力手段を有
    し、上記入力手段に入力された信号により上記切替手段
    に切替制御信号を出力する切替制御信号出力手段を備え
    たことを特徴とする請求項３記載のＰＣカード。
  6. 【請求項６】 上記ＰＣカードがバックコネクタを備
    え、上記入力手段を上記バックコネクタに設けたことを
    特徴とする請求項５記載のＰＣカード。
  7. 【請求項７】 ホストシステムと、 上記ホストシステムに接続され、上記ホストシステムの
    制御により、コンフィギュレーションを行うとともに上
    記ホストシステムとの間でデータの入出力を行うための
    インターフェース手段と、ＣＰＵと、上記ＣＰＵの動作
    プログラムを格納しているメモリと、上記ＣＰＵと上記
    インターフェース手段との間に接続され、上記ホストシ
    ステムとの間で上記インターフェース手段を介してやり
    とりされるデータを一度にすべて格納するとともに、上
    記ＣＰＵによりそのデータが順次アクセスされるデュア
    ルポートＲＡＭとを有するＰＣカードとを備えたことを
    特徴とするＰＣカードシステム。
  8. 【請求項８】 上記メモリを書き換え可能な不揮発性メ
    モリから構成するとともに、上記メモリと上記インター
    フェース手段との間に接続され、上記インターフェース
    手段を介して上記ホストシステムの制御により上記メモ
    リの上記動作プログラムの書き換えを行う専用書換手段
    を備えたことを特徴とする請求項７記載のＰＣカードシ
    ステム。
  9. 【請求項９】 上記専用書換手段と上記メモリとの間に
    接続され、上記専用書換手段と上記メモリとの接続／遮
    断を切り替えるための切替手段を備えたことを特徴とす
    る請求項８記載のＰＣカードシステム。
  10. 【請求項１０】 上記ホストシステムの制御により、上
    記切替手段に切替制御信号を出力する切替制御信号出力
    手段を備えたことを特徴とする請求項９記載のＰＣカー
    ドシステム。
  11. 【請求項１１】 外部から信号が入力される入力手段を
    有し、上記入力手段に入力された信号により上記切替手
    段に切替制御信号を出力する切替制御信号出力手段を備
    えたことを特徴とする請求項９記載のＰＣカードシステ
    ム。
  12. 【請求項１２】 上記ＰＣカードがバックコネクタを備
    え、上記入力手段を上記バックコネクタに設けたことを
    特徴とする請求項１１記載のＰＣカードシステム。
JP6237858A 1994-09-30 1994-09-30 Ｐｃカード及びｐｃカードシステム Pending JPH08101751A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6237858A JPH08101751A (ja) 1994-09-30 1994-09-30 Ｐｃカード及びｐｃカードシステム
US08/535,639 US5687346A (en) 1994-09-30 1995-09-28 PC card and PC card system with dual port ram and switchable rewritable ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6237858A JPH08101751A (ja) 1994-09-30 1994-09-30 Ｐｃカード及びｐｃカードシステム

Publications (1)

Publication Number Publication Date
JPH08101751A true JPH08101751A (ja) 1996-04-16

Family

ID=17021463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6237858A Pending JPH08101751A (ja) 1994-09-30 1994-09-30 Ｐｃカード及びｐｃカードシステム

Country Status (2)

Country Link
US (1) US5687346A (ja)
JP (1) JPH08101751A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006049224A1 (ja) * 2004-11-08 2006-05-11 Matsushita Electric Industrial Co., Ltd. セキュアデバイスおよび中継端末
US7290716B2 (en) 2000-01-05 2007-11-06 Kabushiki Kaisha Toshiba IC card with radio interface function, antenna module and data processing apparatus using the IC card
JPWO2005050432A1 (ja) * 2003-11-19 2007-12-06 松下電器産業株式会社 記録媒体アクセス装置及び記録媒体アクセス方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3115820B2 (ja) * 1995-05-17 2000-12-11 松下電器産業株式会社 インターフェース装置、及びこれを用いたコンピュータ装置
JPH09146508A (ja) * 1995-11-21 1997-06-06 Mitsubishi Electric Corp ビデオ入出力機能を有するｐｃカードシステム
US5898869A (en) * 1996-09-20 1999-04-27 The Foxboro Company Method and system for PCMCIA card boot from dual-ported memory
US6055593A (en) * 1996-12-31 2000-04-25 Intel Corporation Dual information structures for different electronic data storage card environments
US6016517A (en) * 1997-04-10 2000-01-18 International Business Machines Corporation Data processing system and method for optimizing connector usage
KR100213102B1 (ko) * 1997-04-11 1999-08-02 윤종용 피씨카드를 이용한 휴대용 정보단말의 프로그램을 갱신하는 방법 및 그에 따른 장치
US6789212B1 (en) 1997-04-24 2004-09-07 Edwin E. Klingman Basic cell for N-dimensional self-healing arrays
US6021453A (en) * 1997-04-24 2000-02-01 Klingman; Edwin E. Microprocessor unit for use in an indefinitely extensible chain of processors with self-propagation of code and data from the host end, self-determination of chain length and ID, (and with multiple orthogonal channels and coordination ports)
TW344059B (en) * 1997-06-14 1998-11-01 Winbond Electronics Corp Method and device for carrying out updating firmware of CD-ROM driver through ATA/IDE interface
US6012103A (en) * 1997-07-02 2000-01-04 Cypress Semiconductor Corp. Bus interface system and method
KR20000009369A (ko) 1998-07-23 2000-02-15 윤종용 피씨카드를장착가능한컴퓨터시스템및그것의부팅방법
US6122216A (en) * 1998-12-09 2000-09-19 Compaq Computer Corporation Single package dual memory device
US6601140B1 (en) * 1999-04-07 2003-07-29 Sony Corporation Memory unit, data processing unit, and data processing method using memory unit type
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
US6738852B1 (en) * 2000-09-27 2004-05-18 Palm Source, Inc. Palmtop computer expansion using shared memory access
US6754725B1 (en) 2001-05-07 2004-06-22 Cypress Semiconductor Corp. USB peripheral containing its own device driver
US7024511B2 (en) * 2001-06-22 2006-04-04 Intel Corporation Method and apparatus for active memory bus peripheral control utilizing address call sequencing
US7159059B2 (en) * 2002-03-01 2007-01-02 Mcneil Donald H Ultra-modular processor in lattice topology
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US7653123B1 (en) 2004-09-24 2010-01-26 Cypress Semiconductor Corporation Dynamic data rate using multiplicative PN-codes
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
US8315269B1 (en) 2007-04-18 2012-11-20 Cypress Semiconductor Corporation Device, method, and protocol for data transfer between host device and device having storage interface
US7702859B2 (en) * 2007-07-31 2010-04-20 Elwyn Timothy Uy Detachable direct memory access arrangement
TWI448902B (zh) * 2007-08-24 2014-08-11 Cypress Semiconductor Corp 具頁存取基礎處理器介面之橋接裝置
US8090894B1 (en) 2007-09-21 2012-01-03 Cypress Semiconductor Corporation Architectures for supporting communication and access between multiple host devices and one or more common functions
US7895387B1 (en) 2007-09-27 2011-02-22 Cypress Semiconductor Corporation Devices and methods for sharing common target device with two different hosts according to common communication protocol

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359570A (en) * 1992-11-13 1994-10-25 Silicon Storage Technology, Inc. Solid state peripheral storage device
US5544087A (en) * 1993-06-04 1996-08-06 Sumitomo Electric Industries, Ltd. Navigation system
NL9301093A (nl) * 1993-06-23 1995-01-16 Nederland Ptt Processorcircuit omvattende een eerste processor, een geheugen en een periferiecircuit, en systeem omvattende het processorcircuit en een tweede processor.
US5537558A (en) * 1994-10-05 1996-07-16 Halliburton Company Apparatus and method for communicating multiple devices through one PCMCIA interface

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290716B2 (en) 2000-01-05 2007-11-06 Kabushiki Kaisha Toshiba IC card with radio interface function, antenna module and data processing apparatus using the IC card
US7395975B2 (en) 2000-01-05 2008-07-08 Kabushiki Kaisha Toshiba IC card with radio interface function, antenna module and data processing apparatus using the IC card
JPWO2005050432A1 (ja) * 2003-11-19 2007-12-06 松下電器産業株式会社 記録媒体アクセス装置及び記録媒体アクセス方法
WO2006049224A1 (ja) * 2004-11-08 2006-05-11 Matsushita Electric Industrial Co., Ltd. セキュアデバイスおよび中継端末
JP2006155589A (ja) * 2004-11-08 2006-06-15 Matsushita Electric Ind Co Ltd セキュアデバイスおよび中継端末
US8184810B2 (en) 2004-11-08 2012-05-22 Panasonic Corporation Secure device and relay terminal

Also Published As

Publication number Publication date
US5687346A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
JPH08101751A (ja) Ｐｃカード及びｐｃカードシステム
JP2682700B2 (ja) Ｉｃカード
KR100280637B1 (ko) 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
JPH05327582A (ja) 携帯電話機のプログラムメモリ書き替え方式
KR100849296B1 (ko) 주제어부와 보조제어부를 구비하는 시스템에서의보조제어부의 초기화 장치 및 방법
KR19990011955A (ko) Pci 브리지
JP3375669B2 (ja) Ｉ／ｏメモリカードのアクセス方法およびその運用方法
KR0142033B1 (ko) 마이크로 컴퓨터
US20010027032A1 (en) Mode-switchable PC card and PC card input/output control device
US6598157B1 (en) Dynamic boot block control by boot configuration determination and subsequent address modification
US7111160B1 (en) Method and apparatus for using a development port for boot up
JPH0935026A (ja) コンピュータ用カード
US5987534A (en) Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes
US20030084257A1 (en) Flash emulator
US20060155978A1 (en) Method for initialising programmable systems
JPH10283172A (ja) フラッシュｒｏｍデータ書き換え方式
JPH05233844A (ja) マイクロコンピュータ
JPH05225361A (ja) レジスタ書換え方式
JP2003108951A (ja) Ｐｃカード
JPH11338687A (ja) プログラム書換システム
JP2004086353A (ja) ファームウェア書き込み制御方法および同書き込み制御方法が適用されるカード装置
EP1086417A2 (en) Method and system for updating user memory in emulator systems
GB2304209A (en) Starting up a processor system
JPH11237983A (ja) ワンチップマイコンおよびこのワンチップマイコンにおけるブート領域アクセスのためのエントリー方法