JP5223612B2 - ディスク制御装置およびファームウェアの更新方法 - Google Patents
ディスク制御装置およびファームウェアの更新方法 Download PDFInfo
- Publication number
- JP5223612B2 JP5223612B2 JP2008291928A JP2008291928A JP5223612B2 JP 5223612 B2 JP5223612 B2 JP 5223612B2 JP 2008291928 A JP2008291928 A JP 2008291928A JP 2008291928 A JP2008291928 A JP 2008291928A JP 5223612 B2 JP5223612 B2 JP 5223612B2
- Authority
- JP
- Japan
- Prior art keywords
- host
- command
- director
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
20 ディスク制御装置
30、30−1、30−2 ホストディレクタ(HD)
31、31−1、31−2 CPU
32、32−1、32−2 ファームウェア格納メモリ
34、34−1、34−2 ホストI/F制御部
35、35−1、35−2 コマンド受信設定レジスタ
36、36−1、36−2 データ送受信設定レジスタ
37、37−1、37−2 データ送受信メモリ
38、38−1、38−2 コマンド受信メモリ
40 ディスク装置
Claims (8)
- ホスト装置とディスク装置とに接続される複数のホストディレクタ
を具備し、
前記複数のホストディレクタの各々は、
前記ホスト装置から受信したコマンドをコマンド受信アドレス設定レジスタに設定されたメモリアドレスに転送し、前記ホスト装置から受信したデータをデータ送受信アドレス設定レジスタに設定されたメモリアドレスに転送し、前記データ送受信アドレス設定レジスタに設定されたメモリアドレスから前記ホスト装置へデータ送信するホストI/F制御部と、
前記ホスト装置から受信したコマンドを格納するコマンド受信メモリと、
前記ホスト装置と送受信するデータを格納するデータ送受信メモリと、
ファームウェア格納メモリに格納されるファームウェアを実行し、前記ホスト装置から受信したコマンドに基づいて、前記ディスク装置をアクセスしてデータを送受信するCPUと
を具備し、
前記CPUは、前記ファームウェアを更新する場合、前記コマンド受信アドレス設定レジスタに設定されたメモリアドレスを変更し、前記ホストI/F制御部が前記ホスト装置から受信したコマンドを別のホストディレクタへ転送する状態にしてリブートを実施し、前記ホスト装置からのコマンドを異常終了させることなく前記ファームウェアを更新し、リブート完了後に、前記コマンド受信アドレス設定レジスタに設定されたメモリアドレスを元に戻す
ディスク制御装置。 - 請求項1に記載のディスク制御装置であって、
前記複数のホストディレクタは、
第1のホストディレクタと、
第2のホストディレクタと
を含み、
前記第1のホストディレクタの前記CPUは、前記第1のホストディレクタの前記コマンド受信アドレス設定レジスタの設定を、前記第2のホストディレクタの前記コマンド受信メモリのアドレスに変更し、
前記第1のホストディレクタの前記ホストI/F制御部は、設定変更により、前記ホスト装置から受信したコマンドを、前記第2のホストディレクタの前記コマンド受信メモリに格納し、
前記第2のホストディレクタの前記コマンド受信メモリは、コマンドを受信したホストI/F制御部の識別情報と該コマンドとを格納し、
前記第2のホストディレクタの前記CPUは、前記第2のホストディレクタの前記コマンド受信メモリにコマンドが格納されるとコマンド処理を実行する
ディスク制御装置。 - 請求項2に記載のディスク制御装置であって、
前記第2のホストディレクタの前記CPUは、
前記第2のホストディレクタの前記コマンド受信メモリに格納されたコマンドが前記第1のホストディレクタの前記ホストI/F制御部から受信したコマンドである場合、前記第1のホストディレクタの前記ホストI/F制御部の前記データ送受信アドレス設定レジスタに、前記第1のホストディレクタの前記データ送受信メモリに格納される送受信データのアドレスを設定し、
前記第2のホストディレクタの前記コマンド受信メモリに格納されたコマンドが前記第2のホストディレクタの前記ホストI/F制御部から受信したコマンドである場合、前記第2のホストディレクタの前記ホストI/F制御部の前記データ送受信アドレス設定レジスタに、前記第2のホストディレクタの前記データ送受信メモリに格納される送受信データのアドレスを設定する
ディスク制御装置。 - 請求項2又は3に記載のディスク制御装置であって、
前記第1のホストディレクタの前記CPUは、
前記第1のホストディレクタの前記コマンド受信アドレス設定レジスタの設定を、前記第2のホストディレクタの前記コマンド受信メモリのアドレスに変更した後、前記第1のホストディレクタの前記コマンド受信メモリに受信済みのコマンドの処理を完了させ、処理すべきコマンドがなくなった時点で、前記第1のホストディレクタの前記CPUのリブートを行い、前記ファームウェアの更新を実施し、
前記ファームウェアの更新が完了した後、前記第1のホストディレクタの前記コマンド受信アドレス設定レジスタの設定を、前記第1のホストディレクタの前記コマンド受信メモリのアドレスに設定し、通常状態の動作に戻す
ディスク制御装置。 - ホスト装置とディスク装置とに接続されるディスク制御装置内の複数のホストディレクタの各々において、
ホストI/F制御部が、
前記ホスト装置から受信したコマンドをコマンド受信アドレス設定レジスタに設定されたメモリアドレスに転送することと、
前記ホスト装置から受信したデータをデータ送受信アドレス設定レジスタに設定されたメモリアドレスに転送することと、
前記データ送受信アドレス設定レジスタに設定されたメモリアドレスから前記ホスト装置へデータ送信することと、
前記ホスト装置から受信したコマンドをコマンド受信メモリに格納することと、
CPUが、
ファームウェア格納メモリに格納されるファームウェアを実行することと、
前記ホスト装置から受信したコマンドに基づいて、前記ディスク装置をアクセスしてデータを送受信することと、
前記ホスト装置と送受信するデータをデータ送受信メモリに格納することと、
前記ファームウェアを更新する場合、前記コマンド受信アドレス設定レジスタに設定されたメモリアドレスを変更し、前記ホストI/F制御部が前記ホスト装置から受信したコマンドを別のホストディレクタへ転送する状態にしてリブートを実施し、前記ホスト装置からのコマンドを異常終了させることなく前記ファームウェアを更新することと、
リブート完了後に、前記コマンド受信アドレス設定レジスタに設定されたメモリアドレスを元に戻すことと
を含む
ファームウェアの更新方法。 - 請求項5に記載のファームウェアの更新方法であって、
前記複数のホストディレクタは、
第1のホストディレクタと、
第2のホストディレクタと
を含み、
前記第1のホストディレクタの前記CPUが、前記第1のホストディレクタの前記コマンド受信アドレス設定レジスタの設定を、前記第2のホストディレクタの前記コマンド受信メモリのアドレスに変更することと、
前記第1のホストディレクタの前記ホストI/F制御部が、設定変更により、前記ホスト装置から受信したコマンドを、前記第2のホストディレクタの前記コマンド受信メモリに格納することと、
前記第2のホストディレクタの前記コマンド受信メモリが、コマンドを受信したホストI/F制御部の識別情報と該コマンドとを格納することと、
前記第2のホストディレクタの前記CPUが、前記第2のホストディレクタの前記コマンド受信メモリにコマンドが格納されるとコマンド処理を実行することと
を更に含む
ファームウェアの更新方法。 - 請求項6に記載のファームウェアの更新方法であって、
前記第2のホストディレクタの前記CPUが、
前記第2のホストディレクタの前記コマンド受信メモリに格納されたコマンドが前記第1のホストディレクタの前記ホストI/F制御部から受信したコマンドである場合、前記第1のホストディレクタの前記ホストI/F制御部の前記データ送受信アドレス設定レジスタに、前記第1のホストディレクタの前記データ送受信メモリに格納される送受信データのアドレスを設定することと、
前記第2のホストディレクタの前記コマンド受信メモリに格納されたコマンドが前記第2のホストディレクタの前記ホストI/F制御部から受信したコマンドである場合、前記第2のホストディレクタの前記ホストI/F制御部の前記データ送受信アドレス設定レジスタに、前記第2のホストディレクタの前記データ送受信メモリに格納される送受信データのアドレスを設定することと
を更に含む
ファームウェアの更新方法。 - 請求項6又は7に記載のファームウェアの更新方法であって、
前記第1のホストディレクタの前記CPUが、
前記第1のホストディレクタの前記コマンド受信アドレス設定レジスタの設定を、前記第2のホストディレクタの前記コマンド受信メモリのアドレスに変更した後、前記第1のホストディレクタの前記コマンド受信メモリに受信済みのコマンドの処理を完了させ、処理すべきコマンドがなくなった時点で、前記第1のホストディレクタの前記CPUのリブートを行い、前記ファームウェアの更新を実施することと、
前記ファームウェアの更新が完了した後、前記第1のホストディレクタの前記コマンド受信アドレス設定レジスタの設定を、前記第1のホストディレクタの前記コマンド受信メモリのアドレスに設定し、通常状態の動作に戻すことと
を更に含む
ファームウェアの更新方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291928A JP5223612B2 (ja) | 2008-11-14 | 2008-11-14 | ディスク制御装置およびファームウェアの更新方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291928A JP5223612B2 (ja) | 2008-11-14 | 2008-11-14 | ディスク制御装置およびファームウェアの更新方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010117970A JP2010117970A (ja) | 2010-05-27 |
JP5223612B2 true JP5223612B2 (ja) | 2013-06-26 |
Family
ID=42305595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291928A Expired - Fee Related JP5223612B2 (ja) | 2008-11-14 | 2008-11-14 | ディスク制御装置およびファームウェアの更新方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223612B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5923977B2 (ja) * | 2011-12-27 | 2016-05-25 | 富士通株式会社 | ストレージシステム、コントローラモジュールおよびストレージシステムの制御方法 |
JP6497122B2 (ja) | 2015-02-24 | 2019-04-10 | 富士通株式会社 | ストレージ制御装置、およびストレージ制御プログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4190859B2 (ja) * | 2002-10-28 | 2008-12-03 | 株式会社日立製作所 | 記憶装置の制御装置、及び記憶装置の制御装置の制御方法 |
JP2007219571A (ja) * | 2006-02-14 | 2007-08-30 | Hitachi Ltd | 記憶制御装置及びストレージシステム |
JP4456084B2 (ja) * | 2006-02-15 | 2010-04-28 | 富士通株式会社 | 制御装置およびそのファームウェア活性交換制御方法 |
-
2008
- 2008-11-14 JP JP2008291928A patent/JP5223612B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010117970A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI709857B (zh) | 記憶體系統及控制方法 | |
US9824004B2 (en) | Methods and apparatuses for requesting ready status information from a memory | |
CN102460405B (zh) | 用于通过存储器装置来控制主机存储器存取的方法及系统 | |
US20100122017A1 (en) | Memory controller, non-volatile memory system, and host device | |
US20090094450A1 (en) | Firmware image update and management | |
US8612973B2 (en) | Method and system for handling interrupts within computer system during hardware resource migration | |
US20050050245A1 (en) | Direct memory access from host without processor intervention | |
US20100169546A1 (en) | Flash memory access circuit | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
CN110647359B (zh) | 半导体装置、其操作方法和具有其的层叠存储装置 | |
US8271968B2 (en) | System and method for transparent hard disk drive update | |
TW200907804A (en) | Method for updating BIOS and computer and system using the same | |
JP2006018689A (ja) | ストレージ制御装置、そのクラスタ間データ通信方法、及びそのクラスタ間通信制御プログラム | |
JP2005251188A (ja) | 冗長パス制御装置及び冗長パス制御方法 | |
JP5223612B2 (ja) | ディスク制御装置およびファームウェアの更新方法 | |
TWI269978B (en) | Method allowing single host to access plurality of peripheral devices and electronic system thereof | |
US20180011636A1 (en) | Information processing apparatus and method of accessing a memory | |
CN110278716B (zh) | Plc、网络单元、cpu单元、以及数据传送方法 | |
CN116486868A (zh) | 计算高速链路(CXL)上的高速非易失性存储器(NVMe) | |
JP6812332B2 (ja) | 情報処理システム及び情報処理方法 | |
US10817213B2 (en) | Data storage device and operating method for data storage device | |
JP2006236371A (ja) | 制御システム | |
JP2019159437A (ja) | 情報処理装置、転送制御方法および転送制御プログラム | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5223612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |