JP2008027331A - ファームウェア書き換え方法 - Google Patents
ファームウェア書き換え方法 Download PDFInfo
- Publication number
- JP2008027331A JP2008027331A JP2006201674A JP2006201674A JP2008027331A JP 2008027331 A JP2008027331 A JP 2008027331A JP 2006201674 A JP2006201674 A JP 2006201674A JP 2006201674 A JP2006201674 A JP 2006201674A JP 2008027331 A JP2008027331 A JP 2008027331A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- rewriting
- area
- rewrite
- management information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】ファームウェアの書き換えを容易に行うことができるファームウェア書き換え方法を提供する。
【解決手段】ファームウェア書き換え方法は、制御装置2に設けられた制御手段10が実行するファームウェア書き換え方法であって、制御装置2に、第1ファームウェアを記憶する書き込み可能な記憶手段14を設けるとともに、第2ファームウェアが記憶されており制御装置2に対して着脱可能な外部記憶装置4を設け、制御手段10が、制御装置2の書き換えモードを検出するとともに、制御装置2と外部記憶装置4とが双方向通信可能に接続されたことを検知すると、外部記憶装置4から第2ファームウェアを読み出し、第2ファームウェア内に付加されている管理情報に基づき第1ファームウェアを書き換える。制御装置2の書き換えに関する情報に基づき管理情報を書き換える。
【選択図】図1
【解決手段】ファームウェア書き換え方法は、制御装置2に設けられた制御手段10が実行するファームウェア書き換え方法であって、制御装置2に、第1ファームウェアを記憶する書き込み可能な記憶手段14を設けるとともに、第2ファームウェアが記憶されており制御装置2に対して着脱可能な外部記憶装置4を設け、制御手段10が、制御装置2の書き換えモードを検出するとともに、制御装置2と外部記憶装置4とが双方向通信可能に接続されたことを検知すると、外部記憶装置4から第2ファームウェアを読み出し、第2ファームウェア内に付加されている管理情報に基づき第1ファームウェアを書き換える。制御装置2の書き換えに関する情報に基づき管理情報を書き換える。
【選択図】図1
Description
本発明は、ファームウェア書き換え方法に関するものである。
CPU(Central Processing Unit)とメモリとを有する電子機器(制御装置)において、CPUが処理を実行するためのプログラムまたは当該処理に有するデータが格納されているフラッシュメモリ(不揮発性メモリ)の内容を更新(書き換え)する方法は、従来はメモリカードなどの外部記憶装置や、LAN(Local Area Network)やUSB(Universal Serial Bus)などの通信手段などを経由して、書き換えを行うための特定条件を満たした場合に、始めから不揮発性メモリに格納されている書き換えプログラムを動作させることにより、その通信手段や外部記憶装置から書き換え内容を参照してフラッシュメモリ内のデータを書き換えている(例えば、特許文献1参照)。
しかしながら、不揮発性メモリの内容の書き換え処理が何らかの要因によって中断した場合には、最初から書き換え処理を行わなければならなかった。
本発明は、このような従来の問題点に着目してなされたもので、その目的は、ファームウェアの書き換えを容易に行うことができるファームウェア書き換え方法を提供することにある。
(1)本発明に係るファームウェア書き換え方法は、制御装置に設けられた制御手段が実行するファームウェア書き換え方法であって、前記制御装置に、第1ファームウェアを記憶する書き込み可能な記憶手段を設けるとともに、第2ファームウェアが記憶されており前記制御装置に対して着脱可能な外部記憶装置を設け、前記制御手段が、前記制御装置の書き換えモードを検出するとともに、前記制御装置と前記外部記憶装置とが双方向通信可能に接続されたことを検知すると、前記外部記憶装置から前記第2ファームウェアを読み出し、前記第2ファームウェア内に付加されている管理情報に基づき前記第1ファームウェアを書き換えること、及び、前記制御装置の書き換えに関する情報に基づき前記管理情報を書き換えること、を含む。
本発明によれば、外部記憶装置に第1ファームウェア書き換えに関する管理情報を記憶することにより、第1ファームウェア書き換え時に書き換え失敗などで中断されても、外部記憶装置の記憶情報に基づき中断後の状態から引き続き書き換え処理を行うことができるため、正常に書き換えた箇所を最初から繰り返し書き換えることがなく、第1ファームウェアの書き換えを無駄なく容易に行うことが可能となる。
(2)このファームウェア書き換え方法において、前記管理情報は、前記記憶手段の前記第2ファームウェアによる書き換え有無を含んでもよい。
(3)このファームウェア書き換え方法において、前記制御装置の書き換えモード又は前記管理情報に基づき、前記第2ファームウェア内の所定の範囲から前記第1ファームウェア内の所定の範囲に、書き換えを行ってもよい。
(4)このファームウェア書き換え方法において、前記書き換えモードの検出は、前記制御装置のモード切り換え手段の状態から検出されてもよい。
(5)このファームウェア書き換え方法において、前記書き換えモードの検出及び前記双方向通信可能の検知は、前記第1ファームウェア内に含まれるプログラムにより実行されてもよい。
(6)このファームウェア書き換え方法において、前記第1ファームウェア及び前記管理情報の書き換えは、前記第2ファームウェア内に含まれるプログラムにより実行されてもよい。
以下、本発明の実施の形態について図面を参照して説明する。
本実施の形態については、本発明に係るファームウェア書き換え方法を適用したシステム例である。また本発明に係る制御装置を印刷装置に適用した例である。
図1は、本発明を適用した実施の形態に係るファームウェア書き換え方法を適用した印刷装置を例とするシステムをブロック図で示したものである。図2は、本発明を適用した実施の形態に係るファームウェア書き換え時の制御装置側の不揮発性メモリ及び外部記憶装置側のメモリカードのアドレスマッピングを説明するための図である。本実施の形態に係るシステムは、図1に示すように、制御装置としての印刷装置2と、印刷装置2に着脱可能な外部記憶装置としてのメモリカード4と、を含んで構成されている。
印刷装置2は、制御手段としての中央処理装置(以下、CPUという)10と、モード切り換え手段としてのDIP(Dual Inline Package)スイッチ12と、記憶手段としての不揮発性メモリ14と、を含んで構成されている。さらに、印刷装置2は、インタフェース16と、RAM(Random Access Memory)18と、セレクタ20と、メモリコントローラ22と、を含んで構成されている。
DIPスイッチ12は選択回路を構成し、選択されたスイッチの状態によりCPU10とセレクタ20とに書き換え制御回路起動信号を出力する。モード切り換え手段は、DIPスイッチ12などの物理的なスイッチでも、不揮発性メモリ14に記憶されるフラグのようなメモリスイッチ(図示せず)であってもよい。メモリスイッチの場合には、印刷装置2の操作パネル(図示せず)のボタン操作によりメモリスイッチの設定を切り換えることを可能にすることが望ましい。印刷装置2に接続したホスト装置(図示せず)からの命令に基づいてメモリスイッチの設定を切り換えることができるとさらに利便性が向上する。
印刷装置2の不揮発性メモリ14は、図2に示すように、第1ファームウェアが記憶されている第1ファームウェア領域24を含んで構成されている。
第1ファームウェア領域24は、CPU10が実行すべき所定の処理内容を記述したファームウェアマシンコードが記憶されている第1領域〜第7領域26〜38と、プログラムとしてのブートプログラムが記述されているIPL(Initial Program Loader)を記憶するIPL領域40と、を含んで構成されている。つまり、第1ファームウェアは、CPU10が実行すべき所定の処理内容を記述したファームウェアマシンコードと、ブートプログラムが記述されているIPLと、を含んで構成されている。CPU10が実行すべき所定の処理内容を記述したファームウェアマシンコードと、ブートプログラムが記述されているIPLとは第1ファームウェアに付加されている。
不揮発性メモリ14は、EEPROM、フラッシュEPROM、バックアップRAMなどのメモリである。
なお、本実施例では、初期状態(例えばシステム(製品)の組み立て段階)においては、第1領域〜第7領域26〜38には何も情報(ファームウェア)が記憶されていなくてもよい。その場合には、ファームウェア書き換えではなく書き込みになる。また、本実施例では、不揮発性メモリ14に64Kバイト×8ブロックに分割された4Mbitフラッシュメモリを用いているため、各領域を書き換え可能なブロック単位別の例で示したが、アドレスでブロック分けしてもよい。
インタフェース16は、図1に示すように、着脱可能なメモリカード4が装着されているコネクタである。インタフェース16は、USBなどのようにケーブルを介しても、無線LANやBluetooth(R)のように無線タイプで通信するものでもよい。
RAM18は、主記憶、ワークエリア、受信バッファ、ページメモリ及び印刷バッファなどの一時保存用メモリとして利用されている。
セレクタ20は、DIPスイッチ12の書き換え制御回路起動信号に基づいて、メモリコントローラ22の出力デバイスを選択する。なお、セレクタ20は、メモリコントローラ22の出力デバイスを選択することができるスイッチであってもよい。ここで例えば、出力デバイスとして不揮発性メモリ14、インタフェース16が選択された場合は、ファームウェア書き換え時のアドレスマッピングが施されるようになっている。
メモリカード4は、図2に示すように、第2ファームウェアが記憶されている第2ファームウェア領域42を含んで構成されている。
第2ファームウェア領域42は、ファームウェア書き換え情報が記憶されているファームウェア書き換え情報領域44と、客先カスタマイズ情報が記憶されている客先カスタマイズ情報領域46と、を含んで構成されている。さらに、第2ファームウェア領域42は、管理情報が記憶されている管理情報領域48と、プログラムとしての転送用プログラムが記述されるIPLが記憶されているIPL領域50と、を含んで構成されている。つまり、第2ファームウェアは、客先カスタマイズ情報と、管理情報と、転送用プログラムが記述されるIPLと、を含んで構成されている。客先カスタマイズ情報と、管理情報と、転送用プログラムが記述されるIPLとは、第2ファームウェアに付加されている。
ファームウェア書き換え情報領域44には、CPU10が実行すべき所定の処理内容を記述した書き換え用ファームウェアマシンコード(ファームウェア書き換え情報)が記憶されている。
客先カスタマイズ情報領域46には、印刷装置2を客先で使用する際の固有の情報である客先カスタマイズ情報が記憶されている。客先カスタマイズ情報は、例えば紙幅、印字速度、濃度、オートカッター(例えば、フルカット(完全切断)かパーシャルカット(部分切断))などである。なお、客先カスタマイズ情報領域46は、多くの場合客先別のカスタマイズ情報になるため、単独書き換えが可能になるように、ファームウェア書き換え情報領域44と分離されている。これにより、ファームウェアは共通でカスタマイズ情報のみを変更する場合、双方を切り分けておくと必要な書き換えだけで済むため、書き換え領域が少なくて済むようになる。またフラッシュメモリの書き換え寿命の低減などにつながる。
管理情報領域48には、不揮発性メモリ14上の第1領域〜第7領域26〜38の各管理情報が記憶されている。管理情報は、不揮発性メモリ14上の第1領域〜第7領域26〜38の前回書き換え時の書き換え有無のステータスが記憶されている。例えば、管理情報領域48は、不揮発性メモリ14上の第1領域〜第7領域26〜38のそれぞれの書き換えフラグを持ち、書き換えフラグが“0”の場合、書き換え未(書き換えを行う)、書き換えフラグが“1”の場合、書き換え済み(書き換えを行わない)とし、全領域を書き換える場合は、すべてのフラグを“0”にした状態で行う。
IPL領域50には、ファームウェア書き換え情報領域44に記憶されているファームウェア書き換え情報を、不揮発性メモリ14へ転送させるための転送用プログラムが記述されるIPLが記憶されている。
メモリカード4は、印刷装置2のインタフェース16に装着することにより、CPU10からアクセスされる。
本実施の形態に係るシステムは、上述のように構成されており、以下その概略動作について説明する。本実施の形態に係るシステムの概略動作は、印刷装置2に設けられたCPU10が実行するファームウェア書き換え方法を適用したシステムの概略動作例である。
CPU10は、図1に示すように、メモリコントローラ22にアドレス信号を送出する。メモリコントローラ22はCPU10からのアドレス信号に基づいてアドレス、データ制御信号を発生する。一方、セレクタ20はDIPスイッチ12の書き換え制御回路起動信号からメモリコントローラ22の出力デバイスを選択する(切り換える)。もちろん、セレクタ20がスイッチであった場合にはそのスイッチによって出力デバイスを選択するようにしてもよい。
これにより、セレクタ20によって選択された出力デバイスとしての不揮発性メモリ14のアドレス、データ制御信号に基づく領域に、アクセスすることができる。一方、セレクタ20によって選択された出力デバイスとしてのメモリカード4のアドレス、データ制御信号に基づく領域に、インタフェース16を介してアクセスすることができる。
ファームウェア書き換え時には、不揮発性メモリ14に対してはライト(書き込み)動作となり、また、メモリカード4に対してはライト動作あるいはリード(読み出し)となる。この場合はDMA(Direct Memory Access)を用いてもよい。
本実施の形態に係るシステムの概略動作は、上述のように動作しており、以下ファームウェア書き換え時、あるいは最初のファームウェア書き込み時の処理動作について説明する。
図3は、本発明を適用した実施の形態に係るファームウェア書き換え方法を示すフローチャート図である。本実施の形態に係るファームウェア書き換え時、あるいは最初のファームウェア書き込み時の処理動作は以下のようになっている。
印刷装置2には、第1ファームウェアが記憶されている第1ファームウェア領域24を含んで構成されている書き込み可能な不揮発性メモリ14を設ける。第2ファームウェアが記憶されている第2ファームウェア領域42を含んで構成されている書き込み可能で印刷装置2に対して着脱可能なメモリカード4を設ける(インタフェース16を介して印刷装置2に装着する)。印刷装置2のDIPスイッチ12を書き換えモード(第1ファームウェア書き換えモード)の状態にする。
まず、図3に示すように、印刷装置2を起動する(ステップS100)。印刷装置2の起動では、CPU10の電源がオンしてリセットが解除されると、CPU10は、不揮発性メモリ14上のIPL領域40に記憶されているIPLをRAM18にロード(コピー)し、IPLを実行する。
次に、CPU10は、外部設定情報(DIPスイッチ12の状態及びメモリカード4の装着状態)を読み込む(ステップS110)。
具体的には、CPU10は、外部設定情報としてのDIPスイッチ12の書き換え制御回路起動信号を読み込む。また、CPU10は、外部設定情報としてのメモリカード4の応答信号(装着状態を示す信号)を読み込む。
次に、CPU10は、不揮発性メモリ14上の第1ファームウェア領域24が書き換え可能かどうかの判断を行う(ステップS120)。
CPU10は、以降、このまま起動を継続する(ステップS190へ)か、第1ファームウェア書き換えの為、メモリカード4上のIPLの実行に切り換える(ステップS130へ)かの実行デバイスの選択を行う。
具体的には、CPU10は、印刷装置2が第1ファームウェア書き換えモードであるかを検出する。CPU10は、例えばDIPスイッチ12の書き換え制御回路起動信号から第1ファームウェア書き換えモードであることを検出する。
また、CPU10は、印刷装置2とメモリカード4とが双方向通信可能に接続されていることを応答信号(装着状態を示す信号)より検知する。CPU10は、第1ファームウェア書き換えモードの検出及び双方向通信可能の検知を不揮発性メモリ14上のIPL領域40に記憶されているIPLを実行することにより行う。
次に、CPU10は、メモリカード4へアドレスを切り換える(ステップS130)。
具体的には、CPU10は、第1ファームウェア書き換えモードであることを検出するとともに、印刷装置2とメモリカード4とが双方向通信可能に接続されたことを検知すると、セレクタ20を介し、メモリコントローラ22の出力デバイスとしてメモリカード4を選択する(もちろん、スイッチによって選択するようにしてもよい)。
次に、CPU10は、メモリカード4上のIPL領域50に記憶されているIPLをRAM18にロードし、IPLを実行する(ステップS140)。
次に、CPU10は、メモリカード4上の管理情報領域48に記憶されている管理情報をRAM18にロードし、管理情報の書き換えフラグに基づき不揮発性メモリ14上の第1領域〜第7領域26〜38のうち書き換えを行う領域(所定の範囲)を決定する(ステップS150)。
具体的には、例えば上述したように管理情報の書き換えフラグが“0”の領域を書き換え対象とし、それに対応する不揮発性メモリ14上の第1領域〜第7領域26〜38を書き換え領域とする。
次に、CPU10は、不揮発性メモリ14の内容を、メモリカード4上のファームウェア書き換え情報領域44に記憶されているファームウェア書き換え情報に書き換える(この処理手順については後述する)(ステップS160)。
具体的には、CPU10は、不揮発性メモリ14上の第1領域〜第7領域26〜38の内、書き換え決定された領域を、メモリカード4上のファームウェア書き換え情報領域44に記憶されているファームウェア書き換え情報に書き換える。このとき、メモリカード4から読み出されたファームウェア書き換え情報は、インタフェース16、図示しないデータバスを経て不揮発性メモリ14に書き込まれる。
次に、CPU10は、不揮発性メモリ14上の第1領域〜第7領域26〜38の書き換えに関する情報に基づきメモリカード4上の管理情報領域48に記憶されている管理情報を書き換える(更新する)(ステップS170)。
具体的には、CPU10は、不揮発性メモリ14上の第1領域〜第7領域26〜38の書き換えを開始すると各領域を順番に書き換えていき、領域毎、書き換えが正常に終了した時点でメモリカード4上の管理情報領域48に記憶されている管理情報を更新する。管理情報の更新は、例えば管理情報に含まれる書き換えフラグを“1”にセットする。CPU10は、不揮発性メモリ14上の第1領域〜第7領域26〜38及びメモリカード4上の管理情報領域48に記憶されている管理情報の書き換えを、メモリカード4上のIPL領域50に記憶されているIPLにより実行する。
これにより、ファームウェア書き換え途中で何らかの異常状態により、不揮発性メモリ14の書き換えが中断しても、この書き換えフラグを見ることによって、再度書き換えを行う場合、中断前から再開できる。
また異常終了の判定以外にも、不揮発性メモリ14上の各領域中の任意の領域のみの書き換えを行いたい場合、上記書き換えフラグを調整することで可能になる。
最後に、CPU10は、書き換えが正常に終了したことを判断する(ステップS180)。
具体的には、例えば上述したように管理情報の書き換えフラグが全て“1”になっていることを確認する。
電源オフ(off)後、DIPスイッチ12(あるいはスイッチ)によって、通常モード(非第1ファームウェア書き換えモード)に戻す。及び、アクセスを終了し、印刷装置2からメモリカード4を取り外すことができる状態にする。
なお、ステップS120で第1ファームウェア書き換え不可能と判断された場合、このまま通常起動を継続する(ステップS190)。その場合、CPU10は、RAM18上のIPLにOS(Operating System)のカーネル(OSの中核部分)などをロードするためのプログラム、またはプログラムのアドレスが格納されているので通常起動する。
また本実施例では、図2に示すように、不揮発性メモリ14及びメモリカード4に対するアドレスは、16進法表現でアドレスマッピングされるようになっている。
すなわち、不揮発性メモリ14においては、図2に示すように、第1ファームウェア領域24は、先頭アドレス「00000」〜最終アドレス「7FFFF」にアドレスマッピングされるようになっている。
その内、第1領域26は、先頭アドレス「00000」〜最終アドレス「0FFFF」に、第2領域28は、先頭アドレス「10000」〜最終アドレス「1FFFF」に、それぞれアドレスマッピングされるようになっている。また、第3領域30は、先頭アドレス「20000」〜最終アドレス「2FFFF」に、第4領域32は、先頭アドレス「30000」〜最終アドレス「3FFFF」に、それぞれアドレスマッピングされるようになっている。さらに、第5領域34は、先頭アドレス「40000」〜最終アドレス「4FFFF」に、第6領域36は、先頭アドレス「50000」〜最終アドレス「5FFFF」に、それぞれアドレスマッピングされるようになっている。さらにまた、第7領域38は、先頭アドレス「60000」〜最終アドレス「6FFFF」に、IPL領域40は、先頭アドレス「70000」〜最終アドレス「7FFFF」に、それぞれアドレスマッピングされるようになっている。
第1ファームウェア領域24は、合計8ブロックにアドレスマッピングされるようになっている。なお、本実施例では、不揮発性メモリ14に64Kバイト×8ブロックに分割された4Mbitフラッシュメモリを用いた。このためアドレスマップを書き換え可能なブロック単位別の例で示したが、アドレスでブロック分けしてもよい。
これに対し、メモリカード4においては、図2に示すように、第2ファームウェア領域42は、CPUアドレス空間上の先頭アドレス「80000」〜最終アドレス「10FFFF」にアドレスマッピングされるようになっている。
その内、ファームウェア書き換え情報領域44は、CPUアドレス空間上の先頭アドレス「80000」〜最終アドレス「DFFFF」に、客先カスタマイズ情報領域46は、先頭アドレス「E0000」〜最終アドレス「EFFFF」に、それぞれアドレスマッピングされるようになっている。また、管理情報領域48は、先頭アドレス「F0000」〜最終アドレス「EFFFF」に、IPL領域50は、先頭アドレス「100000」〜最終アドレス「10FFFF」に、それぞれアドレスマッピングされるようになっている。
第2ファームウェア領域42は、合計4ブロックにアドレスマッピングされるようになっている。
本実施の形態に係るファームウェア書き換え時、あるいは最初のファームウェア書き込み時の処理動作は、上述のように動作しており、以下メモリカード4のIPLの処理手順について説明する。
図4は、本発明を適用した実施の形態に係るメモリカードのIPLの処理手順を示すフローチャート図である。本実施の形態に係るメモリカードのIPLの処理手順は以下のようになっている。なお、以下に説明する「」内の値は16進法で表現された値である。
CPU10の電源がオンしてリセットが解除されると、CPU10は、スタートアドレス(本実施例では「FFFF0」)で指定されている内容に従って、不揮発性メモリ14上のIPL領域40の先頭アドレス(本実施例では、図2に示すように、「70000」)にジャンプする。CPU10は、第1ファームウェア書き換えモードであることを検出するとともに、印刷装置2とメモリカード4とが双方向通信可能に接続されたことを検知すると、メモリカード4上のIPL領域50の先頭アドレス(本実施例では「100000」)にジャンプする。
その後、CPU10は、図4に示すように、レジスタなどの値を初期化する(ステップS300)。
次に、“X”をメモリカード4上のファームウェア書き換え情報領域44の先頭アドレスと定義し、“Y”を不揮発性メモリ14の先頭アドレスと定義し、“L”をメモリカード4上の客先カスタマイズ情報領域46の最終アドレスと定義する(ステップS310)。なお、本実施例においては、Xの値は「80000」に、Yの値は「00000」に、Lの値は「EFFFF」に、それぞれ定義されている。
次に、CPU10は、X番地の内容をY番地へ転送する(ステップS320)。
その後、“X”を(X+1)と、また“Y”を(Y+1)と、それぞれ再定義する(ステップS330)。
さらに、Xの値が、Lの値よりも大きいか否かを判断する(ステップS340)。この判断の結果、小さい場合には上記ステップS320に戻り、このステップ以降を実行し、一方、大きい場合は処理を終了する。
本実施の形態によれば、メモリカード4に第1ファームウェア書き換えに関する管理情報を記憶することにより、第1ファームウェア書き換え時に書き換え失敗などで中断されても、メモリカード4の記憶情報に基づき中断後から書き換えを行うことができる。このため正常に書き換えた箇所を繰り返し書き換えることがなく、第1ファームウェアの書き換えを無駄なく容易に行うことが可能となる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、或いは目的及び結果が同一の構成)を含む。また本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。或いは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
2…印刷装置(制御装置) 4…メモリカード(外部記憶装置) 10…中央処理装置(CPU)(制御手段) 12…DIPスイッチ 14…不揮発性メモリ(記憶手段) 16…インタフェース 18…RAM 20…セレクタ 22…メモリコントローラ 24…第1ファームウェア領域 26…第1領域 28…第2領域 30…第3領域 32…第4領域 34…第5領域 36…第6領域 38…第7領域 40…IPL領域 42…第2ファームウェア領域 44…ファームウェア書き換え情報領域 46…客先カスタマイズ情報領域 48…管理情報領域 50…IPL領域。
Claims (6)
- 制御装置に設けられた制御手段が実行するファームウェア書き換え方法であって、
前記制御装置に、第1ファームウェアを記憶する書き込み可能な記憶手段を設けるとともに、第2ファームウェアが記憶されており前記制御装置に対して着脱可能な外部記憶装置を設け、
前記制御手段が、前記制御装置の書き換えモードを検出するとともに、前記制御装置と前記外部記憶装置とが双方向通信可能に接続されたことを検知すると、前記外部記憶装置から前記第2ファームウェアを読み出し、前記第2ファームウェア内に付加されている管理情報に基づき前記第1ファームウェアを書き換えること、及び、
前記制御装置の書き換えに関する情報に基づき前記管理情報を書き換えること、
を含むことを特徴とするファームウェア書き換え方法。 - 請求項1に記載のファームウェア書き換え方法において、
前記管理情報は、前記記憶手段の前記第2ファームウェアによる書き換え有無を含むことを特徴とするファームウェア書き換え方法。 - 請求項1に記載のファームウェア書き換え方法において、
前記制御装置の書き換えモード又は前記管理情報に基づき、前記第2ファームウェア内の所定の範囲から前記第1ファームウェア内の所定の範囲に、書き換えを行うことを特徴とするファームウェア書き換え方法。 - 請求項1又は3に記載のファームウェア書き換え方法において、
前記書き換えモードの検出は、前記制御装置のモード切り換え手段の状態から検出されることを特徴とするファームウェア書き換え方法。 - 請求項1から4のいずれか一項に記載のファームウェア書き換え方法において、
前記書き換えモードの検出及び前記双方向通信可能の検知は、前記第1ファームウェア内に含まれるプログラムにより実行されることを特徴とするファームウェア書き換え方法。 - 請求項1から5のいずれか一項に記載のファームウェア書き換え方法において、
前記第1ファームウェア及び前記管理情報の書き換えは、前記第2ファームウェア内に含まれるプログラムにより実行されることを特徴とするファームウェア書き換え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006201674A JP2008027331A (ja) | 2006-07-25 | 2006-07-25 | ファームウェア書き換え方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006201674A JP2008027331A (ja) | 2006-07-25 | 2006-07-25 | ファームウェア書き換え方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008027331A true JP2008027331A (ja) | 2008-02-07 |
Family
ID=39117882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006201674A Withdrawn JP2008027331A (ja) | 2006-07-25 | 2006-07-25 | ファームウェア書き換え方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008027331A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044087A (ja) * | 2009-08-24 | 2011-03-03 | Hitachi Solutions Ltd | ファームウェア更新システム、及び情報機器、並びにプログラム |
JP2015127115A (ja) * | 2013-12-27 | 2015-07-09 | ブラザー工業株式会社 | データ出力装置 |
JP2017151956A (ja) * | 2016-02-23 | 2017-08-31 | ザ・ボーイング・カンパニーThe Boeing Company | ソフトウェアの通信のためのシステムおよび方法 |
-
2006
- 2006-07-25 JP JP2006201674A patent/JP2008027331A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044087A (ja) * | 2009-08-24 | 2011-03-03 | Hitachi Solutions Ltd | ファームウェア更新システム、及び情報機器、並びにプログラム |
WO2011024688A1 (ja) * | 2009-08-24 | 2011-03-03 | 株式会社日立ソリューションズ | ファームウェア更新システム、及び情報機器、並びにプログラム |
US8726262B2 (en) | 2009-08-24 | 2014-05-13 | Hitachi Solutions, Ltd. | Firmware update system and information apparatus, and program |
JP2015127115A (ja) * | 2013-12-27 | 2015-07-09 | ブラザー工業株式会社 | データ出力装置 |
JP2017151956A (ja) * | 2016-02-23 | 2017-08-31 | ザ・ボーイング・カンパニーThe Boeing Company | ソフトウェアの通信のためのシステムおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4810172B2 (ja) | 制御装置及びバージョンアップ方法並びにプログラム | |
KR100415371B1 (ko) | 컴퓨터 | |
JP4768237B2 (ja) | 携帯可能電子装置及び携帯可能電子装置の制御方法 | |
EP1873638A1 (en) | Portable apparatus supporting multiple operating systems and supporting method therefor | |
JP4908665B2 (ja) | プロセッサシステム及びその起動方法 | |
JP2005157528A (ja) | メモリ装置 | |
JP2008027331A (ja) | ファームウェア書き換え方法 | |
JP2004046453A (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
JP2008158991A (ja) | Nand型フラッシュメモリの制御システム | |
US10120677B2 (en) | Method of rewriting printer firmware, and printer | |
JPH10333898A (ja) | マイクロコンピュータ | |
JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
JP7491765B2 (ja) | ファームウェア更新システムおよびファームウェア更新方法 | |
US11722616B2 (en) | Control device, startup method, and electric apparatus | |
JP2004287712A (ja) | 電子装置 | |
JP2005128613A (ja) | 画像形成装置 | |
JPH11327911A (ja) | 画像形成装置 | |
JP2008003668A (ja) | 制御プログラム書換システム、書換プログラム及び制御プログラム書換方法、並びに情報処理装置、情報処理装置制御プログラム及び情報処理装置制御方法 | |
JP2009238071A (ja) | 組込システム | |
JP2006243810A (ja) | マイクロコンピュータシステム | |
JP2006127554A (ja) | 情報処理装置及び画像形成装置 | |
JPH05143315A (ja) | フアームウエアのバージヨンアツプ方法 | |
JP2006126987A (ja) | 画像処理装置 | |
JP2004334443A (ja) | ファームウェアダウンロード方法、ファームウェアダウンロードシステム及びファームウェアダウンロードプログラム | |
JPH1055278A (ja) | メモリ混載マイコン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |