JPH05143315A - フアームウエアのバージヨンアツプ方法 - Google Patents

Abstract

(57)【要約】 【目的】ファームウェアの更新を容易に行うことのでき
るファームウェアのバージョンアップ方法を提供するこ
と。 【構成】本体側（７０）に設けられた記憶手段５０に記
憶されているファームウェアの内容は、制御手段１０に
よってカード型記憶手段８０から読み込まれた記憶情報
に基づいて更新される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、中央処理装置等の制
御手段が実行するファームウェアのバージョンアップ方
法に関する。

【０００２】

【従来の技術】従来の電子機器にはファームウェアを記
憶したＲＯＭ（読み出し専用メモリ）が組み込まれたも
のがあり、このような電子機器においては、中央処理装
置やプロセッサ等の制御手段が、ＲＯＭ内のファームウ
ェアをロードし実行することにより所定の処理を行うよ
うにしている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の電子機器においては、ファームウェアの変更の際に
は、機器内に組み込まれたＲＯＭを交換することにより
対処するようにしているので、電子機器の分解作業や、
既存のＲＯＭの取り外し、バージョンアップされたファ
ームウェアが記憶されているＲＯＭの取り付け作業を行
わなければならない。そのため、その作業に熟練した作
業者でなければ、ファームウェアの変更を行うことは極
めて困難であった。

【０００４】そこで、この発明は、ファームウェアの更
新を容易に行うことのできるファームウェアのバージョ
ンアップ方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、本体側に設けられた制御手段が実行す
るファームウェアのバージョンアップ方法において、前
記本体側に、ファームウェアを記憶する読み書き可能な
記憶手段を設けると共に、バージョンアップされたファ
ームウェアが記憶され前記本体側に対して着脱可能なカ
ード型記憶手段を設け、前記制御手段は、前記カード型
記憶手段から読み込んだ記憶情報に基づいて前記記憶手
段の内容を更新することを特徴としている。

【０００６】

【作用】この発明に係るファームウェアのバージョンア
ップ方法によれば、本体側に設けられた記憶手段に記憶
されているファームウェアの内容は、制御手段によって
カード型記憶手段から読み込まれた記憶情報に基づいて
更新される。

【０００７】

【実施例】以下、この発明の実施例を添付図面を参照し
て説明する。

【０００８】図１は、この発明に係るファームウェアの
バージョンアップ方法を適用したシステムの一実施例を
ブロック図で示したものである。

【０００９】同図において、システムは、中央処理装置
（以下、ＣＰＵという）１０、アドレスデコーダ回路２
０、チップセレクト回路３０、４０、不揮発性メモリ５
０、インタフェース６０とを有して構成された装置本体
７０と、装置本体７０に着脱可能なメモリカード８０と
を具えている。

【００１０】チップセレクト回路３０は図示しない外部
からの制御信号に基づいて、アドレスデコーダ回路２０
の出力端子２０ａ、２０ｂのいずれかを選択し、チップ
セレクト回路４０は図示しない外部からの制御信号に基
づいて、アドレスデコーダ回路２０の出力端子２０ｃ、
２０ｄのいずれかを選択する。なおチップセレクト回路
３０は出力端子２０ａ或るいは出力端子２０ｂを、チッ
プセレクト回路４０は出力端子２０ｃ或るいは出力端子
２０ｄを、それぞれ切り替えることのできるスイッチＳ
Ｗであっても良い。

【００１１】ここで例えば、出力端子２０ａ、２０ｃが
選択された場合は、ファームウェアの更新時のアドレス
マッピングが施され、出力端子２０ｂ、２０ｄが選択さ
れた場合は、ファームウェアの更新時以外の時のアドレ
スマッピングが施されるようになっている。

【００１２】不揮発性メモリ５０は、ＥＥＰＲＯＭ、フ
ラッシュＥＰＲＯＭ、バックアップＲＡＭなどのメモリ
であり、ファームウェアを記憶する。なおこの実施例で
は、初期状態（例えばシステム（製品）の組み立て段
階）においては、不揮発性メモリ５０には何も情報（フ
ァームウェア）は記憶されていない。

【００１３】インタフェース６０は、着脱可能なメモリ
カード８０が装着されるコネクタである。

【００１４】メモリカード８０は、図２（ａ）に示すよ
うに、ＣＰＵ１０が実行すべき所定の処理内容を記述し
たファームウェアマシンコードが記憶されるファームウ
ェア領域８１と、そのマシンコードを不揮発性メモリ５
０へ転送させるための転送用プログラムが記述されてい
るＩＰＬ（Initial Program Loder ）が記憶されるＩＰ
Ｌ領域８２とから構成されている。メモリカード８０を
インタフェース６０に装着することにより、インタフェ
ース６０を介してメモリカード８０をアクセスすること
ができる。なお、メモリカード８０は読み書き可能なメ
モリになっているので、ＣＰＵ１０がその記憶情報を読
み込んで所定の処理を行った後のメモリカード８０つま
りファームウェア領域８１およびＩＰＬ領域８２を、図
２（ｂ）に示すように、ユーザ領域（アプリケーション
領域）８３として使用することができる。ユーザ領域８
３には、例えば数値制御（ＮＣ）データなどのアプリケ
ーションデータを記憶させることができる。

【００１５】なおこの実施例では、チップセレクト回路
４０とインタフェース６０とによって、ＣＰＵ１０のリ
セットジャンプアドレスにマッピング可能なメモリカー
ドインタフェース９０を形成している。

【００１６】また上記制御手段はＣＰＵ１０で実現され
ており、上記記憶手段は不揮発性メモリ５０で実現され
ており、上記カード型記憶手段はメモリカード８０で実
現されている。

【００１７】次に上記システムの概略動作を説明する。

【００１８】ＣＰＵ１０はアドレスデコーダ回路２０に
アドレス信号を送出する。アドレスデコーダ回路２０は
ＣＰＵ１０からのアドレス信号に基づいてチップセレク
ト信号を発生する。一方、チップセレクト回路３０、４
０は共に外部からの制御信号に基づいてアドレスデコー
ダ回路２０の出力端子を選択する（切り替える）。勿
論、チップセレクト回路がスイッチＳＷであった場合に
はそのスイッチＳＷによって出力端子を選択する（切り
替える）ようにしても良い。

【００１９】これにより、チップセレクト回路３０によ
って選択された出力端子からのチップセレクト信号に基
づく不揮発性メモリ５０の領域に、アクセスすることが
できる。一方、チップセレクト回路４０によって選択さ
れた出力端子からのチップセレクト信号に基づくメモリ
カード８０の領域に、インタフェース６０を介してアク
セスすることができる。

【００２０】ファームウェアの更新時には、不揮発性メ
モリ５０に対してはライト（書き込み）動作となり、ま
たメモリカード８０に対してはリード（読み出し）動作
となる。これに対し、更新時以外では、不揮発性メモリ
５０に対してはリード動作となり、またメモリカード８
０に対してはリードあるいはライト動作となる。

【００２１】次に、最初のファームウェア書き込み時、
あるいはファームウェア更新時の処理動作は以下のよう
になっている。

【００２２】（１）チップセレクト回路３０、４０は、
入力された制御信号に基づいてアドレスデコーダ回路２
０の出力端子を選択する（勿論、スイッチＳＷによって
選択するようにしても良い）。

【００２３】（２）メモリカード８０に、新しいファー
ムウェアマシンコードとＩＰＬプログラムとを書き込ん
でおく。そしてこのメモリカード８０をインタフェース
６０に装着する。

【００２４】（３）ＣＰＵ１０をリセットする。

【００２５】（４）ＣＰＵ１０は、メモリカード８０内
のＩＰＬプログラムを実行（この処理手順については後
述する）することにより、不揮発性メモリ５の内容を、
メモリカード８０に記録されている新しいファームウェ
アマシンコードに書き換える。この時、メモリカード８
０から読み出されたファームウェアマシンコードは、イ
ンタフェース６０、図示しないデータバスを経て不揮発
性メモリ５０に書き込まれる。

【００２６】（５）電源オフ（ｏｆｆ）後、制御信号あ
るいはスイッチＳＷによって、アドレスマッピングを通
常（ファームウェアの更新時以外の状態）に戻す。

【００２７】なおこの実施例では、不揮発性メモリ５０
及びメモリカード８０に対するアドレスは、１６進法表
現で、更新時には図３に示すように、また更新時以外の
時には図４に示すように、それぞれアドレスマッピング
されるようになっている。

【００２８】すなわち、更新時には、不揮発性メモリ５
０は、図３（ａ）に示すように先頭アドレス「４０００
０」〜最終アドレス「５ＦＦＦＦ」に、これに対し、メ
モリカード８０においては、図３（ｂ）に示すように、
ファームウェア領域８１は先頭アドレス「Ｃ００００」
〜最終アドレス「ＤＦＦＦＦ」に、またＩＰＬ領域８２
は先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦ
ＦＦ」に、それぞれアドレスマッピングされるようにな
っている。

【００２９】一方更新時以外の時には、不揮発性メモリ
５０は、図４（ａ）に示すように先頭アドレス「Ｅ００
００」〜最終アドレス「ＦＦＦＦＦ」に、これに対し、
メモリカード８０のユーザ領域８３は、図４（ｂ）に示
すように先頭アドレス「４００００」〜最終アドレス
「７ＦＦＦＦ」にアドレスマッピングされるようになっ
ている。

【００３０】次に、ＩＰＬの処理手順を説明する。

【００３１】ここに、以下に説明する「 」内の値は１
６進法表現された値である。

【００３２】図５に示すように、ＣＰＵ１０は、スター
トアドレス「ＦＦＦＦ０」で指定される内容に従って、
メモリカード８０内のプログラム先頭アドレス（この例
では「Ｅ００００」）にジャンプする。その後レジスタ
等の値を初期化し（ステップ１）、“Ｘ”をメモリカー
ド８０内のプログラム先頭アドレスと定義し、“Ｙ”を
不揮発性メモリ５０の先頭アドレスと定義し、“Ｌ”を
メモリカード８０内のプログラム最終アドレスと定義す
る（ステップ２）。なお、この実施例においては、Ｘの
値は「Ｃ００００」に、Ｙの値は「４００００」に、Ｌ
の値は「ＤＦＦＦＦ」に、それぞれ定義される。次にＣ
ＰＵ１０は、Ｘ番地の内容をＹ番地へ転送した後（ステ
ップ３）、“Ｘ”を（Ｘ＋１）と、また“Ｙ”を（Ｙ＋
１）と、それぞれ再定義する（ステップ４）。更に、Ｘ
の値が、Ｌの値よりも大きいか否かを判断し（ステップ
５）、この判断の結果、小さい場合には上記ステップ３
に戻りこのステップ以降を実行し、一方、大きい場合は
処理を終了する。

【００３３】以上説明したように本実施例によれば、次
に示すような利点がある。 （１）従来の如く装置本体に設けられたファームウェア
を記録したＲＯＭの交換が不要となる。従って、出荷済
み製品に対しても、ファームウェアを書き込んだメモリ
カードがあれば、既存のファームウェアをユーザ側で更
新することが可能である。 （２）装置本体に組み込まれるべくＲＯＭに予めファー
ムウェアを書き込んでおく必要がないため、同一のハー
ドウェアで異なる機能を持つ製品に対しては、組み立て
段階では同一工程で良いこととなる。 （３）装置本体側でＩＰＬ用のＲＯＭが不要である。 （４）メモリカードは、更新時以外はユーザ領域（アプ
リケーション領域）として使用することができる。 （５）出荷検査プログラムのマシンコードを書いたメモ
リカードを容易すれば、製品時のファームウェアに検査
プログラムが不要となり装置本体側の不揮発性メモリの
容量を節約できる。

【００３４】なお上述した実施例では、ＩＰＬ及びファ
ームウェアをメモリカードに書き込むようにしている
が、そのＩＰＬは、メモリカードに書き込まれるファー
ムウェアの内容には依存しないので、ファームウェアの
みをメモリカードに書き込み、ＩＰＬを装置本体に組み
込まれるＲＯＭに書き込むようにしても良い。

【００３５】

【発明の効果】以上説明したように本発明によれば、制
御手段が実行するファームウェアの内容を、本体側に対
して着脱可能なカード型記憶手段から読み出したファー
ムウェアの内容に書き替えるようにしたので、ファーム
ウェアの更新を容易に行うことができる。

【００３６】また従来の如く熟練した作業者でなくて
も、ユーザ側でファームウェアの更新操作を容易に行う
ことができる。

【図面の簡単な説明】

【図１】本発明に係るファームウェアのバージョンアッ
プ方法を適用したシステムの一実施例を示すブロック
図。

【図２】本実施例におけるメモリカードの構成を示す
図。

【図３】本実施例におけるファームウェアの更新時の不
揮発性メモリ及びメモリカードへのアドレスマッピング
を説明するための図。

【図４】本実施例におけるファームウェアの更新時以外
の不揮発性メモリ及びメモリカードへのアドレスマッピ
ングを説明するための図。

【図５】本実施例におけるＩＰＬ（Initial Program Lo
der ）の処理手順を示すフローチャート。

【符号の説明】

１０…中央処理装置、２０…アドレスデコーダ回路、 ３０、４０…チップセレクト回路、５０…不揮発性メモ
リ、 ６０…インタフェース、７０…装置本体、８０…メモリ
カード、 ８１…ファームウェア領域、８２…ＩＰＬ領域、 ８３…ユーザ領域。

Claims (1)

【特許請求の範囲】
1. 【請求項１】本体側に設けられた制御手段が実行するフ
   ァームウェアのバージョンアップ方法において、 前記本体側に、ファームウェアを記憶する読み書き可能
   な記憶手段を設けると共に、バージョンアップされたフ
   ァームウェアが記憶され前記本体側に対して着脱可能な
   カード型記憶手段を設け、 前記制御手段は、前記カード型記憶手段から読み込んだ
   記憶情報に基づいて前記記憶手段の内容を更新すること
   を特徴とするファームウェアのバージョンアップ方法。