JP2001117766A

JP2001117766A - マスクｒｏｍのパッチ機能を備えた情報処理装置

Info

Publication number: JP2001117766A
Application number: JP30121199A
Authority: JP
Inventors: Koji Kakihara; 宏治垣原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-10-22
Filing date: 1999-10-22
Publication date: 2001-04-27
Also published as: US6314024B1

Abstract

(57)【要約】【課題】マスクＲＯＭ装置に対してバグのあるマスクＲ
ＯＭ部分を迂回して正常に実行する装置の提供。【解決手段】プログラムが書き込まれた読み出し専用の
記憶手段と、前記読み出し専用の記憶手段に書き込まれ
たプログラムのモジュールについて差し替え用のモジュ
ールを格納する書き換え可能な不揮発性の記憶手段と、
前記書き換え可能な不揮発性の記憶手段に書き込まれた
差し替えモジュールを格納する読み出し及び書き込み可
能な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、
前記ＣＰＵは、前記読み出し専用の記憶手段に書き込ま
れた前記モジュールの代わりに、前記読み出し及び書き
込み可能な記憶手段に格納された差し替えモジュールを
読み出して実行するように構成され、前記読み出し専用
の記憶手段に書き込まれた不具合を含む前記モジュール
の実行を回避する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置に関
し、特に、マスクＲＯＭ等の読み出し専用型の記憶手段
に書き込まれたプログラム及びデータをＣＰＵで実行す
る装置において読み出し専用型の記憶手段に書き込まれ
たプログラム及びデータの修正（パッチ）を可能とする
装置に関する。

【０００２】

【従来の技術】組込み装置において、ＣＰＵで実行され
る制御プログラム等は、一般に、マスクＲＯＭ（読み出
し専用メモリ）に書き込まれている。このマスクＲＯＭ
は、製造段階で、例えばマスクデータに基づくイオン注
入マスクを用いてウェハ上のメモリセルトランジスタに
イオン注入しトランジスタの閾値電圧Ｖ_THを変えること
でデータの書き込みを行なうものであり、製造後にデー
タの修正を行なう（パッチをあてる）ことはできない。

【０００３】組込み型装置において、マスクＲＯＭにプ
ログラムを書き込む前に、評価段階において、プログラ
ムのバグの検出作業が行われる。

【０００４】組込み型装置において、マスクＲＯＭに書
き込まれたプログラムにバグが検出されたり、プログラ
ムが参照するテーブルデータ等に変更が生じた場合、該
マスクＲＯＭを交換することが必要とされる。また、マ
スクＲＯＭを内蔵したシングルチップ型のマイクロコン
ピュータでは、マスクＲＯＭを交換することはそもそも
不可能であることから、マスクＲＯＭを内蔵したマイク
ロコンピュータ自体を交換することになり、資源、コス
トの面で無駄であり、製品開発、販売戦略上の点でも、
不都合且つ不利益である。

【０００５】ところで、数ＫＢ〜数百ＫＢような比較的
小容量のプログラムであれば、電気的に書き換え可能な
ＲＯＭ（Electrically Erasable and Programable
ROM）に書き込み、修正が必要な場合、書き換えを行う
ことができる。しかしながら、組込み型装置は高機能
化、制御の複雑化に伴い、組込み型装置に用いられる制
御用のＯＳ（オペレーティングシステム）等のプログラ
ム・コードは大型化し、その結果、マスクＲＯＭの記憶
容量も増大し、プログラム上のバグが、評価段階で検出
されず、マスクＲＯＭに書き込まれたプログラムの潜在
的に残る可能性も増えている。これは、プログラムの大
型化に伴い、限られた時間の作業工程で、完全にバグを
検出して修正することが困難となってきているためであ
る。また、プログラムが数十ＭＢ（メガバイト）にもな
り、ＲＯＭで商品化したのでは高価となり、組込み型製
品のニーズに適合しなくなる場合もある。

【０００６】

【発明が解決しようとする課題】上記したように、従来
の方法は、下記記載の問題点を有している。

【０００７】組込み製品のプログラムの大規模化に伴
い、マスクＲＯＭに書き込まれたプログラムには、バグ
がそのまま残されている可能性が高くなってきている、
ということである。

【０００８】このため、組込み製品等において、マスク
ＲＯＭのパッチ機能（バグの修正）を、安価に且つ効率
的に実現する手段が求められている。

【０００９】なお、マスクＲＯＭに書き込まれたプログ
ラムのパッチ機能を実現する装置として、例えば特開平
７−６４７８４号公報には、マスクＲＯＭ内蔵のシング
ルチップ型マイクロコンピュータの機能端子を減らし、
外付け回路を不要とし、マイクロコンピュータ製造後に
プログラムのバグが存在するアドレスの実行を回避して
修正後のプログラムを実行できるようにしたシングルチ
ップ型のマイクロコンピュータが提案されている。この
従来のマイクロコンピュータは、マイクロコンピュータ
でプログラムの実行が開始された後、特定アドレスに達
すると、分岐命令を実行し、特定アドレスとは異なるア
ドレスから始まるプログラムを実行することにより、プ
ログラムのバグが存在するアドレスの実行を回避して修
正後のプログラムを実行できるようにしたものである。

【００１０】図６は、上記特開平７−６４７８４号公報
に提案される従来のマイクロコンピュータの構成を示す
図である。図６を参照すると、この従来のマイクロコン
ピュータ６００は、プログラムカウンタ６０１と、ＲＯ
Ｍ（リード・オンリー・メモリ）６０３と、ＲＡＭ（ラ
ンダム・アクセス・メモリ）６０４と、フェッチした命
令を解読して実行する命令実行部６０５と、選択回路６
０７と、分岐命令発生回路６０８と、比較回路６０６
と、レジスタ６０９と、シリアルインタフェース６１０
と、アドレスバス６０２と、データバス６１１とを備え
ており、マイクロコンピュータ６００に接続される外部
メモリ６１４は修正プログラムを記憶するものである。

【００１１】比較回路６０６は、プログラムカウンタ６
０１からアドレスバス６０２に出力されるアドレス信号
をレジスタ６０９に記憶保持されている内容と比較し、
両者が一致した場合、ハイレベルの選択信号６１２を出
力し、一致しない場合ロウレベルを出力する。選択回路
６０７は、選択信号６１２がハイレベルのときは分岐命
令発生回路６０８の出力を選択し、選択信号２１２がロ
ーレベルのときはデータバス６１１上のデータ（フェッ
チした命令）を選択して命令実行部６０５に出力する。
分岐命令発生回路６０８は、予め定められた所定番地へ
分岐する分岐命令のコードを出力する。レジスタ６０９
は、命令実行部６０５でプログラムの実行を回避したい
特定アドレスを記憶保持するレジスタである。シリアル
インタフェース６１０は、外部メモリ６１４の内容をマ
イクロコンピュータ６００の内部に取り込み、データバ
ス６１１に出力する。外部メモリ６１４は、不揮発性の
メモリよりなり、プログラムのバグのアドレス及びバグ
修正後のプログラムが格納されている。

【００１２】この従来のマイクロコンピュータの動作に
ついてその概要を以下に説明する。電源投入時等マイク
ロコンピュータ６００のパワーオンリセット時にリセッ
ト解除につづいて初期化プログラムにて、ＲＯＭのバグ
の修正を行う場合、外部メモリ６１４からプログラムの
バグのアドレスと、修正後のプログラムをシリアルイン
タフェース６１０を介してデータバス６１１に読み出
し、修正後のプログラムをＲＡＭ６０４の所定の先頭ア
ドレスから格納し、レジスタ６０９には、バグアドレス
を設定する。

【００１３】図７は、ＲＯＭ６０３とＲＡＭ６０４の内
容の一例と動作を模式的に説明する図である。ＲＯＭ６
０３のプログラムのバグアドレスは１２００Ｈ、１２０
２Ｈ（Ｈはヘキサデシマル表示を表す）であるものとす
る。初期化プログラム実行後、プログラムカウンタ６０
１のアドレスがバグの存在するアドレス１２００Ｈに到
達すると、比較回路６０６はハイレベルの選択信号６１
２を出力し、選択回路６０７は、分岐命令発生回路６０
８の出力である分岐命令（ＢＲ！Ｆ７ＦＤＨ）を命令
実行部６０５に出力する。命令実行部６０５は、分岐命
令発生回路６０８からの分岐命令（ＢＲ！Ｆ７ＦＤ
Ｈ）を実行して、ＲＡＭ６０４のアドレスＦ７ＦＤＨに
分岐する（図７の）。その際、プログラムカウンタ６
０１の内容Ｆ７ＦＤＨは、レジスタ６０９の内容と異な
るため、命令実行部６０５には、ＲＡＭ６０４のアドレ
スＦ７ＦＤＨから読み出された内容がデータバス６１１
から選択回路６０７を介して取り込まれる。ＲＡＭ６０
４のアドレスＦ７ＦＤＨには、修正プログラムが格納さ
れている先頭アドレスに分岐する分岐命令（ＢＲ！Ｆ
７０２Ｈ）が格納されており、命令実行部６０５でこの
分岐命令（ＢＲ！Ｆ７０２Ｈ）を実行することで、Ｒ
ＡＭ６０４に格納された修正後のプログラムの先頭アド
レスＦ７０２Ｈに分岐する（図７の）。

【００１４】そしてＲＡＭ６０４のアドレスＦ７０２Ｈ
以降に格納された修正プログラムを実行し、修正プログ
ラムの最後に付加された分岐命令（ＢＲ！１２０４
Ｈ）を実行して、もとのＲＯＭ６０３のバグプログラム
の次のアドレス１２０４Ｈに分岐し（図７の）、かか
る一連の動作により、ＲＯＭ６０３のアドレス１２００
Ｈ〜１２０２Ｈのバグプログラムを回避して、以降のプ
ログラムが引き続き実行される。

【００１５】また、マスクＲＯＭへのパッチ機能を提供
する装置として、本願出願人による特願平１１−２４８
５４５号（本願出願時未公開）には、命令を解読して実
行する命令実行部で実行されるプログラム命令及び／又
はデータが書き込まれているＲＯＭと、ＲＯＭに書き込
まれているプログラム命令及び／又はデータを修正する
ための修正プログラム命令／又は修正データを記憶する
ＲＡＭと、を備え、アドレスバス上にそれぞれ出力され
る命令フェッチアドレス信号、及び、メモリアクセスア
ドレス信号が予め設定された修正対象アドレス範囲内に
あることを検出したとき、前記アドレス信号にてアクセ
スされるＲＯＭから読み出された内容の代わりに、前記
アドレス信号に対応したアドレスでアクセスされるＲＡ
Ｍから読み出された内容である修正プログラム命令又は
修正データを選択して、命令実行部に供給するように制
御する手段を備えたマイクロコンピュータの構成が開示
されている。

【００１６】本発明は、上記特開平７−６４７８４号公
報及び特願平１１−２４８５４５号等に記載された手法
とは別の手法で、マスクＲＯＭに書き込まれたプログラ
ムの一部を迂回して実行する装置を提供することを目的
とする。

【００１７】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、プログラムが書き込まれた読み出し専用
の記憶手段と、前記読み出し専用の記憶手段に書き込ま
れたプログラムのうち１又は複数のモジュールに対し
て、差し替え用のモジュールを格納する書き換え可能な
不揮発性の記憶手段と、読み出し及び書き込み可能な記
憶手段と、ＣＰＵ（中央処理装置）と、を備え、前記読
み出し及び書き込み可能な記憶手段には、前記書き換え
可能な不揮発性の記憶手段に書き込まれた差し替えモジ
ュールが格納され、前記ＣＰＵは、前記読み出し専用の
記憶手段に書き込まれた前記モジュールの代わりに、前
記読み出し及び書き込み可能な記憶手段に格納された前
記差し替えモジュールを読み出して実行することで、前
記読み出し専用の記憶手段に書き込まれた前記モジュー
ルの実行を回避するように構成されてなる、ことを特徴
とする。

【００１８】また本発明は、プログラムが書き込まれた
読み出し専用の記憶手段と、前記プログラムに対する修
正アドレスと修正内容とを対応させて格納する書き換え
可能な不揮発性の記憶手段と、読み出し及び書き込み可
能な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、
前記読み出し専用の記憶手段に書き込まれたプログラム
がすべて前記読み出し及び書き込み可能な記憶手段に転
写され、前記読み出し及び書き込み可能な記憶手段上に
格納された前記プログラムに対して、前記書き換え可能
な不揮発性の記憶手段に格納されている修正アドレスの
内容を前記修正アドレスに対応する修正内容で書き換
え、前記ＣＰＵは、前記読み出し及び書き込み可能な記
憶手段に格納され修正が施されたプログラムを実行する
ことで、前記読み出し専用の記憶手段に書き込まれたプ
ログラムの実行を回避する構成とされている。

【００１９】さらに、本発明においては、プログラムが
書き込まれた読み出し専用の記憶手段と、前記読み出し
専用の記憶手段に書き込まれたプログラムのうち修正対
象のモジュールについて修正アドレスと修正内容を対応
させて格納する書き換え可能な不揮発性の記憶手段と、
前記読み出し専用の記憶手段に書き込まれたプログラム
をモジュール単位に格納する読み出し及び書き込み可能
な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、前
記読み出し及び書き込み可能な記憶手段には、前記読み
出し専用の記憶手段に書き込まれたプログラムのうち修
正対象のモジュールが転写され、前記読み出し及び書き
込み可能な記憶手段に転写された前記モジュールに対し
て、前記書き換え可能な不揮発性の記憶手段に格納され
ている修正アドレスの内容を該修正アドレスに対応する
修正内容で書き換え、前記ＣＰＵは、前記読み出し専用
の記憶手段に書き込まれた前記モジュールの代わりに、
前記読み出し及び書き込み可能な記憶手段に転写され修
正が施されたモジュールを実行することで、前記読み出
し専用の記憶手段に書き込まれた前記モジュールの実行
を回避するように構成されている。

【００２０】本発明は、プログラムが書き込まれた読み
出し専用の記憶手段と、前記読み出し専用の記憶手段に
書き込まれたプログラムのうち修正対象のモジュールに
ついて修正アドレスと修正内容を対応させて格納する書
き換え可能な不揮発性の記憶手段と、読み出し及び書き
込み可能な記憶手段と、ＣＰＵ（中央処理装置）と、を
備え、前記読み出し専用の記憶手段のアドレス空間は複
数のスロットに分割され、前記読み出し及び書き込み可
能な記憶手段のアドレス空間も、前記読み出し専用の記
憶手段に対応して複数のスロットに分割され、前記読み
出し専用の記憶手段に書き込まれたプログラムのうち修
正対象のスロットの内容が前記読み出し及び書き込み可
能な記憶手段の対応するスロットに転写され、前記読み
出し及び書き込み可能な記憶手段の前記スロットに転写
されたプログラムに対して、前記書き換え可能な不揮発
性の記憶手段に格納されている修正アドレスの内容を該
修正アドレスに対応する修正内容で書き換え、前記ＣＰ
Ｕは、前記読み出し専用の記憶手段の前記スロットの代
わりに、前記読み出し及び書き込み可能な記憶手段の前
記スロット上の修正が施されたプログラムを実行するこ
とで、前記読み出し専用の記憶手段の前記スロットのプ
ログラムの実行を回避するように構成されている。

【００２１】

【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、読み出し専用型の記憶手段（マスクＲ
ＯＭ）に書き込まれたプログラムのうち、修正対象箇所
を含む部分の実行を、読み出し及び書き込み可能な記憶
手段（ＲＡＭ）を用いて回避するようにしたものであ
り、読み出し専用型の記憶手段（マスクＲＯＭ）に書き
込まれたプログラムのうち差し替えが必要な部分をモジ
ュール単位でＲＡＭを用いて差し替えを行い、あるい
は、ＲＡＭに転写したモジュールに対して修正を施し、
修正が施されたＲＡＭ上のモジュールを実行するもので
あり、上記特開平７−６４７８４号公報及び特願平１１
−２４８５４５号等に記載された手法とは、相違してい
る。

【００２２】本発明の第１の実施の形態においては、プ
ログラムが書き込まれた読み出し専用の記憶手段（マス
クＲＯＭ）と、前記読み出し専用の記憶手段に書き込ま
れたプログラムのモジュールについて差し替え用のモジ
ュールを格納する書き換え可能な不揮発性の記憶手段
（ＦＲＯＭ）と、読み出し及び書き込み可能な記憶手段
（ＲＡＭ）と、ＣＰＵ（中央処理装置）と、を備え、前
記書き換え可能な不揮発性の記憶手段（ＦＲＯＭ）に書
き込まれた差し替えモジュールが読み出し及び書き込み
可能な記憶手段（ＲＡＭ）に格納され、前記ＣＰＵは、
前記読み出し専用の記憶手段（マスクＲＯＭ）に書き込
まれた前記モジュールの代わりに、前記読み出し及び書
き込み可能な記憶手段（ＲＡＭ）に格納された差し替え
用モジュールをアクセスして実行することで、前記読み
出し専用の記憶手段（ＦＲＯＭ）に書き込まれた不具合
を含む前記モジュールの実行を回避する。

【００２３】また、本発明の第２の実施の形態において
は、プログラムが書き込まれた読み出し専用の記憶手段
（マスクＲＯＭ）と、前記プログラムの修正アドレスと
修正内容を対応させて格納する書き換え可能な不揮発性
の記憶手段（ＦＲＯＭ）と、前記読み出し専用の記憶手
段（マスクＲＯＭ）に書き込まれたプログラムを格納す
る読み出し及び書き込み可能な記憶手段（ＲＡＭ）と、
ＣＰＵ（中央処理装置）と、を備え、前記読み出し専用
の記憶手段（マスクＲＯＭ）に書き込まれたプログラム
がすべて前記読み出し及び書き込み可能な記憶手段（Ｒ
ＡＭ）に転写されて前記読み出し及び書き込み可能な記
憶手段にプログラムの実行イメージとして格納され、前
記読み出し及び書き込み可能な記憶手段に格納された実
行イメージに対して、前記書き換え可能な不揮発性の記
憶手段（ＦＲＯＭ）に格納されている修正アドレスの内
容を修正内容で上書きし、前記ＣＰＵは、前記読み出し
及び書き込み可能な記憶手段に格納された修正済みのプ
ログラムを実行することで、前記読み出し専用の記憶手
段に書き込まれた不具合を含む前記モジュールの実行を
回避する。

【００２４】また、本発明の第３の実施の形態において
は、プログラムが書き込まれた読み出し専用の記憶手段
（マスクＲＯＭ）と、前記読み出し専用の記憶手段（マ
スクＲＯＭ）に書き込まれたプログラムのうち修正対象
のモジュールについて修正アドレスと修正内容を対応さ
せて格納する書き換え可能な不揮発性の記憶手段（ＦＲ
ＯＭ）と、前記読み出し専用の記憶手段（マスクＲＯ
Ｍ）に書き込まれたプログラムをモジュール単位に格納
する読み出し及び書き込み可能な記憶手段（ＲＡＭ）
と、ＣＰＵ（中央処理装置）と、を備え、前記読み出し
及び書き込み可能な記憶手段（ＲＡＭ）には、前記読み
出し専用の記憶手段（マスクＲＯＭ）に書き込まれたプ
ログラムのうち修正対象のモジュールが転写されて前記
読み出し及び書き込み可能な記憶手段（ＲＡＭ）上には
前記モジュールの実行イメージが展開され、前記読み出
し及び書き込み可能な記憶手段に（ＲＡＭ）格納された
前記モジュールの実行イメージに対して、前記書き換え
可能な不揮発性の記憶手段（ＦＲＯＭ）に格納されてい
る前記モジュールに対する修正アドレスの内容を、該ア
ドレスに対応する修正内容で上書きし、前記ＣＰＵは、
前記読み出し専用の記憶手段に書き込まれた前記モジュ
ールの代わりに、前記読み出し及び書き込み可能な記憶
手段に格納されており修正が施されたモジュールを読み
出して実行する。

【００２５】さらに、本発明の第４の実施の形態におい
ては、プログラムが書き込まれた読み出し専用の記憶手
段（マスクＲＯＭ）と、前記読み出し専用の記憶手段に
書き込まれたプログラムのうち修正対象のモジュールに
ついて修正アドレスと修正内容を対応させて格納する書
き換え可能な不揮発性の記憶手段（ＦＲＯＭ）と、読み
出し及び書き込み可能な記憶手段（ＲＡＭ）と、ＣＰＵ
（中央処理装置）と、を備え、前記読み出し専用の記憶
手段（マスクＲＯＭ）は複数のスロットに分割され、前
記読み出し及び書き込み可能な記憶手段（ＲＡＭ）も、
前記読み出し専用の記憶手段（マスクＲＯＭ）に対応し
て、同様に複数のスロットに分割され、前記読み出し専
用の記憶手段（マスクＲＯＭ）に書き込まれたプログラ
ムのうち修正対象のスロットの内容が前記読み出し及び
書き込み可能な記憶手段（ＲＡＭ）の対応するスロット
に転写され、前記読み出し及び書き込み可能な記憶手段
（ＲＡＭ）の前記スロットに格納されたプログラムに対
して、前記書き換え可能な不揮発性の記憶手段（ＦＲＯ
Ｍ）に格納されている前記スロットに対する修正アドレ
スの内容を、該アドレスに対応する修正内容で上書き
し、前記ＣＰＵは、前記読み出し専用の記憶手段の前記
スロットの代わりに、前記読み出し及び書き込み可能な
記憶手段のスロットの修正が施されたモジュールを読み
出して実行するように構成されており、前記読み出し専
用の記憶手段に書き込まれた不具合（バグ）等を含む前
記モジュールの実行を回避する。

【００２６】このように、本発明の実施の形態おいて
は、電池駆動（バッテリ駆動）型装置に適用可能とする
ため、パッチの情報や差し替えモジュールは、電池残量
がなくなっても、記憶状態を保持するフラッシュ型ＲＯ
Ｍ（ＦＲＯＭ）に格納する。このＦＲＯＭはマスクＲＯ
Ｍにくらべサイズが小さく、また、マスクＲＯＭのバグ
が発見された場合、外部からパッチ情報や、差し替えモ
ジュールを更新することができる。

【００２７】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく本発明の実施例について説明する。図
１は、本発明の一実施例の構成を示す図である。図１を
参照すると、マスクＲＯＭ１０３に書き込まれたプログ
ラムをＣＰＵ１０２が実行するバッテリ駆動型のコンピ
ュータ装置１０１において、必要な情報を保持しておく
ため、電源オフ時にも保持しておかなければならない情
報は、フラッッシュＲＯＭ（一括消去型の電気的に消去
及び書き換え可能な読み出し専用メモリ、「ＦＲＯＭ」
という）１０５に格納される。パッチ情報や差し替えモ
ジュールもＦＲＯＭ１０５に格納される。

【００２８】一方、ＦＲＯＭ１０５を用いない場合、電
気的にバックアップされたＲＡＭ１０６、又はＮＶＲＡ
Ｍ（不揮発型のＲＡＭ）上に必要なプログラムや情報を
保持しておくようにしてもよい。この場合、ＦＲＯＭ１
０５に格納される情報はＲＡＭ１０６上に格納される。

【００２９】本発明の第１の実施例として、プログラム
のモジュール単位の差し替えについて説明する。

【００３０】モジュールは、所定の機能を実現するプロ
グラムの開発単位をいい、例えば数ＫＢ（キロバイト）
〜１００ＫＢ程度のプログラムサイズとされる。

【００３１】図２は、本発明の第１の実施例において、
マスクＲＯＭに格納されているモジュールの差し替えを
説明するための模式図である。図２において、ＣＰＵ２
０２、マスクＲＯＭ２０３、ＲＡＭ２０４、ＦＲＯＭ２
０５は、図１のＣＰＵ１０２、マスクＲＯＭ１０３、Ｒ
ＡＭ１０４、ＦＲＯＭ１０５に対応している。

【００３２】バグがマスクＲＯＭ２０３上のオリジナル
モジュール２１０に存在している場合、該モジュールの
差し替え用モジュールをＦＲＯＭ２０５上に差し替えモ
ジュール２１２として用意する。

【００３３】コンピュータ装置２０１の起動時に、ＦＲ
ＯＭ２０５上の差し替えモジュール２１２を、ＲＡＭ２
０４上へコピーして、差し替えモジュール２１１を作成
する。

【００３４】コンピュータ装置２０１は、差し替えモジ
ュール２１１を読むことで、どのモジュールがＲＡＭ２
０４上へ差し替えられたかを認識する。

【００３５】プログラムを実行する時、ＣＰＵ２０２で
は、マスクＲＯＭ２０３上のオリジナルモジュール２１
０をスキップして、該当するモジュールの機能は、ＲＡ
Ｍ２０４に展開された、差し替えモジュール２１１を実
行する。

【００３６】ＣＰＵ２０２は、マスクＲＯＭ２０３上の
オリジナルモジュール２１０の実行にあたり、該オリジ
ナルモジュール２１０を読み出す代わりに、ＲＡＭ２０
４の差し替えモジュール２１１を読み出して実行する。
アドレスの切換制御は、ＣＰＵ２０２がマスクＲＯＭ２
０３上のプログラム２２０を実行して行き、モジュール
２１０へのアクセスを行う場合、分岐命令の実行、又
は、マスクＲＯＭ２０３からＲＡＭ２０４へのアクセス
の切換により、ＲＡＭ２０４の差し替えモジュール２１
１側に切り換えられ、差し替えモジュール２１１の実行
後、マスクＲＯＭ２０３上のモジュール２１０の最終ア
ドレスの次のアドレスに格納されているプログラム２２
２に復帰する制御が行われる。

【００３７】プログラムが連続的に実行される（分岐等
がないと）と仮定したときの実行順は、マスクＲＯＭ２
０３上のプログラム２２０→ＲＡＭ２０４上の差し替え
モジュール２１１→マスクＲＯＭ上のプログラム２２２
と進み、バグのあるオリジナルモジュール２１０の実行
を回避している。

【００３８】本発明の第２の実施例について説明する。
本発明の第２の実施例は、マスクＲＯＭの内容を全てＲ
ＡＭにコピーし、パッチをＲＡＭ上へ当てるようにした
ものである。本発明の第２の実施例は、マスクＲＯＭが
記憶容量が比較的小さい場合に有効である。

【００３９】図３は、本発明の第２の実施例を説明する
ための図である。マスクＲＯＭ３０３に書き込まれてい
るプログラムを読み出してＲＡＭ３０４に転写し、ＲＡ
Ｍ３０４対してパッチをあてる。ＣＰＵ３０３は、パッ
チが当てられたプログラムを格納したＲＡＭ３０４のプ
ログラムを実行する。

【００４０】本発明の第２の実施例の動作について説明
する。コンピュータ装置３０１の起動時にマスクＲＯＭ
３０３の内容３１０を、全てＲＡＭ３０４へコピーまた
はロードし、ＲＡＭ３０４上に実行イメージ３１１を作
成する。

【００４１】次に、ＲＡＭ３０４上に展開された実行イ
メージ３１１に対して、ＦＲＯＭ３０５に格納されてい
るパッチ情報３１２を上書きする。

【００４２】パッチ情報３１２は、図３に示すように、
パッチ情報テーブル３０６に、パッチを適用するアドレ
スとパッチ内容（修正内容）の対としてテーブル形式で
ＦＲＯＭ３０５に格納されている。パッチは、通常、数
バイト〜数百バイトのオーダとされる。図３に示す例で
は、ＲＡＭ３０４に上書きされるパッチは、パッチ３１
３、３１４、３１５の３個所とされている。

【００４３】本発明の第２の実施例では、ＲＡＭ３０４
上のプログラムイメージ３１１は、パッチによってバグ
が回避されているため、直接、連続実行できる。

【００４４】プログラムが連続的に実行されると仮定し
たときの実行順は、ＲＡＭ上のプログラムを実行イメー
ジ３１１の先頭から３２０のように順に実行する。

【００４５】次に本発明の第３の実施例について説明す
る。本発明の第３の実施例は、マスクＲＯＭの内容をモ
ジュール単位にＲＡＭにコピーし、ＲＡＭにコピーされ
たモジュール単位の実行イメージに対して、パッチを当
てるようにしたものである。本発明の第３の実施例は、
前記第１の実施例で説明したモジュール単位の差し替え
に、第２の実施例で説明したパッチ部分だけの上書きを
適用したものであり、前記第１の実施例に比べＦＲＯＭ
の消費が少なく、前記第２の実施例に比べＲＡＭの容量
が少なく済む。

【００４６】図４は、本発明の第３の実施例を説明する
ための図である。コンピュータ装置４０１の起動時に、
マスクＲＯＭ４０４バグのあるモジュール４１０を、Ｒ
ＡＭ４０４にコピーし、その上に、ＦＲＯＭのパッチ情
報４１２を上書きすることで、パッチされた実行イメー
ジ４１１をＲＡＭ４０４上に得る。図４に示す例では、
パッチは４１３、４１４、４１５の３つが適用されてい
る。

【００４７】プログラムが連続的に実行されると仮定し
たときの実行順（命令フェッチの順番）は、マスクＲＯ
Ｍ４０３上のプログラム４２０→ＲＡＭ４０４上の４２
１→マスクＲＯＭ４０３上のプログラム４２２と進む。

【００４８】本発明の第３の実施例において、どのモジ
ュールをＲＡＭ４０４上へコピーするかは、ＦＲＯＭ４
０５上に格納されるパッチ情報テーブル４１２へ予め設
定しておく。パッチ情報テーブルは、図４で４０６とし
て示すように、モジュール毎にパッチ情報からなり、モ
ジュール名、パッチアドレス、パッチのセットからな
る。

【００４９】次に、本発明の第４の実施例について説明
する。本発明の第４の実施例は、マスクＲＯＭ５０３を
複数のスロットに分割し、ＲＡＭ５０４上のスロットと
差し替えて、ＣＰＵ５０２から、アドレス空間上、連続
して見えるようにしたものである。

【００５０】本発明の第４の実施例は、パッチを当てた
ＲＡＭ５０４のスロットが、マスクＲＯＭ５０３のオリ
ジナルなスロット５１４の代替となる。

【００５１】ＣＰＵ５０２からは連続したアドレスを実
行すれば、パッチが当てられたスロットだけ、ＲＡＭス
ロットが実行される。

【００５２】図５は、本発明の第４の実施例を説明する
ための図である。図５を参照すると、マスクＲＯＭ５０
３は、複数のスロット（＃１、＃２、…）に分割されて
いる。

【００５３】ＲＡＭ５０４も、マスクＲＯＭ５０３と同
じサイズの複数のスロットに分割されており、ＲＡＭ５
０４のスロットはマスクＲＯＭの任意のスロットに差し
替え可能に構成されている。

【００５４】コンピュータ装置５０１の起動時に、パッ
チの適用が必要なマスクＲＯＭスロット＃４の実行イメ
ージ５１４は、ＲＡＭ５０４にコピーされ、ＦＲＯＭ５
０５に格納されているパッチ情報テーブル５１７の内容
に従い、ＲＡＭ５０４にコピーされた内容に対してパッ
チが当てられる。図５に示す例では、スロット＃４に対
してパッチは５１８が１つ適用されている。

【００５５】プログラムが連続的に実行されると仮定し
たときの実行順は、マスクＲＯＭ５０３上のプログラム
５２０→ＲＡＭ上のプログラム５２１→マスクＲＯＭ上
のプログラム５２２と進む。

【００５６】本発明の第４の実施例において、どのモジ
ュールをＲＡＭ５０４上へコピーし、マスクＲＯＭ５０
３のスロットと差し替えるかについては、ＦＲＯＭ５０
５上のパッチ情報テーブル５１７へ予め書き込んでお
く。パッチ情報テーブルの詳細は、５０６として示すよ
うに、スロット番号、パッチアドレス、パッチのセット
からなる。ＣＰＵ５０２からのアドレスがマスクＲＯＭ
５０３のスロット＃４に該当する場合、該アドレスを読
み出しアドレスとしてＲＡＭ５０４から読み出しが行わ
れ、ＲＡＭ５０４から読み出された内容が、ＣＰＵ５０
２に不図示のバスを介して供給される。

【００５７】

【発明の効果】以上説明したように、本発明によれば、
マスクＲＯＭへのパッチ機能を安価に提供し、バグの回
避を容易化する、という効果を奏する。その理由は、本
発明においては、例えばマスクＲＯＭからＲＡＭに格納
されたモジュールに対して修正を施し、ＲＡＭ上のモジ
ュールを実行するように構成したためである。

【００５８】本発明によれば、高価な大容量ＦＲＯＭを
搭載して大規模プログラム全体を書き換えたり、バグが
発生したときにマスクＲＯＭ自体を交換することを不要
としており、低価格化を図るとともに、パッチ作業を容
易化している。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の第１の実施例を説明するための図であ
り、パッチモジュールによるモジュール単位の差し替え
を説明する図である。

【図３】本発明の第２の実施例を説明するための図であ
り、マスクＲＯＭ全体をＲＡＭにコピーしてパッチする
構成・動作を説明する図である。

【図４】本発明の第３の実施例を説明するための図であ
り、マスクＲＯＭのモジュール単位でＲＡＭにコピーし
てパッチする構成・動作を説明する図である。

【図５】本発明の第４の実施例を説明するための図であ
り、マスクＲＯＭを小さなスロットにわけて、スロット
単位でＲＡＭ上のスロットと差し代える構成・動作を説
明する図である。

【図６】従来のマスクＲＯＭのパッチ機能を備えたコン
ピュータ装置の一例を示す図である。

【図７】従来のマスクＲＯＭのパッチ動作を説明するた
めの図である。

【符号の説明】

１０１コンピュータ装置１０２ＣＰＵ１０３マスクＲＯＭ１０４ＲＡＭ１０５ＦＲＯＭ１０６電気的にバックアップされたＲＡＭ２０１コンピュータ装置２０２ＣＰＵ２０３マスクＲＯＭ２０４ＲＡＭ２０５ＦＲＯＭ２１０オリジナルモジュール２１１ＲＡＭ上の差し替えモジュール２１２ＦＲＯＭ上の差し替えモジュール２２０、２２１、２２２実行順３０１コンピュータ装置３０２ＣＰＵ３０３マスクＲＯＭ３０４ＲＡＭ３０５ＦＲＯＭ３０６パッチ情報テーブル内容３１０マスクＲＯＭ実行イメージ３１１ＲＡＭ上の実行イメージ３１２パッチ情報テーブル３１３、３１４、３１５パッチ３２０実行順４０１コンピュータ装置４０２ＣＰＵ４０３マスクＲＯＭ４０４ＲＡＭ４０５ＦＲＯＭ４１０オリジナルモジュール４１１ＲＡＭ上の実行イメージ４１２パッチ情報テーブル４０６パッチ情報テーブルの内容４１３、４１４、４１５パッチ４２０、４２１、４２２プログラム実行順５０１コンピュータ装置５０２ＣＰＵ５０３マスクＲＯＭ５０４ＲＡＭ５０５ＦＲＯＭ５１１スロット１実行イメージ５１４オリジナルスロット実行イメージ５１６ＲＡＭ上の差し替えスロット実行イメージ５１７パッチ情報テーブル５０６パッチ情報テーブル内容５１８パッチ５２０、５２１、５２２プログラム実行順６００マイクロコンピュータ６０１プログラムカウンタ６０２アドレスバス６０３ＲＯＭ６０４ＲＡＭ６０５命令実行部６０６比較回路６０７選択回路６０８分岐命令発生回路６０９レジスタ６１０シリアルインタフェース６１１データバス６１４外部メモリ

Claims

【特許請求の範囲】

【請求項１】プログラムが書き込まれた読み出し専用の
記憶手段と、前記読み出し専用の記憶手段に書き込まれたプログラム
のうち１又は複数のモジュールに対して、差し替え用の
モジュールを格納する書き換え可能な不揮発性の記憶手
段と、読み出し及び書き込み可能な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、前記読み出し及び書き込み可能な記憶手段には、前記書
き換え可能な不揮発性の記憶手段に書き込まれた差し替
え用のモジュールが格納され、前記ＣＰＵは、前記読み出し専用の記憶手段に書き込ま
れた前記モジュールの代わりに、前記読み出し及び書き
込み可能な記憶手段に格納された前記差し替え用のモジ
ュールを読み出して実行することで、前記読み出し専用
の記憶手段に書き込まれた前記モジュールの実行を回避
するように構成されてなる、ことを特徴とする情報処理
装置。
【請求項２】プログラムが書き込まれた読み出し専用の
記憶手段と、前記プログラムに対する修正アドレスと修正内容とを対
応させて格納する書き換え可能な不揮発性の記憶手段
と、読み出し及び書き込み可能な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、前記読み出し専用の記憶手段に書き込まれたプログラム
がすべて前記読み出し及び書き込み可能な記憶手段に転
写され、前記読み出し及び書き込み可能な記憶手段上に格納され
た前記プログラムに対して、前記書き換え可能な不揮発
性の記憶手段に格納されている修正アドレスの内容を、
前記修正アドレスに対応する修正内容で書き換え、前記ＣＰＵは、前記読み出し及び書き込み可能な記憶手
段に格納され修正が施されたプログラムを実行すること
で、前記読み出し専用の記憶手段に書き込まれたプログ
ラムの実行を回避する構成とされている、ことを特徴と
する情報処理装置。
【請求項３】プログラムが書き込まれた読み出し専用の
記憶手段と、前記プログラムのうち修正対象の１又は複数のモジュー
ルについて修正アドレスと修正内容を対応させて格納す
る書き換え可能な不揮発性の記憶手段と、前記読み出し専用の記憶手段に書き込まれたプログラム
をモジュール単位に格納する読み出し及び書き込み可能
な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、前記読み出し及び書き込み可能な記憶手段には、前記読
み出し専用の記憶手段に書き込まれたプログラムのうち
の修正対象のモジュールがモジュール単位に転写され、前記読み出し及び書き込み可能な記憶手段に転写された
前記モジュールに対して、前記書き換え可能な不揮発性
の記憶手段に格納されている前記モジュールに対する修
正アドレスの内容を、該修正アドレスに対応する修正内
容で書き換え、前記ＣＰＵは、前記読み出し専用の記憶手段に書き込ま
れた前記モジュールの代わりに、前記読み出し及び書き
込み可能な記憶手段に転写され修正が施されたモジュー
ルを実行することで、前記読み出し専用の記憶手段に書
き込まれた前記モジュールの実行を回避するように構成
されている、ことを特徴とする情報処理装置。
【請求項４】プログラムが書き込まれた読み出し専用の
記憶手段と、前記プログラムのうち修正対象のモジュールについて修
正アドレスと修正内容を対応させて格納する書き換え可
能な不揮発性の記憶手段と、読み出し及び書き込み可能な記憶手段と、ＣＰＵ（中央処理装置）と、を備え、前記読み出し専用の記憶手段は複数のスロットに分割さ
れ、前記読み出し及び書き込み可能な記憶手段も、前記読み
出し専用の記憶手段と差し替え可能に複数のスロットに
分割され、前記読み出し専用の記憶手段に書き込まれたプログラム
のうち修正対象のスロットの内容が前記読み出し及び書
き込み可能な記憶手段の対応するスロットに転写され、前記読み出し及び書き込み可能な記憶手段の前記スロッ
トに転写されたプログラムに対して、前記書き換え可能
な不揮発性の記憶手段に格納されている前記スロットに
対する修正アドレスの内容を、該修正アドレスに対応す
る修正内容で書き換え、前記ＣＰＵは、前記読み出し専用の記憶手段の前記スロ
ットの代わりに、前記読み出し及び書き込み可能な記憶
手段の前記スロット上の修正が施されたプログラムを実
行することで、前記読み出し専用の記憶手段の前記スロ
ットのプログラムの実行を回避するように構成されてい
る、ことを特徴とする情報処理装置。
【請求項５】前記読み出し及び書き込み可能な記憶手段
が、電源断時にも記憶内容を保持する不揮発性のランダ
ムアクセスメモリで構成されていることを特徴とする請
求項１乃至４のいずれか一に記載の情報処理装置。
【請求項６】前記読み出し及び書き込み可能な記憶手段
が、電源断時にも記憶内容を保持する電源バックアップ
型のランダムアクセスメモリで構成されており、前記書
き換え可能な不揮発性の記憶手段に書き込まれるべき情
報を、前記電源バックアップ型のランダムアクセスメモ
リに格納することで、前記書き換え可能な不揮発性の記
憶手段を要しなくしたことを特徴とする請求項１乃至４
のいずれか一に記載の情報処理装置。
【請求項７】前記読み出し専用の記憶手段が、マスクＲ
ＯＭ（リードオンリメモリ）よりなり、前記読み出し及
び書き込み可能な記憶手段が、ランダムアクセスメモリ
よりなり、前記書き換え可能な不揮発性の記憶手段が、
一括消去型の電気的に書き換え可能な不揮発性メモリよ
りなる、ことを特徴とする請求項１乃至４のいずれか一
に記載の情報処理装置。