JPH08101794A - ファームウェアのプログラム書き換え方式 - Google Patents
ファームウェアのプログラム書き換え方式Info
- Publication number
- JPH08101794A JPH08101794A JP23669194A JP23669194A JPH08101794A JP H08101794 A JPH08101794 A JP H08101794A JP 23669194 A JP23669194 A JP 23669194A JP 23669194 A JP23669194 A JP 23669194A JP H08101794 A JPH08101794 A JP H08101794A
- Authority
- JP
- Japan
- Prior art keywords
- program
- ram
- memory
- memory map
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 オンライン処理時に外部パッケージのメモリ
またはハードウェア制御用のメモリとして利用できるユ
ーザーエリアを確保する。 【構成】 第１のプログラム（ファームウェアプログラ
ム）の書き換え時または装置の起動時にはフラッシュメ
モリ４，ＲＡＭ３及びブートＲＯＭ６をＣＰＵ１のアク
セス空間に配置した第１のメモリマップ（図１（ａ））
に従ってブートＲＯＭ内の第２のプログラムを実行しＲ
ＡＭへ第１のプログラムを転送する。そして転送終了後
このＲＡＭ３をＣＰＵ１のアクセス空間に配置した第２
のメモリマップ（図１（ｂ））に変換し、これに従って
オンライン処理を実行する。この結果、オンライン処理
時は第２のメモリマップにＲＡＭのみが配置されて残エ
リアはユーザーエリアとして使用でき、従って十分な容
量のエリアを確保できる。
またはハードウェア制御用のメモリとして利用できるユ
ーザーエリアを確保する。 【構成】 第１のプログラム（ファームウェアプログラ
ム）の書き換え時または装置の起動時にはフラッシュメ
モリ４，ＲＡＭ３及びブートＲＯＭ６をＣＰＵ１のアク
セス空間に配置した第１のメモリマップ（図１（ａ））
に従ってブートＲＯＭ内の第２のプログラムを実行しＲ
ＡＭへ第１のプログラムを転送する。そして転送終了後
このＲＡＭ３をＣＰＵ１のアクセス空間に配置した第２
のメモリマップ（図１（ｂ））に変換し、これに従って
オンライン処理を実行する。この結果、オンライン処理
時は第２のメモリマップにＲＡＭのみが配置されて残エ
リアはユーザーエリアとして使用でき、従って十分な容
量のエリアを確保できる。
Description
【０００１】
【産業上の利用分野】本発明は、フラッシュメモリ（以
下、ＦＲＡＭ）が搭載されるパッケージの活線挿抜をし
なくてもファームウェアのプログラムをＦＲＡＭに書き
換えできるファームウェアのプログラム書き換え方式に
関する。
下、ＦＲＡＭ）が搭載されるパッケージの活線挿抜をし
なくてもファームウェアのプログラムをＦＲＡＭに書き
換えできるファームウェアのプログラム書き換え方式に
関する。
【０００２】
【従来の技術】この種のファームウェアのプログラムを
実行するＣＰＵには、図３に示すような、メインプログ
ラムが格納されるメインメモリ（ＭＭ）２、アプリケー
ション（ＡＰＬ）プログラムが格納されるＲＡＭ３、同
様にアプリケーションプログラムが格納され電気的に書
き込み及び消去が可能な不揮発性メモリである上述のＦ
ＲＡＭ４、例えば外部装置からのプログラムデータをロ
ーディングするためのプログラムが格納されるブート
（ＢＯＯＴ）ＲＯＭ６がそれぞれアドレスバス及びデー
タバスのバスＢＳを介して接続されている。
実行するＣＰＵには、図３に示すような、メインプログ
ラムが格納されるメインメモリ（ＭＭ）２、アプリケー
ション（ＡＰＬ）プログラムが格納されるＲＡＭ３、同
様にアプリケーションプログラムが格納され電気的に書
き込み及び消去が可能な不揮発性メモリである上述のＦ
ＲＡＭ４、例えば外部装置からのプログラムデータをロ
ーディングするためのプログラムが格納されるブート
（ＢＯＯＴ）ＲＯＭ６がそれぞれアドレスバス及びデー
タバスのバスＢＳを介して接続されている。
【０００３】ここで、ＣＰＵ１のアクセスするメモリ空
間は図４に示すような構成となっている。即ち、メモリ
空間は、アドレスの若い順から、メインメモリ２の領域
であるメインメモリエリア２Ａ、ＲＡＭ３の領域である
ＲＡＭエリア３Ａ、ＦＲＡＭ４の領域であるＦＲＡＭエ
リア４Ａ、ユーザーのプログラム等の格納領域であるユ
ーザーエリア５Ａ、ブートＲＯＭ６の領域であるブート
ＲＯＭエリア６Ａとなっている。
間は図４に示すような構成となっている。即ち、メモリ
空間は、アドレスの若い順から、メインメモリ２の領域
であるメインメモリエリア２Ａ、ＲＡＭ３の領域である
ＲＡＭエリア３Ａ、ＦＲＡＭ４の領域であるＦＲＡＭエ
リア４Ａ、ユーザーのプログラム等の格納領域であるユ
ーザーエリア５Ａ、ブートＲＯＭ６の領域であるブート
ＲＯＭエリア６Ａとなっている。
【０００４】ところで、ブートＲＯＭエリア６Ａに配置
されブートＲＯＭ６に格納されているプログラムには、
ＦＲＡＭ４へ書き込むためのプログラムデータを図示し
ない外部装置からＲＡＭ３に転送するダウンロード処
理、ＲＡＭ３のプログラムデータをＦＲＡＭ４に書き込
むためのＦＲＡＭ書き込み処理、及びＦＲＡＭ４からＲ
ＡＭ３にプログラムデータを転送してＣＰＵ１にオンラ
イン処理を実行させるための再開処理等の各プログラム
が含まれている。この場合ＣＰＵ１は、起動されるとま
ずブートＲＯＭエリア６ＡをアクセスしてブートＲＯＭ
６の各プログラムを実行し、最終的にＦＲＡＭ４からＲ
ＡＭ３へのプログラムデータの転送が完了してブートＲ
ＯＭ６のプログラムの実行が終了すると、転送されたＲ
ＡＭ３のプログラムを読み出してオンライン処理を実行
する。
されブートＲＯＭ６に格納されているプログラムには、
ＦＲＡＭ４へ書き込むためのプログラムデータを図示し
ない外部装置からＲＡＭ３に転送するダウンロード処
理、ＲＡＭ３のプログラムデータをＦＲＡＭ４に書き込
むためのＦＲＡＭ書き込み処理、及びＦＲＡＭ４からＲ
ＡＭ３にプログラムデータを転送してＣＰＵ１にオンラ
イン処理を実行させるための再開処理等の各プログラム
が含まれている。この場合ＣＰＵ１は、起動されるとま
ずブートＲＯＭエリア６ＡをアクセスしてブートＲＯＭ
６の各プログラムを実行し、最終的にＦＲＡＭ４からＲ
ＡＭ３へのプログラムデータの転送が完了してブートＲ
ＯＭ６のプログラムの実行が終了すると、転送されたＲ
ＡＭ３のプログラムを読み出してオンライン処理を実行
する。
【０００５】
【発明が解決しようとする課題】このような従来装置
は、外部装置からダウンロードしたプログラムデータを
一時的に格納するエリアと、実際に走行するプログラム
のエリアとを同一のＲＡＭ３のエリアに設けているた
め、ＲＡＭ３の共通化を実現でき、従ってＣＰＵ１のメ
モリ空間を有効に活用できる。しかしながら、ＣＰＵ１
のオンライン処理時には、オンライン処理に不要なＦＲ
ＡＭエリア４Ａ及びブートＲＯＭエリア６ＡがＣＰＵ１
のメモリマップ上に常駐しているため、外部パッケージ
のメモリまたはハードウェア制御用のメモリとして利用
するユーザーエリア５Ａが十分確保できないという問題
があった。したがって本発明は、オンライン処理時に外
部パッケージのメモリまたはハードウェア制御用のメモ
リとして利用できるユーザーエリアを十分確保すること
を目的とする。
は、外部装置からダウンロードしたプログラムデータを
一時的に格納するエリアと、実際に走行するプログラム
のエリアとを同一のＲＡＭ３のエリアに設けているた
め、ＲＡＭ３の共通化を実現でき、従ってＣＰＵ１のメ
モリ空間を有効に活用できる。しかしながら、ＣＰＵ１
のオンライン処理時には、オンライン処理に不要なＦＲ
ＡＭエリア４Ａ及びブートＲＯＭエリア６ＡがＣＰＵ１
のメモリマップ上に常駐しているため、外部パッケージ
のメモリまたはハードウェア制御用のメモリとして利用
するユーザーエリア５Ａが十分確保できないという問題
があった。したがって本発明は、オンライン処理時に外
部パッケージのメモリまたはハードウェア制御用のメモ
リとして利用できるユーザーエリアを十分確保すること
を目的とする。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明は、ファームウェアのプログラムである
第１のプログラムが格納されると共に電気的な書き込み
及び消去が可能な不揮発性メモリであるフラッシュメモ
リと、実行される第１のプログラムが転送されるＲＡＭ
と、第１のプログラムのロード及び転送を行うための第
２のプログラムが格納されるブートＲＯＭと、処理の起
動時には第２のプログラムを実行して第１のプログラム
をＲＡＭに転送すると共にＲＡＭに転送された第１のプ
ログラムを実行してオンライン処理を行うＣＰＵとを備
えた装置において、第１のプログラムの書き換え時及び
装置の起動時の何れか一方の時にはフラッシュメモリ，
ＲＡＭ及びブートＲＯＭをＣＰＵのアクセス空間に配置
した第１のメモリマップにしたがって第２のプログラム
を実行しＲＡＭへ第１のプログラムを転送する転送手段
と、ＲＡＭに対し第１のプログラムの転送終了後このＲ
ＡＭをＣＰＵのアクセス空間に配置した第２のメモリマ
ップに変換するメモリマップ変換手段と、変換された第
２のメモリマップにしたがって第１のプログラムを実行
しオンライン処理を行う手段とを設けたものである。ま
た、フラッシュメモリへ書き込むための第１のプログラ
ムを外部装置からＲＡＭへ転送するダウンロード処理，
ＲＡＭへ転送された第１のプログラムをフラッシュメモ
リへ書き込むための書き込み処理，フラッシュメモリか
らＲＡＭへ第１のプログラムを転送する転送処理，及び
第２のメモリマップに変換するメモリマップ変換処理の
各プログラムを第２のプログラムとしてブートＲＯＭに
格納すると共に、メモリマップ変換手段はメモリマップ
変換処理を実行してＲＡＭの第２のメモリマップ上の配
置エリアが所定エリアとなるようにアドレス変換し、か
つ第２のメモリマップからフラッシュメモリ及びブート
ＲＯＭの各配置エリアを削除したものである。
るために本発明は、ファームウェアのプログラムである
第１のプログラムが格納されると共に電気的な書き込み
及び消去が可能な不揮発性メモリであるフラッシュメモ
リと、実行される第１のプログラムが転送されるＲＡＭ
と、第１のプログラムのロード及び転送を行うための第
２のプログラムが格納されるブートＲＯＭと、処理の起
動時には第２のプログラムを実行して第１のプログラム
をＲＡＭに転送すると共にＲＡＭに転送された第１のプ
ログラムを実行してオンライン処理を行うＣＰＵとを備
えた装置において、第１のプログラムの書き換え時及び
装置の起動時の何れか一方の時にはフラッシュメモリ，
ＲＡＭ及びブートＲＯＭをＣＰＵのアクセス空間に配置
した第１のメモリマップにしたがって第２のプログラム
を実行しＲＡＭへ第１のプログラムを転送する転送手段
と、ＲＡＭに対し第１のプログラムの転送終了後このＲ
ＡＭをＣＰＵのアクセス空間に配置した第２のメモリマ
ップに変換するメモリマップ変換手段と、変換された第
２のメモリマップにしたがって第１のプログラムを実行
しオンライン処理を行う手段とを設けたものである。ま
た、フラッシュメモリへ書き込むための第１のプログラ
ムを外部装置からＲＡＭへ転送するダウンロード処理，
ＲＡＭへ転送された第１のプログラムをフラッシュメモ
リへ書き込むための書き込み処理，フラッシュメモリか
らＲＡＭへ第１のプログラムを転送する転送処理，及び
第２のメモリマップに変換するメモリマップ変換処理の
各プログラムを第２のプログラムとしてブートＲＯＭに
格納すると共に、メモリマップ変換手段はメモリマップ
変換処理を実行してＲＡＭの第２のメモリマップ上の配
置エリアが所定エリアとなるようにアドレス変換し、か
つ第２のメモリマップからフラッシュメモリ及びブート
ＲＯＭの各配置エリアを削除したものである。
【０００７】
【作用】第１のプログラムの書き換え時及び装置の起動
時の何れか一方の時にはフラッシュメモリ，ＲＡＭ及び
ブートＲＯＭをアクセス空間に配置した第１のメモリマ
ップにしたがって第２のプログラムを実行しＲＡＭへ第
１のプログラムを転送すると共に、第１のプログラムの
転送終了後このＲＡＭをアクセス空間に配置した第２の
メモリマップに変換し、第２のメモリマップにしたがっ
てオンライン処理を実行する。したがって、オンライン
処理時には第２のメモリマップにはＲＡＭのみが配置さ
れ、残りのエリアはユーザーが利用できるエリアとして
確保されることから、十分な容量のユーザーエリアを確
保することができる。また、第２のメモリマップに変換
するメモリマップ変換処理のプログラムを第２のプログ
ラムとしてブートＲＯＭに格納すると共に、このメモリ
マップ変換処理を実行することによりＲＡＭの第２のメ
モリマップ上の配置エリアが所定エリアとなるようにア
ドレス変換し、かつ第２のメモリマップからフラッシュ
メモリ及びブートＲＯＭの各配置エリアを削除する。こ
の結果、オンライン処理時には処理に不要なメモリエリ
アがメモリマップ上から削除され、したがって各処理に
応じてＣＰＵのメモリ空間を効率良く使い分けることが
できる。
時の何れか一方の時にはフラッシュメモリ，ＲＡＭ及び
ブートＲＯＭをアクセス空間に配置した第１のメモリマ
ップにしたがって第２のプログラムを実行しＲＡＭへ第
１のプログラムを転送すると共に、第１のプログラムの
転送終了後このＲＡＭをアクセス空間に配置した第２の
メモリマップに変換し、第２のメモリマップにしたがっ
てオンライン処理を実行する。したがって、オンライン
処理時には第２のメモリマップにはＲＡＭのみが配置さ
れ、残りのエリアはユーザーが利用できるエリアとして
確保されることから、十分な容量のユーザーエリアを確
保することができる。また、第２のメモリマップに変換
するメモリマップ変換処理のプログラムを第２のプログ
ラムとしてブートＲＯＭに格納すると共に、このメモリ
マップ変換処理を実行することによりＲＡＭの第２のメ
モリマップ上の配置エリアが所定エリアとなるようにア
ドレス変換し、かつ第２のメモリマップからフラッシュ
メモリ及びブートＲＯＭの各配置エリアを削除する。こ
の結果、オンライン処理時には処理に不要なメモリエリ
アがメモリマップ上から削除され、したがって各処理に
応じてＣＰＵのメモリ空間を効率良く使い分けることが
できる。
【０００８】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すメモリマップの構成
図である。このメモリマップは図３に示すＣＰＵ１がア
クセス可能なメモリ空間を示すメモリマップ図である。
このうち、図１（ａ）に示すメモリマップは図４（従来
例）に相当するもので、ＣＰＵ１がブートＲＯＭ６のプ
ログラム（第２のプログラム）を実行するブートモード
時のメモリマップ（第１のメモリマップ）である。ま
た、図１（ｂ）はＣＰＵ１が図３に示すＲＡＭ３内のア
プリケーションプログラム（第１のプログラム）を実行
するオンライン処理モード時のメモリマップ（第２のメ
モリマップ）を示している。
る。図１は本発明の一実施例を示すメモリマップの構成
図である。このメモリマップは図３に示すＣＰＵ１がア
クセス可能なメモリ空間を示すメモリマップ図である。
このうち、図１（ａ）に示すメモリマップは図４（従来
例）に相当するもので、ＣＰＵ１がブートＲＯＭ６のプ
ログラム（第２のプログラム）を実行するブートモード
時のメモリマップ（第１のメモリマップ）である。ま
た、図１（ｂ）はＣＰＵ１が図３に示すＲＡＭ３内のア
プリケーションプログラム（第１のプログラム）を実行
するオンライン処理モード時のメモリマップ（第２のメ
モリマップ）を示している。
【０００９】ところで、図３に示すブートＲＯＭ６に格
納されるプログラムには、既に従来技術の項で説明した
ように、ＦＲＡＭ４へ書き込むためのプログラムデータ
を図示省略した外部装置からＲＡＭ３に転送するダウン
ロード処理、ＲＡＭ３に転送されたプログラムデータを
ＦＲＡＭ４に書き込むためのＦＲＡＭ書き込み処理、及
びＦＲＡＭ４からＲＡＭ３にプログラムを転送してＣＰ
Ｕ１にオンライン処理を再開させるための再開処理の各
プログラムが格納されている。この他、ブートＲＯＭ６
には、後述するモード切替処理用のプログラムも格納さ
れている。
納されるプログラムには、既に従来技術の項で説明した
ように、ＦＲＡＭ４へ書き込むためのプログラムデータ
を図示省略した外部装置からＲＡＭ３に転送するダウン
ロード処理、ＲＡＭ３に転送されたプログラムデータを
ＦＲＡＭ４に書き込むためのＦＲＡＭ書き込み処理、及
びＦＲＡＭ４からＲＡＭ３にプログラムを転送してＣＰ
Ｕ１にオンライン処理を再開させるための再開処理の各
プログラムが格納されている。この他、ブートＲＯＭ６
には、後述するモード切替処理用のプログラムも格納さ
れている。
【００１０】ここで、ＣＰＵ１が起動された直後または
アプリケーションプログラムの書き換え時には、メモリ
マップは図１（ａ）に示すような状態となっており、こ
の場合ＣＰＵ１はブートＲＯＭエリア６Ａに配置された
ブートＲＯＭ６内の再開処理プログラムを読み出して実
行する。そしてこの中に、ＦＲＡＭ４内にオンライン処
理モードで処理を再開するためのプログラムが格納され
ていると判断した場合は、ＦＲＡＭ４内のプログラムデ
ータをＲＡＭ３へ転送する。そしてプログラムの転送
後、ＣＰＵ１は、図１（ａ）のＲＡＭエリア３ＡがＣＰ
Ｕ１側から図１（ｂ）のＲＡＭエリア８Ａとしてそのま
ま見えるようにアドレススワップ（アドレス交換）する
ための上述したモード切替処理を実行する。
アプリケーションプログラムの書き換え時には、メモリ
マップは図１（ａ）に示すような状態となっており、こ
の場合ＣＰＵ１はブートＲＯＭエリア６Ａに配置された
ブートＲＯＭ６内の再開処理プログラムを読み出して実
行する。そしてこの中に、ＦＲＡＭ４内にオンライン処
理モードで処理を再開するためのプログラムが格納され
ていると判断した場合は、ＦＲＡＭ４内のプログラムデ
ータをＲＡＭ３へ転送する。そしてプログラムの転送
後、ＣＰＵ１は、図１（ａ）のＲＡＭエリア３ＡがＣＰ
Ｕ１側から図１（ｂ）のＲＡＭエリア８Ａとしてそのま
ま見えるようにアドレススワップ（アドレス交換）する
ための上述したモード切替処理を実行する。
【００１１】その後、バスＢＳの切り替え制御を行って
ＦＲＡＭエリア４Ａ及びブートＲＯＭエリア６Ａの各エ
リアを除去し、図１（ｂ）のメモリマップに切り替え、
この除去したエリアとユーザーエリア５Ａとを合わせて
ユーザーエリア７Ａとする。そしてその後ＣＰＵ１は図
１（ｂ）のメモリマップに示すＲＡＭエリア８Ａに配置
されるＲＡＭ３からアプリケーションプログラムデータ
を読み出してオンライン処理を実行する。このようにし
てオンライン処理時には、外部パッケージのメモリまた
はハードウェア制御用のメモリとして利用できるユーザ
ーエリア７Ａが増加し、従ってユーザーエリアを十分確
保することができる。
ＦＲＡＭエリア４Ａ及びブートＲＯＭエリア６Ａの各エ
リアを除去し、図１（ｂ）のメモリマップに切り替え、
この除去したエリアとユーザーエリア５Ａとを合わせて
ユーザーエリア７Ａとする。そしてその後ＣＰＵ１は図
１（ｂ）のメモリマップに示すＲＡＭエリア８Ａに配置
されるＲＡＭ３からアプリケーションプログラムデータ
を読み出してオンライン処理を実行する。このようにし
てオンライン処理時には、外部パッケージのメモリまた
はハードウェア制御用のメモリとして利用できるユーザ
ーエリア７Ａが増加し、従ってユーザーエリアを十分確
保することができる。
【００１２】図２は、ＦＲＡＭ４内のアプリケーション
プログラムをＲＡＭ３に書き込むＣＰＵ１の動作を示す
フローチャートである。このフローチャートに基づき本
発明の要部動作をさらに詳細に説明する。まず、ＣＰＵ
１が起動された時（リセット直後）には、メモリマップ
は上述したように図１（ａ）に示す状態となっており、
この場合ＣＰＵ１はステップＳ１において、ブートＲＯ
Ｍエリア６Ａに配置されるブートＲＯＭ６のプログラム
を読み出し、ブートモード再開処理の実行を開始する。
その後ＣＰＵ１は、この処理の中のステップＳ２でモー
ド読み出しを行うと共に、ステップＳ３では読み出した
モードが強制ＦＲＡＭ書き換えモードか否かを判定す
る。
プログラムをＲＡＭ３に書き込むＣＰＵ１の動作を示す
フローチャートである。このフローチャートに基づき本
発明の要部動作をさらに詳細に説明する。まず、ＣＰＵ
１が起動された時（リセット直後）には、メモリマップ
は上述したように図１（ａ）に示す状態となっており、
この場合ＣＰＵ１はステップＳ１において、ブートＲＯ
Ｍエリア６Ａに配置されるブートＲＯＭ６のプログラム
を読み出し、ブートモード再開処理の実行を開始する。
その後ＣＰＵ１は、この処理の中のステップＳ２でモー
ド読み出しを行うと共に、ステップＳ３では読み出した
モードが強制ＦＲＡＭ書き換えモードか否かを判定す
る。
【００１３】ここで、強制ＦＲＡＭ書き換えモードと判
定し、ステップＳ３で「Ｙ」となると、この場合はＦＲ
ＡＭ４内にアプリケーションプログラムデータが存在し
ないということで、図１（ａ）のＲＡＭエリア３Ａに配
置されるＲＡＭ３のプログラムを読み出してＦＲＡＭ４
へ書き込むＦＲＡＭ書き換え処理をステップＳ４で実行
する。
定し、ステップＳ３で「Ｙ」となると、この場合はＦＲ
ＡＭ４内にアプリケーションプログラムデータが存在し
ないということで、図１（ａ）のＲＡＭエリア３Ａに配
置されるＲＡＭ３のプログラムを読み出してＦＲＡＭ４
へ書き込むＦＲＡＭ書き換え処理をステップＳ４で実行
する。
【００１４】また、ＦＲＡＭ４内にプログラムデータが
存在する場合は、ステップＳ３で「Ｎ」となり、この場
合は、後述するステップＳ６〜Ｓ８の各処理を行った
後、図１（ｂ）のメモリマップに基づいてオンライン処
理を実行する。一方、図１（ｂ）のメモリマップに基づ
いてオンライン処理モード中に、外部装置からのブート
モード遷移コマンドをステップＳ５で受信した場合は、
ブートモードへモード切替処理を行って図１（ａ）のメ
モリマップに切り替える。そして、ブートＲＯＭエリア
６Ａに配置されるブートＲＯＭ６のプログラムを実行し
て外部装置からの対象プログラムをＲＡＭエリア３Ａに
配置されるＲＡＭ３へ転送する。その後、ステップＳ４
でＲＡＭ３に転送されたデータをもとにＦＲＡＭ４に書
き込む。
存在する場合は、ステップＳ３で「Ｎ」となり、この場
合は、後述するステップＳ６〜Ｓ８の各処理を行った
後、図１（ｂ）のメモリマップに基づいてオンライン処
理を実行する。一方、図１（ｂ）のメモリマップに基づ
いてオンライン処理モード中に、外部装置からのブート
モード遷移コマンドをステップＳ５で受信した場合は、
ブートモードへモード切替処理を行って図１（ａ）のメ
モリマップに切り替える。そして、ブートＲＯＭエリア
６Ａに配置されるブートＲＯＭ６のプログラムを実行し
て外部装置からの対象プログラムをＲＡＭエリア３Ａに
配置されるＲＡＭ３へ転送する。その後、ステップＳ４
でＲＡＭ３に転送されたデータをもとにＦＲＡＭ４に書
き込む。
【００１５】こうしてＦＲＡＭ４にプログラムデータが
格納されると、ステップＳ６ではＦＲＡＭ４のプログラ
ムデータをＲＡＭ３へ転送する処理を行う。そして、Ｒ
ＡＭ３へプログラムデータが転送完了した時点のステッ
プＳ７で、モード切り替え処理を実行し、メモリマップ
を切り替える。即ち、「図１（ａ）のＲＡＭエリア３Ａ
が図１（ｂ）のＲＡＭエリア８Ａにそのまま見えるよう
にアドレススワップを行う」モード切替処理を実行する
と共に、図１（ａ）のＦＲＡＭエリア４Ａ及びブートＲ
ＯＭエリア６Ａの各エリアを除去して図１（ｂ）のメモ
リマップに切り替える。その後、ＲＡＭエリア８Ａに配
置されたＲＡＭ３内に既にＦＲＡＭ４から転送されてい
るプログラムを起動するＦＲＡＭプログラム起動をステ
ップＳ８で実行することにより、ステップＳ９でオンラ
イン処理の実行または再開が行われる。
格納されると、ステップＳ６ではＦＲＡＭ４のプログラ
ムデータをＲＡＭ３へ転送する処理を行う。そして、Ｒ
ＡＭ３へプログラムデータが転送完了した時点のステッ
プＳ７で、モード切り替え処理を実行し、メモリマップ
を切り替える。即ち、「図１（ａ）のＲＡＭエリア３Ａ
が図１（ｂ）のＲＡＭエリア８Ａにそのまま見えるよう
にアドレススワップを行う」モード切替処理を実行する
と共に、図１（ａ）のＦＲＡＭエリア４Ａ及びブートＲ
ＯＭエリア６Ａの各エリアを除去して図１（ｂ）のメモ
リマップに切り替える。その後、ＲＡＭエリア８Ａに配
置されたＲＡＭ３内に既にＦＲＡＭ４から転送されてい
るプログラムを起動するＦＲＡＭプログラム起動をステ
ップＳ８で実行することにより、ステップＳ９でオンラ
イン処理の実行または再開が行われる。
【００１６】このように、ブートモード時の図１（ａ）
に示すメモリマップのＲＡＭエリア３Ａが、オンライン
処理時には図１（ｂ）に示すメモリマップのＲＡＭエリ
ア８Ａとしてそのまま見えるようにアドレススワップ
し、かつブートモード時のメモリマップ上のＦＲＡＭエ
リア４Ａ及びブートＲＯＭエリア６Ａを除去するように
したので、オンライン処理時にはユーザーエリア７Ａ
は、外部パッケージ用のメモリまたはハードウェア制御
用のメモリのエリアとしてユーザーが利用するに十分な
容量のエリアを確保することができる。また、オンライ
ン処理時には、処理に不要なメモリエリアが除去される
ため、処理に応じたメモリ空間の使い分けが可能にな
り、従ってメモリ空間を効率良く使用することができ
る。
に示すメモリマップのＲＡＭエリア３Ａが、オンライン
処理時には図１（ｂ）に示すメモリマップのＲＡＭエリ
ア８Ａとしてそのまま見えるようにアドレススワップ
し、かつブートモード時のメモリマップ上のＦＲＡＭエ
リア４Ａ及びブートＲＯＭエリア６Ａを除去するように
したので、オンライン処理時にはユーザーエリア７Ａ
は、外部パッケージ用のメモリまたはハードウェア制御
用のメモリのエリアとしてユーザーが利用するに十分な
容量のエリアを確保することができる。また、オンライ
ン処理時には、処理に不要なメモリエリアが除去される
ため、処理に応じたメモリ空間の使い分けが可能にな
り、従ってメモリ空間を効率良く使用することができ
る。
【００１７】
【発明の効果】以上説明したように本発明によれば、第
１のプログラムの書き換え時及び装置の起動時の何れか
一方の時にはフラッシュメモリ，ＲＡＭ及びブートＲＯ
ＭをＣＰＵのアクセス空間に配置した第１のメモリマッ
プにしたがって第２のプログラムを実行しＲＡＭへ第１
のプログラムを転送すると共に、第１のプログラムの転
送終了後このＲＡＭをＣＰＵのアクセス空間に配置した
第２のメモリマップに変換し、第２のメモリマップにし
たがってオンライン処理を実行するようにしたので、オ
ンライン処理時には第２のメモリマップにはＲＡＭのみ
が配置されて残りのエリアはユーザーが利用できるエリ
アとして確保されることになり、したがって十分な容量
のユーザーエリアを確保することができる。また、第２
のメモリマップに変換するメモリマップ変換処理のプロ
グラムを第２のプログラムとしてブートＲＯＭに格納す
ると共に、このメモリマップ変換処理を実行することに
よりＲＡＭの第２のメモリマップ上の配置エリアが所定
エリアとなるようにアドレス変換し、かつ第２のメモリ
マップからフラッシュメモリ及びブートＲＯＭの各配置
エリアを削除するようにしたので、オンライン処理時に
は処理に不要なメモリエリアがメモリマップ上から削除
され、したがって各処理に応じてＣＰＵのメモリ空間を
効率良く使い分けることができる。
１のプログラムの書き換え時及び装置の起動時の何れか
一方の時にはフラッシュメモリ，ＲＡＭ及びブートＲＯ
ＭをＣＰＵのアクセス空間に配置した第１のメモリマッ
プにしたがって第２のプログラムを実行しＲＡＭへ第１
のプログラムを転送すると共に、第１のプログラムの転
送終了後このＲＡＭをＣＰＵのアクセス空間に配置した
第２のメモリマップに変換し、第２のメモリマップにし
たがってオンライン処理を実行するようにしたので、オ
ンライン処理時には第２のメモリマップにはＲＡＭのみ
が配置されて残りのエリアはユーザーが利用できるエリ
アとして確保されることになり、したがって十分な容量
のユーザーエリアを確保することができる。また、第２
のメモリマップに変換するメモリマップ変換処理のプロ
グラムを第２のプログラムとしてブートＲＯＭに格納す
ると共に、このメモリマップ変換処理を実行することに
よりＲＡＭの第２のメモリマップ上の配置エリアが所定
エリアとなるようにアドレス変換し、かつ第２のメモリ
マップからフラッシュメモリ及びブートＲＯＭの各配置
エリアを削除するようにしたので、オンライン処理時に
は処理に不要なメモリエリアがメモリマップ上から削除
され、したがって各処理に応じてＣＰＵのメモリ空間を
効率良く使い分けることができる。
【図１】 本発明に係るファームウェアのプログラム書
き換え方式を適用した装置のメモリマップの構成を示す
図である。
き換え方式を適用した装置のメモリマップの構成を示す
図である。
【図２】 上記装置内のＣＰＵの動作を示すフローチャ
ートである。
ートである。
【図３】 上記装置のブロック図である。
【図４】 従来装置のメモリマップを示す図である。
１…ＣＰＵ、２…メインメモリ（ＭＭ）、３…ＲＡＭ、
４…フラッシュメモリ（ＦＲＡＭ）、６…ブートＲＯ
Ｍ、３Ａ，８Ａ…ＲＡＭエリア、４Ａ…ＦＲＡＭエリ
ア、５Ａ，７Ａ…ユーザーエリア、６Ａ…ブートＲＯＭ
エリア。
４…フラッシュメモリ（ＦＲＡＭ）、６…ブートＲＯ
Ｍ、３Ａ，８Ａ…ＲＡＭエリア、４Ａ…ＦＲＡＭエリ
ア、５Ａ，７Ａ…ユーザーエリア、６Ａ…ブートＲＯＭ
エリア。
Claims (2)
- 【請求項１】 ファームウェアのプログラムである第１
のプログラムが格納されると共に電気的な書き込み及び
消去が可能な不揮発性メモリであるフラッシュメモリ
と、実行される第１のプログラムが転送されるＲＡＭ
と、第１のプログラムのロード及び転送を行うための第
２のプログラムが格納されるブートＲＯＭと、処理の起
動時には第２のプログラムを実行して第１のプログラム
をＲＡＭに転送すると共にＲＡＭに転送された第１のプ
ログラムを実行してオンライン処理を行うＣＰＵとを備
えた装置において、 第１のプログラムの書き換え時及び装置の起動時の何れ
か一方の時には前記フラッシュメモリ，ＲＡＭ及びブー
トＲＯＭをＣＰＵのアクセス空間に配置した第１のメモ
リマップにしたがって第２のプログラムを実行しＲＡＭ
へ第１のプログラムを転送する転送手段と、ＲＡＭに対
し第１のプログラムの転送終了後このＲＡＭをＣＰＵの
アクセス空間に配置した第２のメモリマップに変換する
メモリマップ変換手段と、変換された第２のメモリマッ
プにしたがって第１のプログラムを実行し前記オンライ
ン処理を行う手段とを備え、前記オンライン処理時に第
２のメモリマップ上に十分なユーザーエリアを確保する
ことを特徴とするファームウェアのプログラム書き換え
方式。 - 【請求項２】 請求項１記載のファームウェアのプログ
ラム書き換え方式において、 ブートＲＯＭには、フラッシュメモリへ書き込むための
第１のプログラムを外部装置からＲＡＭへ転送するダウ
ンロード処理，ＲＡＭへ転送された第１のプログラムを
フラッシュメモリへ書き込むための書き込み処理，フラ
ッシュメモリからＲＡＭへ第１のプログラムを転送する
転送処理，及び第２のメモリマップに変換するメモリマ
ップ変換処理の各プログラムが第２のプログラムとして
格納されると共に、前記メモリマップ変換手段は前記メ
モリマップ変換処理を実行してＲＡＭの第２のメモリマ
ップ上の配置エリアが所定エリアとなるようにアドレス
変換し、かつ第２のメモリマップから前記フラッシュメ
モリ及びブートＲＯＭの各配置エリアを削除することを
特徴とするファームウェアのプログラム書き換え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23669194A JPH08101794A (ja) | 1994-09-30 | 1994-09-30 | ファームウェアのプログラム書き換え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23669194A JPH08101794A (ja) | 1994-09-30 | 1994-09-30 | ファームウェアのプログラム書き換え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08101794A true JPH08101794A (ja) | 1996-04-16 |
Family
ID=17004347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23669194A Pending JPH08101794A (ja) | 1994-09-30 | 1994-09-30 | ファームウェアのプログラム書き換え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08101794A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5884074A (en) * | 1996-10-11 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer utilizing flash memory for data storage |
| US6598137B1 (en) | 1999-04-02 | 2003-07-22 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory for simultaneous use as a program area and a data area |
| US7131124B2 (en) | 2000-12-07 | 2006-10-31 | Ricoh Company, Ltd. | System and apparatus for and method of downloading a program, image formation apparatus, and computer product |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298657A (ja) * | 1987-05-29 | 1988-12-06 | Fujitsu Ltd | Ｉｐｌ方式 |
| JPH0469742A (ja) * | 1990-07-10 | 1992-03-04 | Sanyo Electric Co Ltd | 電子機器 |
| JPH05126620A (ja) * | 1991-10-31 | 1993-05-21 | Teraoka Seiko Co Ltd | 電子秤装置 |
-
1994
- 1994-09-30 JP JP23669194A patent/JPH08101794A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298657A (ja) * | 1987-05-29 | 1988-12-06 | Fujitsu Ltd | Ｉｐｌ方式 |
| JPH0469742A (ja) * | 1990-07-10 | 1992-03-04 | Sanyo Electric Co Ltd | 電子機器 |
| JPH05126620A (ja) * | 1991-10-31 | 1993-05-21 | Teraoka Seiko Co Ltd | 電子秤装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5884074A (en) * | 1996-10-11 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer utilizing flash memory for data storage |
| US6598137B1 (en) | 1999-04-02 | 2003-07-22 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory for simultaneous use as a program area and a data area |
| KR100413227B1 (ko) * | 1999-04-02 | 2003-12-31 | 샤프 가부시키가이샤 | 비휘발성 메모리가 내장된 마이크로컴퓨터 |
| US7131124B2 (en) | 2000-12-07 | 2006-10-31 | Ricoh Company, Ltd. | System and apparatus for and method of downloading a program, image formation apparatus, and computer product |
| US8020159B2 (en) | 2000-12-07 | 2011-09-13 | Ricoh Company, Ltd. | System and apparatus for and method of downloading a program, image formation apparatus, and computer product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001195241A (ja) | コンピュータ | |
| JPH11184703A (ja) | 情報処理装置及びそのブート方法 | |
| JPH11219299A (ja) | マイクロコンピュータ | |
| JP2004046453A (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP2000163268A (ja) | コンピュータ | |
| JPH08101794A (ja) | ファームウェアのプログラム書き換え方式 | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JP3918434B2 (ja) | 情報処理装置 | |
| JP2002175193A (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
| JP2001117766A (ja) | マスクｒｏｍのパッチ機能を備えた情報処理装置 | |
| JPH0869376A (ja) | Ｂｉｏｓの書き換え制御回路 | |
| JPH09146774A (ja) | パーソナルコンピュータシステム | |
| JP3956305B2 (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JPH08305561A (ja) | ファームウエアダウンロード方法とその装置 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JPH10111806A (ja) | プログラム起動方式 | |
| JP2006243810A (ja) | マイクロコンピュータシステム | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JP2004355310A (ja) | 画像処理装置 | |
| JP2001325105A (ja) | 動作プログラム書き換え方法 | |
| JP2002073360A (ja) | 起動情報書換装置 | |
| JPS60230238A (ja) | マイクロプログラム制御装置 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JP2000082122A (ja) | メモリカード | |
| JP2024005775A (ja) | 電子制御装置、リプロ実施方法及びリプロ実施プログラム |