JPS63298657A - Ｉｐｌ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マイクロプロセッサ装置のＩＰＬ方式において、システ
ムスタート時にＲＯＭに格納されているファームウェア
プログラムをＲＡＭに転送し、その後マイクロプロセッ
サのシステムクロック周波数を上げ、ＲＡＭ上のファー
ムウェアプログラムおよび他のプログラムにより処理を
実行することにより、マイクロプロセッサの処理効率を
上げることができる。

〔産業上の利用分野〕

本発明は、マイクロプロセッサ装置のＩＰＬ方式に関す
る。ここで、ｒｌＰＬ、とはイニシャルプログラムロー
ディングであり、計算機システムの演算制御装置や通信
制御装置などのプロセッサを起動するために、最初にプ
ログラムをメモリ（ＲＡＭ）にローディングすることを
いう。

〔従来の技術〕

通常・　ＩＰＬスイッチが押されたり電源が投入された
ときに、制御プログラムが外部記憶手段から入出カポ−
）　（Ｉｌｏ）を介してＲＡＭ　（ランダムアクセスメ
モリ）に読み込まれる。

一方・ファームウェアとして内蔵されているプログラム
はＲＯＭ（リードオンリメモリ、ＥＦＲＯＭなどのプロ
グラマブルＲＯＭを含む）に書き込まれており、従来は
このＲＯＭのデータをマイクロプロセッサのメモリ空間
上に直接割り付け、そのデータに直接アクセスして処理
を行なう方式％式％ したがって、マイクロプロセッサ（ＭＰＵ）は、ＲＯＭ
に書き込まれているファームウェアと、ＲＡＭの制御プ
ログラムに従ってプログラム処理が開始される。

〔発明が解決しようとする問題点］ ところがＲＯＭのアクセス時間は、通常ＲＡＭに比べて
遅いために、マイクロプロセッサのシステムクロック周
波数はＲＯＭのアクセス時間に合わせる必要があった。

すなわち、高速なＲＡＭを用いてもマイクロプロセッサ
のシステムクロック周波数を上げることができず、処理
効率を上げることができなかった。

本発明は、このような従来の問題点を解決するもので、
ファームウェアプログラムが書き込まれているＲＯＭの
アクセス時間に制約されずに、マイクロプロセッサのシ
ステムクロック周波数を上げることができるＩＰＬ方式
を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、ＲＯＭにファームウェアプログラムが格納さ
れ、ＲＡＭに入出力ポートを介して外部記憶手段から読
み込まれたプログラムが格納され、これら各プログラム
に従って処理が行なわれるマイクロプロセッサ装置のＩ
ＰＬ方式において、マイクロプロセッサのシステムクロ
ック周波数を変更する手段と、システムスタート時に前
記ＲＯＭに格納されているファームウェアプログラムを
前記ＲＡＭに転送し、その後ＲＡＭのアクセス時間に対
応し前記手段に対してシステムクロック周波数を上げる
ように制御し、前記ＲＡＭに転送されたファームウェア
プログラムにより処理を行なう制御手段とを備えたこと
を特徴とする。

〔作　用〕

本発明は、システムスタート時にＲＯＭに格納されてい
るファームウェアプログラムをＲＡＭに転送し、その後
マイクロプロセッサのシステムクロック周波数を上げ、
ＲＡＭ上のファームウェアプログラムおよび他のプログ
ラムにより処理を実行することにより、マイクロプロセ
ッサの処理効率を上げることができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第１図は、本発明の第一実施例の構成を示すブロック図
である。

図において、システムバス１０を介してマイクロプロセ
ッサ（ＭＰＵ）１１、ファームウェアプログラムが格納
されるＲＯＭ１２、ＲＡＭ１３、入出力ポート（Ｉｌｏ
）１４、本発明のＩＰＬ制御を行なうプログラムが格納
されているＩＰＬＲＯＭ１５がそれぞれ接続される。参
照番号１６は、マイクロプロセッサ１１のシステムクロ
ックを発生する発振器であり、分周器１７を介してマイ
クロプロセッサ１１に供給される構成である。

なお、分周器１７の分周比は、システムバス１０を介し
てマイクロプロセッサ１１から送出される制御信号に応
じて変更される。

第２図は、本発明第一実施例の動作を説明するフローチ
ャートである。

システムリスフート時に、マイクロプロセッサ１１はＩ
　ＰＬＲＯＭＩ　５に格納されているＩＰＬ。

プログラムに従い、ＲＯＭ１２に格納されているファー
ムウェアプログラムをＲＡＭ１３へ転送する（■）。な
お、このときのクロック周波数は、ＲＯＭ１２のアクセ
ス時間に応じて設定されている。次に、外部記憶手段（
図示せず）に格納されているプログラムが、入出力ポー
ト１４を介してＲＡＭ１３へ転送される（■）。

マイクロプロセッサ１１が処理を行なうための各プログ
ラムがＲＡＭに転送された後に、マイクロプロセッサ１
１は分周器１７に対して、ＲＡＭ１３のアクセス時間に
応じて分周比を下げるように制御してクロック周波数を
上げる（■）。さらに、マイクロプロセッサ１１は、周
波数変更されたクロックでＲＡＭ１３をアクセスし、フ
ァームウェアプログラムおよびその他のプログラムを用
いてその後の処理を実行する（■）。

すなわち、ＲＡＭのアクセス時間はＲＯＭに比べてかな
り速いので、それに伴ってクロック向波数を上げる（た
とえば５　ＭＨｚ→２０ＭＨｚ）ことができ、マイクロ
プロセッサの処理効率を上げることができる。

第３図は、本発明の第二実施例の構成を示すブロック図
である。

図において、システムバス３０、マイクロプロセッサ（
ＭＰＵ）３１、ＲＯＭ３２、ＲＡＭ３３、入出力ポート
Ｃｌ１０）３４、ＩＰＬＲＯＭ３５、発振器３６、分周
器３７の構成は、第１図に示す第一実施例と同様であり
、本実施例ではさらに、ＩＰＬスイッチ３８によるスタ
ート機能の他に、リスタートスイッチ３９およびリスタ
ート回路４０を備え、マイクロプロセッサ３１に対する
リスタート機能を有する例を示す。

第４図は、本発明第二実施例の動作を説明するフローチ
ャートである。

ＩＰＬスイッチ３８の「オン」により第一実施例と同様
に、ＩＰＬプログラムに従ってＩＰＬ動作（■、■、■
）が開始され、クロック周波数が変更されたところで、
リスタート回路４０に起動がかけられる（■）、リスフ
ート制御されたマイクロプロセッサ３１は、ＲＡＭ３３
内のプログラムに従って処理を実行する（■）。ここで
、リスタートスイッチ３９が「オン」されたとき、ある
いは障害などが発生したとき（■）には、再びリスター
ト回路４０に起動がかけられる。

〔発明の効果〕

上述したように、本発明によれば、従来どおりファーム
ウェアをＲＯＭ（アクセス時間が遅いＥＦＲＯＭなど）
に格納した構成であっても、ＲＯＭ内のプログラムがＩ
ＰＬ時にアクセス時間の速いＲＡＭに転送され、その後
マイクロプロセッサがＲＡＭに対してアクセスするので
、そのアクセス時間に合わせてクロック周波数を高める
ことができ、マイクロプロセッサ装置の処理能力が高め
られるので実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の第一実施例の構成を示すブロック図、 第２図は第一実施例の動作を説明するフローチャート、 第３図は本発明の第二実施例の構成を示すブロック図、 第４図は第二実施例の動作を説明するフローチャートで
ある。 図において、 １０．３０はシステムバス、 １１．３１はマイクロプロセッサ（ＭＰＵ）、１２．３
２はＲＯＭ。 １３．３３はＲＡＭ。 １４．３４は入出力ポート（Ｉｌｏ）、１５．３５はＩ
ＰＬＲ，ＯＭ。 １６．３６は発振器、 １７．３７は分周器、 ３８はＩＰＬスイッチ、 ３９はリスタートスイッチ、 ４０はリスタート回路である。 第１図 、糖、−電騒軒４フロー＋ヤード 第２図

Claims (1)

1. 【特許請求の範囲】 ＲＯＭにファームウェアプログラムが格納され、ＲＡＭ
   に入出力ポートを介して外部記憶手段から読み込まれた
   プログラムが格納され、これら各プログラムに従って処
   理が行なわれるマイクロプロセッサ装置のＩＰＬ方式に
   おいて、 マイクロプロセッサのシステムクロック周波数を変更す
   る手段と、 システムスタート時に前記ＲＯＭに格納されているファ
   ームウェアプログラムを前記ＲＡＭに転送し、その後Ｒ
   ＡＭのアクセス時間に対応し前記手段に対してシステム
   クロック周波数を上げるように制御し、前記ＲＡＭに転
   送されたファームウェアプログラムにより処理を実行さ
   せる制御手段と を備えたことを特徴とするＩＰＬ方式。