JPH0869376A - Ｂｉｏｓの書き換え制御回路 - Google Patents
Ｂｉｏｓの書き換え制御回路Info
- Publication number
- JPH0869376A JPH0869376A JP6206357A JP20635794A JPH0869376A JP H0869376 A JPH0869376 A JP H0869376A JP 6206357 A JP6206357 A JP 6206357A JP 20635794 A JP20635794 A JP 20635794A JP H0869376 A JPH0869376 A JP H0869376A
- Authority
- JP
- Japan
- Prior art keywords
- basic
- system program
- volatile memory
- basic system
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】ＢＩＯＳ ＲＯＭ内容の書き換えの途中で電源
を絶たれても再び動作させることができなくなってしま
う恐れのないＢＩＯＳプログラムの書き換えを可能にし
たパーソナルコンピュータを提供する。 【構成】ＢＩＯＳプログラムを格納する不揮発メモリ素
子の同一容量の上位・下位部分のいずれを対応させるか
を切り換えるアドレス切り換え回路１０を設け、ＢＩＯ
Ｓプログラムは装置の起動に最小限必要な基本部分と拡
張部分とに分割して構成し、基本部分の書き換えは新し
い基本部分を古い拡張部分を格納している不揮発メモリ
に書き込み、書き込み完了後に不揮発メモリ素子の上位
・下位部分を回路的に交換し、その後古いＢＩＯＳ基本
部分を格納したままの不揮発メモリを消去・新しいＢＩ
ＯＳ拡張部分を書き込む。 【効果】ＢＩＯＳ基本部分が必ず不揮発メモリ上に存在
しているので、パーソナルコンピュータを再起動して書
き換えプログラムを再実行することができ、装置の機能
が失われることがない。
を絶たれても再び動作させることができなくなってしま
う恐れのないＢＩＯＳプログラムの書き換えを可能にし
たパーソナルコンピュータを提供する。 【構成】ＢＩＯＳプログラムを格納する不揮発メモリ素
子の同一容量の上位・下位部分のいずれを対応させるか
を切り換えるアドレス切り換え回路１０を設け、ＢＩＯ
Ｓプログラムは装置の起動に最小限必要な基本部分と拡
張部分とに分割して構成し、基本部分の書き換えは新し
い基本部分を古い拡張部分を格納している不揮発メモリ
に書き込み、書き込み完了後に不揮発メモリ素子の上位
・下位部分を回路的に交換し、その後古いＢＩＯＳ基本
部分を格納したままの不揮発メモリを消去・新しいＢＩ
ＯＳ拡張部分を書き込む。 【効果】ＢＩＯＳ基本部分が必ず不揮発メモリ上に存在
しているので、パーソナルコンピュータを再起動して書
き換えプログラムを再実行することができ、装置の機能
が失われることがない。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タのＢＩＯＳソフトウェアの格納に使用されるＲＯＭの
バージョンアップを行うためのＢＩＯＳ ＲＯＭ書き換
え回路に係わり、特にフラッシュＲＯＭのようにブロッ
ク単位の消去操作の後に書き込みを行うデバイスを用い
てＢＩＯＳ ＲＯＭ内容の修正・バージョンアップを可
能にしたパーソナルコンピュータに関する。
タのＢＩＯＳソフトウェアの格納に使用されるＲＯＭの
バージョンアップを行うためのＢＩＯＳ ＲＯＭ書き換
え回路に係わり、特にフラッシュＲＯＭのようにブロッ
ク単位の消去操作の後に書き込みを行うデバイスを用い
てＢＩＯＳ ＲＯＭ内容の修正・バージョンアップを可
能にしたパーソナルコンピュータに関する。
【０００２】
【従来の技術】パーソナルコンピュータ、特にＩＢＭ社
のＰＣ／ＡＴ互換の機能を備えたパーソナルコンピュー
タのアーキテクチャでは装置の初期診断、ＩＰＬ、基本
ハードウェア機能のサポートはＢＩＯＳ（Ｂａｉｓｉｃ
Ｉ／Ｏ Ｓｙｓｔｅｍ）と呼ばれるソフトウェアによ
り行われている。ＢＩＯＳソフトウェアは従来ＥＰＲＯ
Ｍ・マスクＲＯＭなどの不揮発メモリに記憶されてお
り、通常は書き換えを行うことは無いが、近年ではフラ
ッシュＲＯＭと呼ばれる書き換え可能な不揮発メモリを
用いてＢＩＯＳの修正や機能強化のためのバージョンア
ップを可能にしたパーソナルコンピュータが製品化され
ている。現在このような製品に使用されるフラッシュＲ
ＯＭデバイスは、ｉｎｔｅｌ社のｉ２８Ｆ０１０やＡＭ
Ｄ社のＡｍ２９Ｆ０１０などを始めとして各社から製品
化されている。
のＰＣ／ＡＴ互換の機能を備えたパーソナルコンピュー
タのアーキテクチャでは装置の初期診断、ＩＰＬ、基本
ハードウェア機能のサポートはＢＩＯＳ（Ｂａｉｓｉｃ
Ｉ／Ｏ Ｓｙｓｔｅｍ）と呼ばれるソフトウェアによ
り行われている。ＢＩＯＳソフトウェアは従来ＥＰＲＯ
Ｍ・マスクＲＯＭなどの不揮発メモリに記憶されてお
り、通常は書き換えを行うことは無いが、近年ではフラ
ッシュＲＯＭと呼ばれる書き換え可能な不揮発メモリを
用いてＢＩＯＳの修正や機能強化のためのバージョンア
ップを可能にしたパーソナルコンピュータが製品化され
ている。現在このような製品に使用されるフラッシュＲ
ＯＭデバイスは、ｉｎｔｅｌ社のｉ２８Ｆ０１０やＡＭ
Ｄ社のＡｍ２９Ｆ０１０などを始めとして各社から製品
化されている。
【０００３】
【発明が解決しようとする課題】フラッシュＲＯＭはそ
の特性上、専用の書き込み装置などは必要無く、デバイ
ス一括またはブロック単位の消去処理の後にアドレス単
位に新しいデータを書き込むことができる。従ってＢＩ
ＯＳソフトウェアの更新を前提に設計されたパーソナル
コンピュータには好適なデバイスである。しかしなが
ら、書き込みを行う前に消去を行う必要があるために、
万一古いＢＩＯＳ ＲＯＭ内容を消去した後新しいＢＩ
ＯＳコードを書き込み終わるまでの間に電源を絶たれた
場合、パーソナルコンピュータの起動に欠くことのでき
ないＢＩＯＳソフトウェアが消去されたままとなり、再
び動作させることができなくなってしまう恐れがあると
いう問題があった。
の特性上、専用の書き込み装置などは必要無く、デバイ
ス一括またはブロック単位の消去処理の後にアドレス単
位に新しいデータを書き込むことができる。従ってＢＩ
ＯＳソフトウェアの更新を前提に設計されたパーソナル
コンピュータには好適なデバイスである。しかしなが
ら、書き込みを行う前に消去を行う必要があるために、
万一古いＢＩＯＳ ＲＯＭ内容を消去した後新しいＢＩ
ＯＳコードを書き込み終わるまでの間に電源を絶たれた
場合、パーソナルコンピュータの起動に欠くことのでき
ないＢＩＯＳソフトウェアが消去されたままとなり、再
び動作させることができなくなってしまう恐れがあると
いう問題があった。
【０００４】本発明の目的はフラッシュＲＯＭのような
書き換え可能な不揮発メモリを用いたパーソナルコンピ
ュータにおいて、ＢＩＯＳソフトウェア更新操作中に電
源を絶たれても装置としての機能を失わず、再び起動し
てＢＩＯＳソフトウェア更新を継続することができるＢ
ＩＯＳ ＲＯＭの書き換え回路を備えることにより高い
信頼性を持つパーソナルコンピュータを提供することに
ある。
書き換え可能な不揮発メモリを用いたパーソナルコンピ
ュータにおいて、ＢＩＯＳソフトウェア更新操作中に電
源を絶たれても装置としての機能を失わず、再び起動し
てＢＩＯＳソフトウェア更新を継続することができるＢ
ＩＯＳ ＲＯＭの書き換え回路を備えることにより高い
信頼性を持つパーソナルコンピュータを提供することに
ある。
【０００５】
【課題を解決するための手段】上記目的は、ＢＩＯＳソ
フトウェアを基本部分と表示制御や電力制御を行う拡張
部分とに分割し、装置の起動に最小限必要な基本部分を
書き換える時には新しいＢＩＯＳ基本部分の内容を古い
拡張部分を格納する不揮発メモリに書き込み、書き込み
が完了したならば古いＢＩＯＳ基本部分の内容を格納し
たままの不揮発メモリと新しいＢＩＯＳ基本部分の内容
を格納した不揮発メモリとを回路的に交換し、その後古
いＢＩＯＳ基本部分を格納している不揮発メモリ部分を
消去・新しいＢＩＯＳ拡張部分をこれに書き込むことで
実現される。
フトウェアを基本部分と表示制御や電力制御を行う拡張
部分とに分割し、装置の起動に最小限必要な基本部分を
書き換える時には新しいＢＩＯＳ基本部分の内容を古い
拡張部分を格納する不揮発メモリに書き込み、書き込み
が完了したならば古いＢＩＯＳ基本部分の内容を格納し
たままの不揮発メモリと新しいＢＩＯＳ基本部分の内容
を格納した不揮発メモリとを回路的に交換し、その後古
いＢＩＯＳ基本部分を格納している不揮発メモリ部分を
消去・新しいＢＩＯＳ拡張部分をこれに書き込むことで
実現される。
【０００６】
【作用】ＢＩＯＳ基本部分にはパーソナルコンピュータ
の動作に最低限必要な機能が含まれているので、表示制
御や電力制御を行う拡張部分が消去された状態でもパー
ソナルコンピュータを起動し、ＢＩＯＳソフトウェアの
書き換えプログラムなどの再実行を行うことができる。
従ってＢＩＯＳ拡張部分の内容を格納する不揮発メモリ
を消去した直後、或いはここに新しいＢＩＯＳ基本部分
の内容を書き込んでいる途中で電源を絶たれたとして
も、ＢＩＯＳ基本部分には古いＢＩＯＳ基本部分がその
まま保存されているので、再起動・書き換えプログラム
の再実行を行うことができる。
の動作に最低限必要な機能が含まれているので、表示制
御や電力制御を行う拡張部分が消去された状態でもパー
ソナルコンピュータを起動し、ＢＩＯＳソフトウェアの
書き換えプログラムなどの再実行を行うことができる。
従ってＢＩＯＳ拡張部分の内容を格納する不揮発メモリ
を消去した直後、或いはここに新しいＢＩＯＳ基本部分
の内容を書き込んでいる途中で電源を絶たれたとして
も、ＢＩＯＳ基本部分には古いＢＩＯＳ基本部分がその
まま保存されているので、再起動・書き換えプログラム
の再実行を行うことができる。
【０００７】次に、新しいＢＩＯＳ基本部分の内容を拡
張部分に書き込んでから基本部分と拡張部分の役割を回
路的に交代させてから電源が絶たれるなどした場合、再
起動を行う時点では既に新しいＢＩＯＳ基本部分が古い
ＢＩＯＳ基本部分にとって代わっているので、新しいＢ
ＩＯＳ基本部分の動作によって再起動・書き換えプログ
ラムの再実行を行うことができる。この場合は古いＢＩ
ＯＳ基本部分が拡張部分を格納すべき不揮発メモリ部分
に残っているので、これを消去して新しいＢＩＯＳ拡張
部分の内容を書き込めばＢＩＯＳソフトウェアの更新が
完了する。以上のように本発明によれば新旧いずれかの
ＢＩＯＳ基本部分が常に不揮発メモリ上に存在している
ので、例えＢＩＯＳソフトウェアの更新作業の途中で電
源が絶たれたとしても、パーソナルコンピュータを再起
動して書き換えプログラムの再実行を行うことができ、
装置の機能が失われることがない。
張部分に書き込んでから基本部分と拡張部分の役割を回
路的に交代させてから電源が絶たれるなどした場合、再
起動を行う時点では既に新しいＢＩＯＳ基本部分が古い
ＢＩＯＳ基本部分にとって代わっているので、新しいＢ
ＩＯＳ基本部分の動作によって再起動・書き換えプログ
ラムの再実行を行うことができる。この場合は古いＢＩ
ＯＳ基本部分が拡張部分を格納すべき不揮発メモリ部分
に残っているので、これを消去して新しいＢＩＯＳ拡張
部分の内容を書き込めばＢＩＯＳソフトウェアの更新が
完了する。以上のように本発明によれば新旧いずれかの
ＢＩＯＳ基本部分が常に不揮発メモリ上に存在している
ので、例えＢＩＯＳソフトウェアの更新作業の途中で電
源が絶たれたとしても、パーソナルコンピュータを再起
動して書き換えプログラムの再実行を行うことができ、
装置の機能が失われることがない。
【０００８】
【実施例】以下、図を参照しつつ本発明の実施例を説明
する。
する。
【０００９】図２は本発明が適用される一般的なパーソ
ナルコンピュータ、特にＩＢＭ社のＰＣ／ＡＴ互換機に
おけるメモリマップの一例を示す。このような機種のパ
ーソナルコンピュータでは標準的に搭載されるｉｎｔｅ
ｌ社のマイクロプロセッサの特性上、ＩＰＬ（Ｉｎｉｔ
ｉａｌ Ｐｒｏｇｒａｍ Ｌｏａｄｅｒ）となるべきシ
ステムの基本プログラム（通例ＢＩＯＳと呼ばれてい
る）はメモリアドレスの最上位部分に配置されなければ
ならない。現在のＰＣ／ＡＴ互換機のメモリマップでは
最上位アドレスの６４ｋＢの部分に装置の動作に最小限
必要なプログラムを格納し、その下位にあたるアドレス
に拡張表示装置やその他の拡張機能の制御プログラムや
消費電力の節約に係わるプログラムが格納されるのが一
般的になっている。ＩＢＭ社が１９８４年に発売したオ
リジナルであるＩＢＭ ＰＣ／ＡＴのＢＩＯＳでは基本
プログラムが６４ｋＢ、拡張表示装置などに関する部分
が３２ｋＢで構成されていたが、最近ではＢＩＯＳを格
納するメモリ素子の容量が増大したこととプログラムそ
のものの規模が増大したことにより、１２８ｋＢの容量
のメモリ素子を用いて前半６４ｋＢと後半６４ｋＢのそ
れぞれにこれらのプログラムを格納するのが一般的にな
っている。また、ＢＩＯＳプログラム容量はさらに増大
する方向にあり、２５６ｋＢの容量を持つメモリ素子を
用いる例も増えている。以下の実施例ではこのような状
況を踏まえ、ＢＩＯＳプログラムは前半６４ｋＢと後半
６４ｋＢに分かれているものとして説明を行うが、例え
ばこれを前半１２８ｋＢと後半１２８ｋＢに分けた場合
にも本発明を適用できることは当業者にとって明かであ
ろう。
ナルコンピュータ、特にＩＢＭ社のＰＣ／ＡＴ互換機に
おけるメモリマップの一例を示す。このような機種のパ
ーソナルコンピュータでは標準的に搭載されるｉｎｔｅ
ｌ社のマイクロプロセッサの特性上、ＩＰＬ（Ｉｎｉｔ
ｉａｌ Ｐｒｏｇｒａｍ Ｌｏａｄｅｒ）となるべきシ
ステムの基本プログラム（通例ＢＩＯＳと呼ばれてい
る）はメモリアドレスの最上位部分に配置されなければ
ならない。現在のＰＣ／ＡＴ互換機のメモリマップでは
最上位アドレスの６４ｋＢの部分に装置の動作に最小限
必要なプログラムを格納し、その下位にあたるアドレス
に拡張表示装置やその他の拡張機能の制御プログラムや
消費電力の節約に係わるプログラムが格納されるのが一
般的になっている。ＩＢＭ社が１９８４年に発売したオ
リジナルであるＩＢＭ ＰＣ／ＡＴのＢＩＯＳでは基本
プログラムが６４ｋＢ、拡張表示装置などに関する部分
が３２ｋＢで構成されていたが、最近ではＢＩＯＳを格
納するメモリ素子の容量が増大したこととプログラムそ
のものの規模が増大したことにより、１２８ｋＢの容量
のメモリ素子を用いて前半６４ｋＢと後半６４ｋＢのそ
れぞれにこれらのプログラムを格納するのが一般的にな
っている。また、ＢＩＯＳプログラム容量はさらに増大
する方向にあり、２５６ｋＢの容量を持つメモリ素子を
用いる例も増えている。以下の実施例ではこのような状
況を踏まえ、ＢＩＯＳプログラムは前半６４ｋＢと後半
６４ｋＢに分かれているものとして説明を行うが、例え
ばこれを前半１２８ｋＢと後半１２８ｋＢに分けた場合
にも本発明を適用できることは当業者にとって明かであ
ろう。
【００１０】図１は本発明の１実施例の基本的構成を示
すブロック図である。
すブロック図である。
【００１１】図１において、１０はアクセスアドレスに
対してＢＩＯＳプログラムを格納する不揮発メモリ素子
の上位・下位それぞれ同一容量の部分のいずれを対応さ
せるかを切り換えるためのアドレス切り換え回路、２０
は少なくとも同一容量の２つのアドレス部分それぞれを
独立に書き換えることができる書き換え可能な不揮発メ
モリ素子、３０は不揮発メモリ素子の書き換え動作を制
御するための書き込み制御回路を示している。不揮発メ
モリ素子２０としては、例えばＡＭＤ社のセクタ消去型
フラッシュメモリＡｍ２９Ｆ０１０などが使用できる。
Ａｍ２９Ｆ０１０はセクタ当たり１６ｋＢ、８セクタで
１２８ｋＢの容量を持ち、セクタ毎に独立に消去・書き
込みが可能である。本発明においては例えば６４ｋＢの
セクタが２つあれば１２８ｋＢの容量のＢＩＯＳを構成
するのに十分であるが、１６ｋＢのセクタ４つをまとめ
て消去・書き換えれば全く同じ効果を得ることができる
のは明かであろう。フラッシュメモリと呼ばれるメモリ
素子の特性として、あるブロックを単位として電気的に
消去が可能であり、消去を行った後には１アドレス単位
に新しいデータを書き込むことができる。この特性によ
り、ＢＩＯＳプログラムの記憶にフラッシュメモリを用
いれば、非常に単純な書き込み制御回路を付加するだけ
でＢＩＯＳプログラムの変更・修正が可能なパーソナル
コンピュータを構成することができる。
対してＢＩＯＳプログラムを格納する不揮発メモリ素子
の上位・下位それぞれ同一容量の部分のいずれを対応さ
せるかを切り換えるためのアドレス切り換え回路、２０
は少なくとも同一容量の２つのアドレス部分それぞれを
独立に書き換えることができる書き換え可能な不揮発メ
モリ素子、３０は不揮発メモリ素子の書き換え動作を制
御するための書き込み制御回路を示している。不揮発メ
モリ素子２０としては、例えばＡＭＤ社のセクタ消去型
フラッシュメモリＡｍ２９Ｆ０１０などが使用できる。
Ａｍ２９Ｆ０１０はセクタ当たり１６ｋＢ、８セクタで
１２８ｋＢの容量を持ち、セクタ毎に独立に消去・書き
込みが可能である。本発明においては例えば６４ｋＢの
セクタが２つあれば１２８ｋＢの容量のＢＩＯＳを構成
するのに十分であるが、１６ｋＢのセクタ４つをまとめ
て消去・書き換えれば全く同じ効果を得ることができる
のは明かであろう。フラッシュメモリと呼ばれるメモリ
素子の特性として、あるブロックを単位として電気的に
消去が可能であり、消去を行った後には１アドレス単位
に新しいデータを書き込むことができる。この特性によ
り、ＢＩＯＳプログラムの記憶にフラッシュメモリを用
いれば、非常に単純な書き込み制御回路を付加するだけ
でＢＩＯＳプログラムの変更・修正が可能なパーソナル
コンピュータを構成することができる。
【００１２】しかしながら、フラッシュメモリに限ら
ず、書き換え可能な不揮発メモリ素子を用いたパーソナ
ルコンピュータにおいてＢＩＯＳプログラムの変更・修
正を行う場合、書き換え操作の途中、あるいはフラッシ
ュメモリを用いる場合であれば消去操作の途中やその後
新しいＢＩＯＳプログラムを書き込む前などに電源障害
等によって書き換えが中断されてしまうと、ＢＩＯＳプ
ログラム内容が不完全なままであったり、消去されてし
まっているためにパーソナルコンピュータを起動させる
ことすらできなくなってしまう恐れがあるという問題が
あった。図１実施例ではこの問題を解決するために、図
４（または図６）に示す手順で不揮発メモリ内容の書き
換えを行うとともに、アドレス切り換え回路１０を使用
して常にＢＩＯＳプログラム基本部分が完全な状態に保
たれることを保証する。（図４、図６の書き換え手順に
ついては以下の実施例の説明で詳細に解説する）。
ず、書き換え可能な不揮発メモリ素子を用いたパーソナ
ルコンピュータにおいてＢＩＯＳプログラムの変更・修
正を行う場合、書き換え操作の途中、あるいはフラッシ
ュメモリを用いる場合であれば消去操作の途中やその後
新しいＢＩＯＳプログラムを書き込む前などに電源障害
等によって書き換えが中断されてしまうと、ＢＩＯＳプ
ログラム内容が不完全なままであったり、消去されてし
まっているためにパーソナルコンピュータを起動させる
ことすらできなくなってしまう恐れがあるという問題が
あった。図１実施例ではこの問題を解決するために、図
４（または図６）に示す手順で不揮発メモリ内容の書き
換えを行うとともに、アドレス切り換え回路１０を使用
して常にＢＩＯＳプログラム基本部分が完全な状態に保
たれることを保証する。（図４、図６の書き換え手順に
ついては以下の実施例の説明で詳細に解説する）。
【００１３】図３は図１実施例におけるアドレス切り換
え回路１０のより具体的な構成例を示す実施例である。
図３において、１１は切り換えパルスの入力の都度、出
力信号の論理値を反転するトグルフリップフロップ、１
２は排他的論理和を生成するＥＸＯＲ（エクスクルーシ
ブＯＲ）ゲートである。図３において、ＥＸＯＲゲート
１２にはトグルフリップフロップ１１の出力とシステム
がＢＩＯＳプログラムをアクセスするために発生するア
ドレス信号Ａ１６が接続されている。Ａ１６は本来は不
揮発メモリ素子２０の上位側・下位側それぞれ６４ｋＢ
の部分の一方を選択する働きをする。このＡ１６に対し
て図３実施例ではＥＸＯＲゲート１２を挿入しているの
で、トグルフリップフロップ１１が論理値”０”を出力
している場合には不揮発メモリ素子２０に本来のＡ１６
が示す論理値が与えられるが、トグルフリップフロップ
１１が論理値”１”を出力している場合にはＡ１６が示
す論理値を反転した論理値が与えられる。前者の状態で
はＡ１６が”１”のときには不揮発メモリ素子２０の上
位側６４ｋＢ、Ａ１６が”０”のときには不揮発メモリ
素子２０の下位側６４ｋＢがアクセスされる。後者の状
態ではＡ１６が”１”のときには不揮発メモリ素子２０
の下位側６４ｋＢ、Ａ１６が”０”のときには不揮発メ
モリ素子２０の上位側６４ｋＢがアクセスされる。従っ
て、トグルフリップフロップ１１の出力値を反転する度
にアクセスされる不揮発メモリ素子２０の上位半分と下
位半分を入れ換えることができる。図４は図３実施例に
おけるＢＩＯＳプログラム内容の書き換え手順を示す。
図４は不揮発メモリ素子２０内のＢＩＯＳプログラム基
本部と拡張部の格納状態を摸式的に示す。図４（１）は
書き換えを開始する前の初期状態を示し、この状態でパ
ーソナルコンピュータは通常の起動・動作を行う。（こ
の図に示されるように、ＩＢＭ ＰＣ／ＡＴ互換機では
搭載されるｉｎｔｅｌ社のＣＰＵの特性上、ＢＩＯＳ基
本部がアドレス上位部分に配置されていなければならな
い）。図４（２）はＢＩＯＳプログラム書き換えの第１
段階を示す。本発明ではパーソナルコンピュータの再起
動に不可欠なＢＩＯＳ基本部を保持し続けるために、ま
ずＢＩＯＳ拡張部が記憶されている不揮発メモリ２０の
下位半分を消去、書き換える。図４（３）は不揮発メモ
リ２０の下位半分に新しいＢＩＯＳプログラムの基本部
を書き込んだ状態を示す。図（２）、図（３）の段階で
電源障害等が発生したとしても、以前のＢＩＯＳプログ
ラム基本部がそのまま保持されているので、ＢＩＯＳプ
ログラム拡張部に依存する機能は利用できないものの、
パーソナルコンピュータを再び起動することができ、起
動後に再びＢＩＯＳプログラムの変更・修正作業を行う
ことができる。次に、図４（４）ではアドレス切り換え
回路１０を操作して不揮発メモリ２０の上位半分と下位
半分のアクセスアドレスを入れ換える。これ以後はパー
ソナルコンピュータを再起動するときに書き換えを行っ
た新しいＢＩＯＳプログラム基本部が有効になる。図４
（４）の段階ではまだＢＩＯＳプログラムの書き換えは
完了してはいないが、これ以後電源障害等が発生したと
しても、新しいＢＩＯＳプログラム基本部が機能するの
で、パーソナルコンピュータを再び起動することがで
き、起動後に再びＢＩＯＳプログラムの変更・修正作業
を行うことができる。図４（５）では不要になった古い
ＢＩＯＳプログラム基本部を消去し、図４（６）では古
いＢＩＯＳプログラム基本部が占めていたアドレスに新
しいＢＩＯＳプログラム拡張部を書き込んでＢＩＯＳプ
ログラムの変更・修正作業が完了する。以上に説明した
ように、図３実施例によれば、ＢＩＯＳプログラムを格
納する不揮発メモリの上位アドレス側半分には常に完全
な状態のＢＩＯＳプログラム基本部が保持されているの
で、万一書き換えの途中で電源障害などによりＢＩＯＳ
プログラムの変更・修正作業が中断されてしまった場合
でも、新旧いずれか保持されているＢＩＯＳプログラム
基本部によりパーソナルコンピュータを再起動して、起
動後に再びＢＩＯＳプログラムの変更・修正作業を行う
ことができ、装置の機能が失われることはない。また、
本実施例を実現するために必要な追加回路等は図３に示
したように非常に単純かつ容易に実現できるもので、書
き換え可能な不揮発メモリを使用する場合、書き換え制
御のための回路は必須であるからアドレス切り換え回路
を追加するのみでよい。
え回路１０のより具体的な構成例を示す実施例である。
図３において、１１は切り換えパルスの入力の都度、出
力信号の論理値を反転するトグルフリップフロップ、１
２は排他的論理和を生成するＥＸＯＲ（エクスクルーシ
ブＯＲ）ゲートである。図３において、ＥＸＯＲゲート
１２にはトグルフリップフロップ１１の出力とシステム
がＢＩＯＳプログラムをアクセスするために発生するア
ドレス信号Ａ１６が接続されている。Ａ１６は本来は不
揮発メモリ素子２０の上位側・下位側それぞれ６４ｋＢ
の部分の一方を選択する働きをする。このＡ１６に対し
て図３実施例ではＥＸＯＲゲート１２を挿入しているの
で、トグルフリップフロップ１１が論理値”０”を出力
している場合には不揮発メモリ素子２０に本来のＡ１６
が示す論理値が与えられるが、トグルフリップフロップ
１１が論理値”１”を出力している場合にはＡ１６が示
す論理値を反転した論理値が与えられる。前者の状態で
はＡ１６が”１”のときには不揮発メモリ素子２０の上
位側６４ｋＢ、Ａ１６が”０”のときには不揮発メモリ
素子２０の下位側６４ｋＢがアクセスされる。後者の状
態ではＡ１６が”１”のときには不揮発メモリ素子２０
の下位側６４ｋＢ、Ａ１６が”０”のときには不揮発メ
モリ素子２０の上位側６４ｋＢがアクセスされる。従っ
て、トグルフリップフロップ１１の出力値を反転する度
にアクセスされる不揮発メモリ素子２０の上位半分と下
位半分を入れ換えることができる。図４は図３実施例に
おけるＢＩＯＳプログラム内容の書き換え手順を示す。
図４は不揮発メモリ素子２０内のＢＩＯＳプログラム基
本部と拡張部の格納状態を摸式的に示す。図４（１）は
書き換えを開始する前の初期状態を示し、この状態でパ
ーソナルコンピュータは通常の起動・動作を行う。（こ
の図に示されるように、ＩＢＭ ＰＣ／ＡＴ互換機では
搭載されるｉｎｔｅｌ社のＣＰＵの特性上、ＢＩＯＳ基
本部がアドレス上位部分に配置されていなければならな
い）。図４（２）はＢＩＯＳプログラム書き換えの第１
段階を示す。本発明ではパーソナルコンピュータの再起
動に不可欠なＢＩＯＳ基本部を保持し続けるために、ま
ずＢＩＯＳ拡張部が記憶されている不揮発メモリ２０の
下位半分を消去、書き換える。図４（３）は不揮発メモ
リ２０の下位半分に新しいＢＩＯＳプログラムの基本部
を書き込んだ状態を示す。図（２）、図（３）の段階で
電源障害等が発生したとしても、以前のＢＩＯＳプログ
ラム基本部がそのまま保持されているので、ＢＩＯＳプ
ログラム拡張部に依存する機能は利用できないものの、
パーソナルコンピュータを再び起動することができ、起
動後に再びＢＩＯＳプログラムの変更・修正作業を行う
ことができる。次に、図４（４）ではアドレス切り換え
回路１０を操作して不揮発メモリ２０の上位半分と下位
半分のアクセスアドレスを入れ換える。これ以後はパー
ソナルコンピュータを再起動するときに書き換えを行っ
た新しいＢＩＯＳプログラム基本部が有効になる。図４
（４）の段階ではまだＢＩＯＳプログラムの書き換えは
完了してはいないが、これ以後電源障害等が発生したと
しても、新しいＢＩＯＳプログラム基本部が機能するの
で、パーソナルコンピュータを再び起動することがで
き、起動後に再びＢＩＯＳプログラムの変更・修正作業
を行うことができる。図４（５）では不要になった古い
ＢＩＯＳプログラム基本部を消去し、図４（６）では古
いＢＩＯＳプログラム基本部が占めていたアドレスに新
しいＢＩＯＳプログラム拡張部を書き込んでＢＩＯＳプ
ログラムの変更・修正作業が完了する。以上に説明した
ように、図３実施例によれば、ＢＩＯＳプログラムを格
納する不揮発メモリの上位アドレス側半分には常に完全
な状態のＢＩＯＳプログラム基本部が保持されているの
で、万一書き換えの途中で電源障害などによりＢＩＯＳ
プログラムの変更・修正作業が中断されてしまった場合
でも、新旧いずれか保持されているＢＩＯＳプログラム
基本部によりパーソナルコンピュータを再起動して、起
動後に再びＢＩＯＳプログラムの変更・修正作業を行う
ことができ、装置の機能が失われることはない。また、
本実施例を実現するために必要な追加回路等は図３に示
したように非常に単純かつ容易に実現できるもので、書
き換え可能な不揮発メモリを使用する場合、書き換え制
御のための回路は必須であるからアドレス切り換え回路
を追加するのみでよい。
【００１４】図５は図１実施例におけるアドレス切り換
え回路１０のより具体的な構成例を示す他の実施例であ
る。図５において、１３はアドレス信号Ａ１６の論理値
を反転するインバータ、１４・１５はジャンパチップの
つけかえによりアドレス信号Ａ１６の反転／非反転を切
り換えるジャンパスイッチである。図５において、イン
バータ１３はアドレス信号Ａ１６の論理値を反転し、ジ
ャンパスイッチ１４のみにジャンパチップを接続すれば
Ａ１６の論理値はそのまま、ジャンパスイッチ１５のみ
にジャンパチップを接続すればＡ１６を反転した論理値
が書き換え可能な不揮発メモリ２０に与えられる。Ａ１
６は本来は不揮発メモリ素子２０の上位側・下位側それ
ぞれ６４ｋＢの部分の一方を選択する働きをするので、
ジャンパスイッチ１４のみにジャンパチップを接続すれ
ばＡ１６が”１”のときには不揮発メモリ素子２０の上
位側６４ｋＢ、Ａ１６が”０”のときには不揮発メモリ
素子２０の下位側６４ｋＢがアクセスされる。ジャンパ
スイッチ１５のみにジャンパチップを接続すればＡ１６
が”１”のときには不揮発メモリ素子２０の下位側６４
ｋＢ、Ａ１６が”０”のときには不揮発メモリ素子２０
の上位側６４ｋＢがアクセスされる。従って、ジャンパ
チップをジャンパスイッチ１４と１５のどちらに接続す
るかによってアクセスされる不揮発メモリ素子２０の上
位半分と下位半分を入れ換えることができる。図６およ
び図７は図５実施例におけるＢＩＯＳプログラム内容の
書き換え手順を示す。図６および図７は不揮発メモリ素
子２０内のＢＩＯＳプログラム基本部と拡張部の格納状
態を摸式的に示す。図６（１）は書き換えを開始する前
の初期状態を示し、この状態でパーソナルコンピュータ
は通常の起動・動作を行う。図６（２）はＢＩＯＳプロ
グラム書き換えの第１段階を示す。本発明ではパーソナ
ルコンピュータの再起動に不可欠なＢＩＯＳ基本部を保
持し続けるために、まずＢＩＯＳ拡張部が記憶されてい
る不揮発メモリ２０の下位半分を消去、書き換える。図
６（３）は不揮発メモリ２０の下位半分に新しいＢＩＯ
Ｓプログラムの基本部を書き込んだ状態を示す。図６
（２）、図６（３）の段階で電源障害等が発生したとし
ても、以前のＢＩＯＳプログラム基本部がそのまま保持
されているので、ＢＩＯＳプログラム拡張部に依存する
機能は利用できないものの、パーソナルコンピュータを
再び起動することができ、起動後に再びＢＩＯＳプログ
ラムの変更・修正作業を行うことができる。次に、図６
（４）では不要になった古いＢＩＯＳプログラム基本部
を消去する。（図６（４）の段階で電源障害等が発生し
た場合、本来ＢＩＯＳプログラム基本部が存在すべきア
ドレスが消去されているので、パーソナルコンピュータ
を再び起動することができなくなるが、このような場合
の対処方法は図７の説明で述べる）。図６（５）では本
来ＢＩＯＳプログラム基本部が占めるべきアドレスに新
しいＢＩＯＳプログラム基本部を書き込む。この結果新
しいＢＩＯＳプログラム基本部が２組できるので、不要
である不揮発メモリの下位アドレス側半分を図６（６）
で消去、図６（７）で新しいＢＩＯＳプログラム拡張部
を書き込んでＢＩＯＳプログラムの変更・修正作業を完
了する。図５実施例では図６に示した手順のうち、
（４）で古いＢＩＯＳプログラム基本部を消去してから
（５）の新しいＢＩＯＳプログラム基本部の書き込みが
終了するまでの間に電源障害等が発生した場合、本来Ｂ
ＩＯＳプログラム基本部が存在すべきアドレスが消去さ
れているか不完全な状態にあるので、そのままの状態か
らパーソナルコンピュータを再び起動することはできな
い。そこでこのような事態が発生した場合には前述のジ
ャンパスイッチ１４・１５の一方のみに接続されている
ジャンパチップを外し、他方に付け変える。すると図７
（５”）に示すように不揮発メモリの上位アドレス側半
分と下位アドレス側半分とが入れ替わり、下位アドレス
側半分に既に書き込みが終わっていたＢＩＯＳプログラ
ム基本部が上位アドレス側に配置されるので、パーソナ
ルコンピュータを再び起動することはできるようにな
る。その後は下位アドレス側半分に新しいＢＩＯＳプロ
グラム拡張部を書き込めばＢＩＯＳプログラムの書き換
えが完了する。
え回路１０のより具体的な構成例を示す他の実施例であ
る。図５において、１３はアドレス信号Ａ１６の論理値
を反転するインバータ、１４・１５はジャンパチップの
つけかえによりアドレス信号Ａ１６の反転／非反転を切
り換えるジャンパスイッチである。図５において、イン
バータ１３はアドレス信号Ａ１６の論理値を反転し、ジ
ャンパスイッチ１４のみにジャンパチップを接続すれば
Ａ１６の論理値はそのまま、ジャンパスイッチ１５のみ
にジャンパチップを接続すればＡ１６を反転した論理値
が書き換え可能な不揮発メモリ２０に与えられる。Ａ１
６は本来は不揮発メモリ素子２０の上位側・下位側それ
ぞれ６４ｋＢの部分の一方を選択する働きをするので、
ジャンパスイッチ１４のみにジャンパチップを接続すれ
ばＡ１６が”１”のときには不揮発メモリ素子２０の上
位側６４ｋＢ、Ａ１６が”０”のときには不揮発メモリ
素子２０の下位側６４ｋＢがアクセスされる。ジャンパ
スイッチ１５のみにジャンパチップを接続すればＡ１６
が”１”のときには不揮発メモリ素子２０の下位側６４
ｋＢ、Ａ１６が”０”のときには不揮発メモリ素子２０
の上位側６４ｋＢがアクセスされる。従って、ジャンパ
チップをジャンパスイッチ１４と１５のどちらに接続す
るかによってアクセスされる不揮発メモリ素子２０の上
位半分と下位半分を入れ換えることができる。図６およ
び図７は図５実施例におけるＢＩＯＳプログラム内容の
書き換え手順を示す。図６および図７は不揮発メモリ素
子２０内のＢＩＯＳプログラム基本部と拡張部の格納状
態を摸式的に示す。図６（１）は書き換えを開始する前
の初期状態を示し、この状態でパーソナルコンピュータ
は通常の起動・動作を行う。図６（２）はＢＩＯＳプロ
グラム書き換えの第１段階を示す。本発明ではパーソナ
ルコンピュータの再起動に不可欠なＢＩＯＳ基本部を保
持し続けるために、まずＢＩＯＳ拡張部が記憶されてい
る不揮発メモリ２０の下位半分を消去、書き換える。図
６（３）は不揮発メモリ２０の下位半分に新しいＢＩＯ
Ｓプログラムの基本部を書き込んだ状態を示す。図６
（２）、図６（３）の段階で電源障害等が発生したとし
ても、以前のＢＩＯＳプログラム基本部がそのまま保持
されているので、ＢＩＯＳプログラム拡張部に依存する
機能は利用できないものの、パーソナルコンピュータを
再び起動することができ、起動後に再びＢＩＯＳプログ
ラムの変更・修正作業を行うことができる。次に、図６
（４）では不要になった古いＢＩＯＳプログラム基本部
を消去する。（図６（４）の段階で電源障害等が発生し
た場合、本来ＢＩＯＳプログラム基本部が存在すべきア
ドレスが消去されているので、パーソナルコンピュータ
を再び起動することができなくなるが、このような場合
の対処方法は図７の説明で述べる）。図６（５）では本
来ＢＩＯＳプログラム基本部が占めるべきアドレスに新
しいＢＩＯＳプログラム基本部を書き込む。この結果新
しいＢＩＯＳプログラム基本部が２組できるので、不要
である不揮発メモリの下位アドレス側半分を図６（６）
で消去、図６（７）で新しいＢＩＯＳプログラム拡張部
を書き込んでＢＩＯＳプログラムの変更・修正作業を完
了する。図５実施例では図６に示した手順のうち、
（４）で古いＢＩＯＳプログラム基本部を消去してから
（５）の新しいＢＩＯＳプログラム基本部の書き込みが
終了するまでの間に電源障害等が発生した場合、本来Ｂ
ＩＯＳプログラム基本部が存在すべきアドレスが消去さ
れているか不完全な状態にあるので、そのままの状態か
らパーソナルコンピュータを再び起動することはできな
い。そこでこのような事態が発生した場合には前述のジ
ャンパスイッチ１４・１５の一方のみに接続されている
ジャンパチップを外し、他方に付け変える。すると図７
（５”）に示すように不揮発メモリの上位アドレス側半
分と下位アドレス側半分とが入れ替わり、下位アドレス
側半分に既に書き込みが終わっていたＢＩＯＳプログラ
ム基本部が上位アドレス側に配置されるので、パーソナ
ルコンピュータを再び起動することはできるようにな
る。その後は下位アドレス側半分に新しいＢＩＯＳプロ
グラム拡張部を書き込めばＢＩＯＳプログラムの書き換
えが完了する。
【００１５】以上に説明したように、図５実施例によれ
ば、ＢＩＯＳプログラムを格納する不揮発メモリの上位
アドレス側半分か下位アドレス側半分の少なくとも一方
には完全な状態のＢＩＯＳプログラム基本部が保持され
ているので、万一書き換えの途中で電源障害などにより
ＢＩＯＳプログラムの変更・修正作業が中断されてしま
った場合でも、ジャンパスイッチの設定を切り換えてい
ずれか保持されているＢＩＯＳプログラム基本部を有効
にしてパーソナルコンピュータを再起動、起動後に再び
ＢＩＯＳプログラムの変更・修正作業を行うことができ
る。ＢＩＯＳプログラム書き換え途中に電源障害が発生
することは通常まれであるので、ジャンパスイッチの設
定を切り換えを行う必要は異常が発生した場合のみに限
られ、使い勝手を損なうことにはならない。また、本実
施例を実現するために必要な追加回路等は図５に示した
ように非常に単純かつ安価に実現でき、万一の場合にし
か使用されない回路でありながら装置構成上に経済的負
担を与えないという点で望ましい。
ば、ＢＩＯＳプログラムを格納する不揮発メモリの上位
アドレス側半分か下位アドレス側半分の少なくとも一方
には完全な状態のＢＩＯＳプログラム基本部が保持され
ているので、万一書き換えの途中で電源障害などにより
ＢＩＯＳプログラムの変更・修正作業が中断されてしま
った場合でも、ジャンパスイッチの設定を切り換えてい
ずれか保持されているＢＩＯＳプログラム基本部を有効
にしてパーソナルコンピュータを再起動、起動後に再び
ＢＩＯＳプログラムの変更・修正作業を行うことができ
る。ＢＩＯＳプログラム書き換え途中に電源障害が発生
することは通常まれであるので、ジャンパスイッチの設
定を切り換えを行う必要は異常が発生した場合のみに限
られ、使い勝手を損なうことにはならない。また、本実
施例を実現するために必要な追加回路等は図５に示した
ように非常に単純かつ安価に実現でき、万一の場合にし
か使用されない回路でありながら装置構成上に経済的負
担を与えないという点で望ましい。
【００１６】
【発明の効果】以上のように本発明によれば新旧いずれ
か（一時的には双方）のＢＩＯＳ基本部分が必ず不揮発
メモリ上に存在しているので、例えＢＩＯＳソフトウェ
アの更新作業の途中で電源が絶たれたとしても、パーソ
ナルコンピュータを再起動して書き換えプログラムの再
実行を行うことができ、装置の機能が失われることがな
い。
か（一時的には双方）のＢＩＯＳ基本部分が必ず不揮発
メモリ上に存在しているので、例えＢＩＯＳソフトウェ
アの更新作業の途中で電源が絶たれたとしても、パーソ
ナルコンピュータを再起動して書き換えプログラムの再
実行を行うことができ、装置の機能が失われることがな
い。
【図１】本発明のＢＩＯＳの書き換え制御回路の基本的
な構成を示すブロック図である。
な構成を示すブロック図である。
【図２】最も代表的なパーソナルコンピュータであるＩ
ＢＭ社のＰＣやその互換機におけるメモリマップの１例
を示すメモリマップである。
ＢＭ社のＰＣやその互換機におけるメモリマップの１例
を示すメモリマップである。
【図３】図１ブロック図におけるアドレス切り換え部な
どの具体的構成を示す実施例である。
どの具体的構成を示す実施例である。
【図４】図３実施例におけるＢＩＯＳコードの書き換え
手順を示す図である。
手順を示す図である。
【図５】図１ブロック図におけるアドレス切り換え部な
どの具体的構成を示す他の実施例である。
どの具体的構成を示す他の実施例である。
【図６】図５実施例におけるＢＩＯＳコードの書き換え
手順を示す図である。
手順を示す図である。
【図７】図５実施例におけるＢＩＯＳコードの書き換え
手順を示す図である。
手順を示す図である。
１０…同一のアドレス出力に対してアクセスされるＢＩ
ＯＳ ＲＯＭの上位アドレス側半分と下位アドレス側半
分とを入れ換えるためのアドレス切り換え回路、 ２０…ＢＩＯＳ ＲＯＭとして用いられる書き換え可能
な不揮発メモリ、 ３０…不揮発メモリ２０の書き換えに際して書き込みを
制御する書き込み制御回路。
ＯＳ ＲＯＭの上位アドレス側半分と下位アドレス側半
分とを入れ換えるためのアドレス切り換え回路、 ２０…ＢＩＯＳ ＲＯＭとして用いられる書き換え可能
な不揮発メモリ、 ３０…不揮発メモリ２０の書き換えに際して書き込みを
制御する書き込み制御回路。
Claims (3)
- 【請求項１】パーソナルコンピュータなどの基本システ
ムプログラムを記憶する不揮発メモリの制御回路であっ
て、必要に応じて書き換えることができる書き換え可能
な不揮発メモリ素子を用い、パーソナルコンピュータ装
置本体を分解したり不揮発メモリ素子を装置から取り外
すことなく不揮発メモリ素子に記憶する基本システムプ
ログラム内容を書き換えることができるように不揮発メ
モリ素子の書き換え制御回路を備えたものにおいて、前
記基本システムプログラムを記憶する不揮発メモリは少
なくとも同等の記憶容量を備える２部分以上を個別に書
き換えることができるように構成し、基本システムプロ
グラムをアクセスするために前記不揮発メモリに与える
アドレス信号に対して前記個別に書き換えることができ
る不揮発メモリ部分のいずれを対応させるかを切り換え
るためのアドレス切り換え回路を備えたことを特徴とす
る不揮発メモリの制御回路。 - 【請求項２】請求項１の不揮発メモリの制御回路を備え
たパーソナルコンピュータにおいて、前記アドレス切り
換え回路はプログラム制御によりアドレス信号に対応し
て前記不揮発メモリ部分のいずれを対応させるかを切り
換えられるように構成し、前記基本システムプログラム
はパーソナルコンピュータ装置の起動と基本動作に不可
欠な基本部分と付加機能或いは拡張機能を利用するため
に必要な拡張部分の略同容量の２部分に分けて記述し、
前記基本部分と拡張部分のそれぞれを前記不揮発メモリ
の個別に書き換えることができる同等の記憶容量を備え
る２部分に記憶せしめ、基本システムプログラムの変更
を行うために前記不揮発メモリの記憶内容を書き換える
時に、まず書き換えられるべき古い内容の基本システム
プログラム拡張部分を記憶する前記不揮発メモリの１部
分を新しい内容の基本システムプログラム基本部分で書
き換え、次に書き換えられるべき古い内容の基本システ
ムプログラム基本部分を記憶する前記不揮発メモリの他
の部分を新しい内容の基本システムプログラム拡張部分
で書き換え、新しい内容の基本システムプログラム基本
部分の前記不揮発メモリに対する書込操作が完全に終了
してから前記アドレス切り換え回路をプログラム制御に
よりアドレス信号に対応する前記不揮発メモリ部分を入
れ換えて新しい内容の基本システムプログラム基本部と
拡張部分が書き換える前と同様の関係となるように制御
することによって新旧いずれかの基本システムプログラ
ム基本部分が常に前記不揮発メモリに保持されることを
保証し、以て前記不揮発メモリの書き換えの途中で異常
が発生した場合でも保持されている新旧いずれかの基本
システムプログラム基本部分により装置の再起動が可能
であることを保証することを特徴とするパーソナルコン
ピュータ。 - 【請求項３】請求項１の不揮発メモリの制御回路を備え
たパーソナルコンピュータにおいて、前記アドレス切り
換え回路はスイッチ手段によりアドレス信号に対応して
前記不揮発メモリ部分のいずれを対応させるかを切り換
えられるように構成し、前記基本システムプログラムは
パーソナルコンピュータ装置の起動と基本動作に不可欠
な基本部分と付加機能或いは拡張機能を利用するために
必要な拡張部分の略同容量の２部分に分けて記述し、前
記基本部分と拡張部分のそれぞれを前記不揮発メモリの
個別に書き換えることができる同等の記憶容量を備える
２部分に記憶せしめ、基本システムプログラムの変更を
行うために前記不揮発メモリの記憶内容を書き換える時
に、まず書き換えられるべき古い内容の基本システムプ
ログラム拡張部分を記憶する前記不揮発メモリの１部分
を新しい内容の基本システムプログラム基本部分で書き
換え、次に書き換えられるべき古い内容の基本システム
プログラム基本部分を記憶する前記不揮発メモリの他の
部分にも新しい内容の基本システムプログラム基本部分
を書き込み、最後に一旦新しい内容の基本システムプロ
グラム基本部を書き込んだ基本システムプログラム拡張
部分を記憶すべき前記不揮発メモリの１部分を新しい内
容の基本システムプログラム拡張部分で書き換えること
により、新旧いずれかの基本システムプログラム基本部
分が常に前記不揮発メモリに保持されることを保証し、
以て前記不揮発メモリの書き換えの途中で異常が発生し
た場合でも保持されている新旧いずれかの基本システム
プログラム基本部分を前記アドレス切り換え回路のスイ
ッチ操作により選択して装置の再起動が可能であるよう
にしたことを特徴とするパーソナルコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206357A JPH0869376A (ja) | 1994-08-31 | 1994-08-31 | Ｂｉｏｓの書き換え制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206357A JPH0869376A (ja) | 1994-08-31 | 1994-08-31 | Ｂｉｏｓの書き換え制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0869376A true JPH0869376A (ja) | 1996-03-12 |
Family
ID=16521986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206357A Pending JPH0869376A (ja) | 1994-08-31 | 1994-08-31 | Ｂｉｏｓの書き換え制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0869376A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034169A1 (fr) * | 1997-01-31 | 1998-08-06 | Sony Corporation | Appareil et procede de traitement d'informations |
| JP2000163268A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | コンピュータ |
| WO2004049166A1 (ja) * | 2002-11-27 | 2004-06-10 | Fujitsu Limited | 初期状態への復旧機能を有する記憶制御装置、記憶装置の制御方法、およびプログラム |
| US6789158B2 (en) | 2000-01-28 | 2004-09-07 | Nec Electronics Corporation | Method of rewriting program in a flash microcomputer |
| JP2005242512A (ja) * | 2004-02-25 | 2005-09-08 | Murata Mach Ltd | データ処理装置 |
| JP2006011906A (ja) * | 2004-06-28 | 2006-01-12 | Yamaha Corp | ソフトウェアインストール方法 |
| US7383431B2 (en) | 2002-06-11 | 2008-06-03 | Seiko Epson Corporation | Control system and method for rewriting data in a flash memory and a data storage medium in which a program is stored for rewriting data in a flash memory |
| US8429336B2 (en) | 2008-11-17 | 2013-04-23 | HGST Netherlands B.V. | Disk drive and method of changing a program therefor |
-
1994
- 1994-08-31 JP JP6206357A patent/JPH0869376A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034169A1 (fr) * | 1997-01-31 | 1998-08-06 | Sony Corporation | Appareil et procede de traitement d'informations |
| KR100541781B1 (ko) * | 1997-01-31 | 2006-04-14 | 소니 가부시끼 가이샤 | 정보처리장치및방법 |
| JP2000163268A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | コンピュータ |
| US6789158B2 (en) | 2000-01-28 | 2004-09-07 | Nec Electronics Corporation | Method of rewriting program in a flash microcomputer |
| US7383431B2 (en) | 2002-06-11 | 2008-06-03 | Seiko Epson Corporation | Control system and method for rewriting data in a flash memory and a data storage medium in which a program is stored for rewriting data in a flash memory |
| WO2004049166A1 (ja) * | 2002-11-27 | 2004-06-10 | Fujitsu Limited | 初期状態への復旧機能を有する記憶制御装置、記憶装置の制御方法、およびプログラム |
| CN1303533C (zh) * | 2002-11-27 | 2007-03-07 | 富士通株式会社 | 具有恢复到初始状态的功能的存储控制设备及其控制方法 |
| JP2005242512A (ja) * | 2004-02-25 | 2005-09-08 | Murata Mach Ltd | データ処理装置 |
| JP4556104B2 (ja) * | 2004-02-25 | 2010-10-06 | 村田機械株式会社 | データ処理装置 |
| JP2006011906A (ja) * | 2004-06-28 | 2006-01-12 | Yamaha Corp | ソフトウェアインストール方法 |
| US8429336B2 (en) | 2008-11-17 | 2013-04-23 | HGST Netherlands B.V. | Disk drive and method of changing a program therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
| TWI515660B (zh) | 韌體變量更新方法 | |
| KR100239585B1 (ko) | 복구가능한 베이식 펌웨어를 가진 컴퓨터시스템 동작방법 | |
| CN110032520B (zh) | 系统开机代码存储器管理方法、存储器装置及其制造方法 | |
| US6148441A (en) | Method for reprogramming flash ROM in a personal computer implementing an EISA bus system | |
| US6205548B1 (en) | Methods and apparatus for updating a nonvolatile memory | |
| KR100415371B1 (ko) | 컴퓨터 | |
| EP0536793A2 (en) | Personal computer using flash memory as BIOS-ROM | |
| JPH06131266A (ja) | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 | |
| US10977050B2 (en) | Method for managing system boot code memory, memory device and electronic system using the same | |
| JP3173407B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JPH0869376A (ja) | Ｂｉｏｓの書き換え制御回路 | |
| US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| US7107407B2 (en) | Arithmetic unit with reduced startup time and method of loading data | |
| JPH11306007A (ja) | Ｂｉｏｓ書き換え方法及び方式 | |
| JPH08305561A (ja) | ファームウエアダウンロード方法とその装置 | |
| JPH09330216A (ja) | Ｂｉｏｓ書換システム | |
| JPH08161160A (ja) | 光ディスク再生装置のファームウエア更新方法 | |
| JPH09265399A (ja) | Ｂｉｏｓ書き込み方法 | |
| JP3498028B2 (ja) | ブートプログラム書き換えシステム | |
| KR102551737B1 (ko) | 부트로더 시스템 및 그 방법 | |
| JP2003122575A (ja) | 情報処理装置 | |
| JP2010157026A (ja) | プログラムエリア切替方法 |