JP3498028B2

JP3498028B2 - ブートプログラム書き換えシステム

Info

Publication number: JP3498028B2
Application number: JP2000003994A
Authority: JP
Inventors: 智美松田
Original assignee: NEC Embedded Products Ltd
Current assignee: NEC Embedded Products Ltd
Priority date: 2000-01-12
Filing date: 2000-01-12
Publication date: 2004-02-16
Anticipated expiration: 2020-01-12
Also published as: JP2001195260A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ブートプログラム
書き換えシステムに関し、特に、フラッシュＲＯＭに格
納されたブートプログラムの書き換えを容易にするブー
トプログラム書き換えシステムに関する。

【０００２】

【従来の技術】システム開発段階でＲＯＭに格納されて
いるブートプログラムの改版は何度も行われ、リリース
後にも改版されることがある。この時、ブートプログラ
ムの書き換えに失敗するとＲＯＭの情報は壊れてしま
い、システムは立ち上がらなくなる。

【０００３】これらの問題を解決するものとして、たと
えば、「特開平９−３３０２７２号公報」記載の発明が
ある。この発明は、ブートプログラムを格納するＲＯＭ
を２個設けるものである。

【０００４】また、「特開平８−２２７３５９号公報」
記載の発明は、「複数ブロックに分割されたメモリを内
蔵するワンチップマイコンが組み込まれた電子システム
において、このメモリ内の所定のブロックに設定され、
この電子システムの所定の機能または仕様を実現する制
御プログラムを格納する１つの特定ブロックｎと、この
特定ブロック以外の少なくとも１つのブロックに格納さ
れ、この特定ブロックの内容を書き換えるための特定ブ
ロック書き換え用プログラムと、このメモリにアクセス
可能でシリアル通信機能を有する通信部とを備え、この
書き換えプログラムは外部装置から送られ、この通信部
で受信したデータを、特定ブロックｎに書き込む」もの
である。

【０００５】また、「特開平８−６９３７６号公報」記
載の発明は、「ＢＩＯＳプログラムを格納する不揮発メ
モリ素子の同一容量の上位・下位部分のいずれを対応さ
せるかを切り換えるアドレス切り換え回路を設け、ＢＩ
ＯＳプログラムは装置の起動に最小限必要な基本部分と
拡張部分とに分割して構成し、基本部分の書き換えは新
しい基本部分を古い拡張部分を格納している不揮発メモ
リに書き込み、書き込み完了後に不揮発メモリ素子の上
位・下位部分を回路的に交換し、その後古いＢＩＯＳ基
本部分を格納したままの不揮発メモリを消去し、新しい
ＢＩＯＳ拡張部分を書き込む」ものである。

【０００６】

【発明が解決しようとする課題】上述した「特開平９−
３３０２７２号公報」記載の発明の問題点は、システム
の基盤の占有面積が大きく回路が複雑になり、コストが
かかることである。

【０００７】その理由は、ＲＯＭを２重に設けるからで
ある。

【０００８】また、「特開平８−２２７３５９号公報」
記載の発明の問題点は、ブートプログラムの書き換え時
に特定ブロック書き換え用プログラムが格納されている
特別なアドレスを指定するような機能が必要なことであ
る。

【０００９】その理由は、メモリのアドレスの一部を反
転させるスイッチを設けていないからである。

【００１０】また、「特開平８−６９３７６号公報」記
載の発明の問題点は、ＢＩＯＳを書き換える書き換えル
ーチンを記録媒体等に記録する必要があることである。

【００１１】その理由は、不揮発性メモリに、ＢＩＯＳ
を書き換える書き換えルーチンを格納していないからで
ある。

【００１２】本発明の目的は、上記問題点を解決し、フ
ラッシュＲＯＭを取り外すことなく同一の操作でブート
プログラムの書き換えを可能とし、かつ、フラッシュＲ
ＯＭの領域を有効に利用することである。

【００１３】

【００１４】

【００１５】

【００１６】

【課題を解決するための手段】本発明の第１のブートプ
ログラム書き換えシステムは、物理的に領域を第１の領
域および第２の領域に２分し、前記第１の領域にパワー
オンからシステムが立ち上がるまでの設定を行うブート
プログラムを格納し、前記第２の領域を２分し前記ブー
トプログラムを書き換えるためのルーチンをそれぞれ第
１の書き換えルーチン、第２の書き換えルーチンとして
格納する書き換え可能不揮発性リードオンリーメモリ
と、前記書き換え可能不揮発性リードオンリーメモリに
与えられるアドレスの２ビットを論理的に反転する手動
スイッチとを有する。

【００１７】本発明の第２のブートプログラム書き換
えシステムは、前記第１のブートプログラム書き換えシ
ステムであって、前記ブートプログラムを記録する記録
媒体と、前記記録媒体から前記ブートプログラムを読み
出すＩ／Ｏデバイスと、前記Ｉ／Ｏデバイスを使用して
前記記録媒体から前記ブートプログラムを読み出し、前
記書き換え可能不揮発性リードオンリーメモリの前記第
１の領域に書き込む指示を含む前記第１の書き換えルー
チン、前記第１の書き換えルーチンを格納する前記書き
換え可能不揮発性リードオンリーメモリとを有する。

【００１８】本発明の第３のブートプログラム書き換
えシステムは、前記第２のブートプログラム書き換えシ
ステムであって、ＣＰＵと、主記憶部と、前記Ｉ／Ｏデ
バイスを制御するＩ／Ｏ制御部と、前記ＣＰＵ、前記主
記憶部、および前記Ｉ／Ｏ制御部を接続するバスとを備
え、前記ブートプログラムの書き換えに際し、前記第１
の書き換えルーチンが不具合の場合、前記手動スイッチ
の２ビットを反転側に設定し、記録媒体を前記Ｉ／Ｏデ
バイスに実装し、パワーオンすると、前記書き換え可能
不揮発性リードオンリーメモリ内の前記第２の書き換え
ルーチンを実行し、前記Ｉ／Ｏデバイス、前記Ｉ／Ｏ制
御部、および前記バスを介して、前記記録媒体に記録さ
れた前記ブートプログラムを前記主記憶部に転送し、前
記主記憶部から前記バスを介して、前記書き換え可能不
揮発性リードオンリーメモリの前記第１の領域に前記ブ
ートプログラムを書き込む処理を行う前記ＣＰＵを有す
る。

【００１９】

【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して詳細に説明する。図１は、本発
明の第１の実施の形態を示すブロック図である。図１を
参照すると、本発明の第１の実施の形態は、ＣＰＵ１０
と、フラッシュＲＯＭ２０（フラッシュリードオンリー
メモリ）と、Ｉ／Ｏ制御部３０と、Ｉ／Ｏデバイス４０
（たとえば、フロッピーディスク装置、ＣＤ−ＲＯＭ装
置等）と、主記憶部５０と、ＣＰＵ１０、フラッシュＲ
ＯＭ２０、Ｉ／Ｏ制御部３０および主記憶部５０を接続
するアドレスバス６０と、データバス７０と、ＣＰＵ１
０からアドレスバス６０へのアドレスライン６１と、ア
ドレスバス６０からフラッシュＲＯＭ２０へのアドレス
ライン６２と、アドレスバス６０からＩ／Ｏ制御部３０
へのアドレスライン６３と、アドレスバス６０から主記
憶部５０へのアドレスライン６４と、ＣＰＵ１０・デー
タバス７０間のデータライン７１と、フラッシュＲＯＭ
２０・データバス７０間のデータライン７２と、Ｉ／Ｏ
制御部３０・データバス７０間のデータライン７３と、
主記憶部５０・データバス７０間のデータライン７４
と、Ｉ／Ｏ制御部３０・Ｉ／Ｏデバイス４０間のアドレ
ス・データライン８０と、フラッシュＲＯＭ２０のアド
レスの最上位ビットをそのままスルー出力するか反転出
力するかを切り替えるスイッチ９０と、アドレスライン
６２上のコマンドをデコードし書き込み信号を作成しフ
ラッシュＲＯＭ２０に与えるデコード部９５とから構成
される。

【００２０】アドレスバス６０、およびアドレスライン
６１〜アドレスライン６４はコマンドおよびアドレスが
転送され、データバス７０、およびデータライン７１〜
データライン７４は、データが転送される。ただし、ア
ドレス、コマンドおよびデータを１つにまとめて１つの
バス、ラインで構成してもよい。

【００２１】また、アドレス・データライン８０は、ア
ドレス、コマンド、またはデータが転送される。ただ
し、アドレス、コマンドとデータを分離したラインを設
けてもよい。

【００２２】図２は、フラッシュＲＯＭ２０、アドレス
バス６０、アドレスライン６２、データバス７０、デー
タライン７２、スイッチ９０、およびデコード部９５の
接続を示す詳細ブロック図である。

【００２３】図２を参照すると、フラッシュＲＯＭ２０
は、アドレスバス６０から転送されたアドレスをアドレ
スライン６２を介して受け取る。ただし、フラッシュＲ
ＯＭ２０のアドレスの最上位は、スイッチ９０に接続さ
れている。このスイッチ９０は手動で操作可能なもので
ある。また、フラッシュＲＯＭ２０のライトイネーブル
端子には、デコード部９５からの書き込み信号が載せら
れる。

【００２４】デコード部９５は、アドレスライン６２上
のコマンドをデコードし、コマンドがフラッシュＲＯＭ
２０への書き込みを示す場合には、適当なタイミングで
書き込み信号を作成しフラッシュＲＯＭ２０へ与える。

【００２５】図３は、フラッシュＲＯＭ２０の内容を示
す説明図である。図３を参照すると、フラッシュＲＯＭ
２０は、物理的に領域２０１と領域２０２との２つに分
割されており、フラッシュＲＯＭ２０に入力されるアド
レスの最上位が“０”であれば、領域２０１がアクセス
され、アドレスの最上位が“１”であれば、領域２０２
がアクセスされる。したがって、スイッチ９０がスルー
出力側に設定されていれば、ＣＰＵ１０等がアドレスバ
ス６０に出力したアドレスは、そのままフラッシュＲＯ
Ｍ２０に与えられ、スイッチ９０が反転出力側に設定さ
れていれば、ＣＰＵ１０等がアドレスバス６０に出力し
たアドレスは、最上位が反転されてフラッシュＲＯＭ２
０に与えられる。

【００２６】ＣＰＵ１０等は、自身が出力したアドレス
の最上位が“０”であれば、フラッシュＲＯＭ２０の論
理的上位をアクセスするとみなし、自身が出力したアド
レスの最上位が“１”であれば、フラッシュＲＯＭ２０
の論理的下位をアクセスするとみなす。よって、論理的
上位と、論理的下位は、スイッチ９０の設定により反転
する。スイッチ９０がスルー出力側に設定されていれ
ば、領域２０１が論理的上位、領域２０２が論理的下位
となり、スイッチ９０が反転出力側に設定されていれ
ば、領域２０２が論理的上位、領域２０１が論理的下位
となる。

【００２７】領域２０１には、ハードウエアの初期化な
どパワーオンからシステムが立ち上がるまでの様々な設
定を行うブートプログラムが格納される。

【００２８】また、領域２０２には、壊れてしまったブ
ートプログラムを書き換えるために自動でＩ／Ｏデバイ
ス４０へアクセスし、フラッシュＲＯＭ２０の論理的下
位に新しいブートプログラムを書き込むプログラムであ
る書き換えルーチンが格納される。図１において、左側
は、スイッチ９０がスルー出力側に設定されている場合
を示し、右側は、スイッチ９０が反転出力側に設定され
ている場合を示す。

【００２９】次に、本発明の第１の実施の形態の動作に
ついて図面を参照して詳細に説明する。通常、動作中
は、スイッチ９０はスルー出力側に設定されている。領
域２１０内のブートプログラムを更新する場合には、パ
ワーオフし、Ｉ／Ｏデバイス４０に新たなブートプログ
ラムが記録された記録媒体（たとえば、フロッピーディ
スク、ＣＤ−ＲＯＭ等）を実装し、スイッチ９０を反転
出力側に設定し、パワーオンする。

【００３０】パワーオンにより、ＣＰＵ１０が起動し、
アドレスライン６１、アドレスバス６０にフラッシュＲ
ＯＭ２０の論理的上位を示すアドレス、およびフラッシ
ュＲＯＭ２０に対するリードコマンドを出力する。デコ
ード部９５は、アドレスライン６２上のリードコマンド
をデコードし、書き込み信号をオフにする。

【００３１】また、スイッチ９０により最上位が反転さ
れたアドレスは、アドレスライン６２を介してフラッシ
ュＲＯＭ２０に与えられ、フラッシュＲＯＭ２０から領
域２０２内の書き換えルーチンが出力され、データライ
ン７２、データバス７０、データライン７１を介してＣ
ＰＵ１０に取り込まれる。

【００３２】次に、ＣＰＵ１０は、アドレスライン６
１、アドレスバス６０に主記憶部５０の適宜定めた特定
領域を示すアドレス、および主記憶部５０に対するライ
トコマンドを出力し、データライン７１、データバス７
０に取り込んだ書き換えルーチンを出力する。主記憶部
５０は、アドレスライン６４、データライン７４を介し
て、それぞれＣＰＵ１０から出力されたアドレス、書き
換えルーチンを受け取り、アドレスで指定された特定領
域に書き込む。

【００３３】次に、ＣＰＵ１０は、アドレスライン６
１、アドレスバス６０、アドレスライン６４を介して主
記憶部５０の特定領域を示すアドレス、および主記憶部
５０に対するリードコマンドを出力し、主記憶部５０か
らデータライン７４、データバス７０、データライン７
１を介して一定単位ずつ書き換えルーチンを読み出す。

【００３４】次に、ＣＰＵ１０は、読み出した書き換え
ルーチンを順次実行する。この初期化ルーチンの実行に
おいて、まず、ＣＰＵ１０は、アドレスライン６１、ア
ドレスバス６０、アドレスライン６３介して、Ｉ／Ｏ制
御部３０に対する初期化コマンドを出力し、データライ
ン７１、データバス７０、データライン７３を介して、
Ｉ／Ｏ制御部３０に対する初期化データを出力する。Ｉ
／Ｏ制御部３０は、ＣＰＵ１０からの初期化コマンド、
初期化データを受け取ると、自身の初期化を実施する。
この初期化により、Ｉ／Ｏデバイス４０へのアクセスが
可能となる。

【００３５】次に、ＣＰＵ１０は、アドレスライン６
１、アドレスバス６０、アドレスライン６３介して、Ｉ
／Ｏ制御部３０に対し、Ｉ／Ｏデバイス４０に実装され
ている記録媒体の適宜定めた領域をリードするリードコ
マンド、アドレスを出力する。

【００３６】Ｉ／Ｏ制御部３０は、このリードコマン
ド、アドレスを受け取ると、アドレス・データライン８
０を介して、Ｉ／Ｏデバイス４０に対し、受け取ったリ
ードコマンド、アドレスに対応するＩ／Ｏリードコマン
ド、Ｉ／Ｏアドレスを出力する。Ｉ／Ｏデバイス４０
は、Ｉ／Ｏリードコマンド、Ｉ／Ｏアドレスを受け取る
と、記録媒体のＩ／Ｏアドレスに対応する領域からデー
タを読み出し、アドレス・データライン８０を介してＩ
／Ｏ制御部３０に出力する。Ｉ／Ｏ制御部３０は、Ｉ／
Ｏデバイス４０からデータを受け取ると、データライン
７３、データバス７０、データライン７１を介して、そ
のデータをＣＰＵ１０に出力する。

【００３７】ＣＰＵ１０は、Ｉ／Ｏ制御部３０からデー
タを受け取ると、そのデータを解析し、ブートプログラ
ムを格納するブートプログラムファイルのあらかじめ定
められた特定ファイル名が存在するかどうか調べる。も
し、その特定ファイル名が存在しなければ、さらに記録
媒体の次の領域のデータを読み出し、順次調べる。特定
ファイル名が検出されると、ＣＰＵ１０は、アドレスラ
イン６１、アドレスバス６０、アドレスライン６３を介
して、特定ファイルを読み出すファイル読み出しコマン
ドを出力する。Ｉ／Ｏ制御部３０は、ファイル読み出し
コマンドを受け取ると、アドレス・データライン８０を
介して、Ｉ／Ｏデバイス４０に対し、受け取ったファイ
ル読み出しコマンドに対応するＩ／Ｏリードコマンド、
Ｉ／Ｏアドレスを出力する。Ｉ／Ｏデバイス４０は、Ｉ
／Ｏリードコマンド、Ｉ／Ｏアドレスを受け取ると、記
録媒体のＩ／Ｏアドレスに対応する領域からデータを読
み出し、アドレス・データライン８０を介してＩ／Ｏ制
御部３０に出力する。Ｉ／Ｏ制御部３０は、Ｉ／Ｏデバ
イス４０からデータを受け取ると、データライン７３、
データバス７０、データライン７１を介して、そのデー
タをＣＰＵ１０に出力する。

【００３８】ＣＰＵ１０は、ブートプログラムであるデ
ータを受け取ると、アドレスライン６１、アドレスバス
６０に主記憶部５０の適宜定めたブートプログラム領域
を示すアドレス、および主記憶部５０に対するライトコ
マンドを出力し、データライン７１、データバス７０に
ブートプログラムのデータを出力する。主記憶部５０
は、アドレスライン６４、データライン７４を介して、
それぞれＣＰＵ１０から出力されたアドレス、ブートプ
ログラムのデータを受け取り、アドレスで指定されたブ
ートプログラム領域に書き込む。

【００３９】ＣＰＵ１０は、ブートプログラムをすべて
主記憶部５０に書き込むと、アドレスライン６１、アド
レスバス６０、アドレスライン６４を介して主記憶部５
０のブートプログラム領域を示すアドレス、および主記
憶部５０に対するリードコマンドを出力し、主記憶部５
０からデータライン７４、データバス７０、データライ
ン７１を介して一定単位ずつブートプログラムを読み出
す。

【００４０】次に、ＣＰＵ１０は、アドレスライン６
１、アドレスバス６０、アドレスライン６２を介して、
ライトコマンド、フラッシュＲＯＭ２０の論理的下位と
しての領域２０１を示すアドレスを出力し、データライ
ン７１、データバス７０、データライン７２を介して、
ブートプログラムのデータを出力する。

【００４１】アドレスライン６２上のライトコマンド
は、デコード部９５でデコードされ書き込み信号がフラ
ッシュＲＯＭ２０に出力される。

【００４２】フラッシュＲＯＭ２０は、デコード部９５
からの書き込み信号、アドレスライン６２からのアドレ
ス、データライン７２からのブートプログラムのデータ
を受け取ると、指定された論理的下位としての領域２０
１に順次書き込む。

【００４３】次に、ブートプログラムのフラッシュＲＯ
Ｍ２０への書き込みが完了すると、操作者は、パワーオ
フし、スイッチ９０をスルー出力側に設定し、パワーオ
ンする。パワーオンにより、ＣＰＵ１０が起動し、論理
的上位としての領域２０１のブートプログラムの実行を
開始する。操作者は、ブートプログラムの実行が正常か
どうかどうかを監視し、正常でないと判断すると、ブー
トプログラムの解析を実行し、バグがあれば、修正し記
録媒体に修正したブートプログラムを記録する。また、
バグが検出されなければ、フラッシュＲＯＭ２０への書
き込みがノイズ等で失敗したと判断し、ブートプログラ
ムの修正は実施しない。

【００４４】正常でないと判断した場合、操作者は、次
に、ブートプログラムを記録した記録媒体をＩ／Ｏデバ
イス４０に実装し、スイッチ９０を反転出力側に設定
し、パワーオンする。これにより、ＣＰＵ１０が起動
し、再度、記録媒体のブートプログラムをフラッシュＲ
ＯＭ２０の領域２０１に書き込む。

【００４５】このようにして、ブートプログラムのバ
グ、あるいはブートプログラムの書き換え失敗により情
報の破壊が発生した場合でも、フラッシュＲＯＭ２０を
取り外すことなくブートプログラムの書き換えができ
る。

【００４６】次に、本発明の第２の実施の形態について
図面を参照して説明する。図４は、本発明の第２の実施
の形態の特徴を示す説明図である。図４を参照すると、
書き換えルーチンが、フラッシュＲＯＭ２０の領域２０
２の２カ所に格納されている。また、これを利用するた
めに、スイッチ９０は、フラッシュＲＯＭ２０のアドレ
スの最上位と、その次の２ビットの反転を可能とする。
これにより、書き換えルーチンのどちらかが破壊されて
も、破壊されていない片方の書き換えルーチンをアクセ
スするように、スイッチ９０を設定することにより、フ
ラッシュＲＯＭ９０のブートプログラムの書き換えが可
能となる。

【００４７】以上の説明では、データの転送に関して
は、すべてＣＰＵ１０に読み出してから実行していた
が、フラッシュＲＯＭ２０−主記憶部５０間、またはＩ
／Ｏ制御部３０−主記憶部５０間のデータの転送に、Ｄ
ＭＡ（ダイレクトメモリアクセス）転送を使用すること
が可能である。ＤＭＡ転送の使用により、転送時間が短
縮できる。

【００４８】また、フラッシュＲＯＭ２０のアドレスの
最上位、またはその次のビットにスイッチ９０を設けた
が、最上位、またはその次以外のビットでも可能であ
る。

【００４９】また、フラッシュＲＯＭ２０は、書き換え
可能な不揮発性リードオンリーメモリであればよい。

【００５０】

【発明の効果】本発明の第１の効果は、ブートプログラ
ムのバグ、あるいはブートプログラムの書き換え失敗に
より情報の破壊が発生した場合でも、フラッシュＲＯＭ
を取り外すことなくブートプログラムの書き換えができ
ることである。

【００５１】その理由は、フラッシュＲＯＭを２分し、
片方にブートプログラムの書き換えルーチンを格納して
おくからである。

【００５２】本発明の第２の効果は、通常使用している
フラッシュＲＯＭ以外に他のバックアップＲＯＭを必要
としないことである。

【００５３】その理由は、フラッシュＲＯＭを２分し、
片方にブートプログラムの書き換えルーチンを格納して
おくからである。

【００５４】本発明の第３の効果は、フラッシュＲＯＭ
の領域を有効に使用できることである。すなわち、ブー
トプログラムの書き換えルーチンが格納されている領域
の残りの部分を通常アクセスできることである。

【００５５】その理由は、フラッシュＲＯＭに対するア
ドレスの一部を論理的“０”、“１”に切り替えるスイ
ッチを使用せず、アドレスの一部を反転させるスイッチ
を使用するからである。

【００５６】本発明の第４の効果は、ブートプログラム
を記録する記録媒体にブートプログラムの書き換えルー
チンを記録する必要がないことである。

【００５７】その理由は、フラッシュＲＯＭを２分し、
片方にブートプログラムの書き換えルーチンを格納して
おくからである。

【００５８】本発明の第５の効果は、ブートプログラム
の書き換えが常に、同一の操作で実施できることであ
る。

【００５９】その理由は、その理由は、フラッシュＲＯ
Ｍを２分し、片方にブートプログラムの書き換えルーチ
ンを格納し、フラッシュＲＯＭに対するアドレスの一部
を反転させる手動スイッチを設けるからである。

【００６０】本発明の第６の効果は、書き換えルーチン
が破壊されても、フラッシュＲＯＭの書き換えが可能と
なることである。

【００６１】その理由は、書き換えルーチンを２重化す
るからである。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】図１の一部の詳細ブロック図である。

【図３】フラッシュＲＯＭの内容を示す説明図である。

【図４】本発明の第２の実施の形態の内容を示す説明図
である。

【符号の説明】

１０ＣＰＵ２０フラッシュＲＯＭ３０Ｉ／Ｏ制御部４０Ｉ／Ｏデバイス５０主記憶部６０アドレスバス６１アドレスライン６２アドレスライン６３アドレスライン６４アドレスライン７０データバス７１データライン７２データライン７３データライン７４データライン８０アドレス・データライン９０スイッチ９５デコード部

Claims

(57)【特許請求の範囲】

【請求項１】物理的に領域を第１の領域および第２の
領域に２分し、前記第１の領域にパワーオンからシステ
ムが立ち上がるまでの設定を行うブートプログラムを格
納し、前記第２の領域を２分し前記ブートプログラムを
書き換えるためのルーチンをそれぞれ第１の書き換えル
ーチン、第２の書き換えルーチンとして格納する書き換
え可能不揮発性リードオンリーメモリと、前記書き換え
可能不揮発性リードオンリーメモリに与えられるアドレ
スの２ビットを論理的に反転する手動スイッチとを有す
ることを特徴とするブートプログラム書き換えシステ
ム。
【請求項２】前記ブートプログラムを記録する記録媒
体と、前記記録媒体から前記ブートプログラムを読み出
すＩ／Ｏデバイスと、前記Ｉ／Ｏデバイスを使用して前
記記録媒体から前記ブートプログラムを読み出し、前記
書き換え可能不揮発性リードオンリーメモリの前記第１
の領域に書き込む指示を含む前記第１の書き換えルーチ
ン、前記第１の書き換えルーチンを格納する前記書き換
え可能不揮発性リードオンリーメモリとを有することを
特徴とする請求項１記載のブートプログラム書き換えシ
ステム。
【請求項３】ＣＰＵと、主記憶部と、前記Ｉ／Ｏデバ
イスを制御するＩ／Ｏ制御部と、前記ＣＰＵ、前記主記
憶部、および前記Ｉ／Ｏ制御部を接続するバスとを備
え、前記ブートプログラムの書き換えに際し、前記第１
の書き換えルーチンが不具合の場合、前記手動スイッチ
の２ビットを反転側に設定し、記録媒体を前記Ｉ／Ｏデ
バイスに実装し、パワーオンすると、前記書き換え可能
不揮発性リードオンリーメモリ内の前記第２の書き換え
ルーチンを実行し、前記Ｉ／Ｏデバイス、前記Ｉ／Ｏ制
御部、および前記バスを介して、前記記録媒体に記録さ
れた前記ブートプログラムを前記主記憶部に転送し、前
記主記憶部から前記バスを介して、前記書き換え可能不
揮発性リードオンリーメモリの前記第１の領域に前記ブ
ートプログラムを書き込む処理を行う前記ＣＰＵを有す
ることを特徴とする請求項２記載のブートプログラム書
き換えシステム。