JP2006331378A

JP2006331378A - フラッシュメモリ保存システム

Info

Publication number: JP2006331378A
Application number: JP2005205210A
Authority: JP
Inventors: Yu-Hsien Wang; 裕賢王; Densei Rin; 傳生林; Tung-Hsien Wu; 東賢呉; Kensho So; 建彰蘇; Gow-Jeng Lin; 高正林; Ching-Chung Hsu; 慶鐘徐; Kuang-Yuan Chen; 光原陳
Original assignee: Prolific Technology Inc
Current assignee: Prolific Technology Inc
Priority date: 2005-05-24
Filing date: 2005-07-14
Publication date: 2006-12-07
Also published as: US20060271727A1; TWI275101B; TW200641910A; US7596655B2

Abstract

【課題】フラッシュメモリ保存システムの起動時間を節約し、メモリ容量を節約しデータアクセス時の安全性を確保すること。
【解決手段】フラッシュメモリ中の全ての実体メモリブロックが複数のセグメントに分けられ実体メモリブロック内に複数の実体セクタが設けられ、各実体セクタ内にユーザーデータフィールド及び論理アドレス指向フィールドが少なくとも設けられ、ユーザーデータフィールド内に実体データが書き込まれる時、マイクロコントローラーの制御により同一実体セクタの論理アドレス指向フィールド内に合わせて書き込まれ、また、同一セグメント内の論理アドレス指向データが整理されバックアップセグメントアドレスマッピングテーブルとなし、並びに実体メモリブロック中に保存する。
【選択図】図４

Description

本発明は一種のフラッシュメモリ保存システムに係り、特にフラッシュメモリ保存システムの起動時間を節約すると共に、テンポラリメモリのメモリ容量を節約し、データアクセス時の安全性を確保できるようにしたフラッシュメモリ保存システムに関する。

周知のフラッシュメモリ保存システム（ＦｌａｓｈＳｔｒａｇｅ）は、図１に示されるようであり、該フラッシュメモリ保存システム１０は、マイクロコントローラー１１、レジスタメモリ１５及び少なくとも一つのフラッシュメモリ（装置）１３を包含し、そのうち、マイクロコントローラー１１は該レジスタメモリ１５、フラッシュメモリ１３及びアプリケーションシステム１７に接続され、フラッシュメモリ１３中に複数の実体メモリブロック１３１が包含され、各実体メモリブロック１３１には実体アドレス１３５が存在している。

アプリケーションシステム１７とフラッシュメモリ保存システム１０のデータアクセス協定はそれぞれ異なり、これにより、アプリケーションシステム１７は一般にマイクロコントローラー１１内の仮想の論理メモリブロック１１２を読み取るか指定し、複数の論理メモリブロック１１２は論理メモリブロックアドレス領域（ＨＢＡ）１１１内に位置する。マイクロコントローラー１１の作用により、アプリケーションシステム１７がアクセス可能な各論理メモリブロック１１２はフラッシュメモリ１３内の実体メモリブロック１３１に対応し、論理メモリブロック１１２の論理アドレス１１２５と対応する実体メモリブロック１３１の実体アドレス１３５の間には対応関係が存在し、並びにそれぞれリンク対照テーブル１５１の論理アドレスフィールド１５３と実体アドレスフィールド１５５中に記録され、該リンク対照テーブル１５１はレジスタメモリ１５中に保存される。

また、各フラッシュメモリ１３中にメモリ類別ブロック１３３が設けられ、且つそれにメモリＩＤデータ（ＦｌａｓｈＩＤＣｏｄｅ）１３７が保存され、マイクロコントローラー１１内にはまた対応するメモリプログラムユニット１１３が設けられ、該メモリプログラムユニット１１３内に複数のメモリアクセスプログラム１１５が保存され、各メモリアクセスプログラム１１５は組み合わされるメモリＩＤデータ１１７を具えている。該メモリＩＤデータ１３７はマイクロコントローラー１１起動時に読み取られ（ＲｅａｄＩＤＣｏｍｍｅｎｄ）、並びにこれによりメモリプログラムユニット１１３中より対応するそのうち一つのメモリＩＤデータ１１７とメモリアクセスプログラム１１５が選択されて、マイクロコントローラー１１がこの類別のフラッシュメモリ１３に対して実行するプログラムとされる。

このほか図２も参照されたい。アプリケーションシステム１７がそのうち一つの論理アドレスがｍである論理メモリブロック１１２に対してデータアクセス動作を行おうとする時、マイクロコントローラー１１はリンク対照テーブル１１５中よりそれに対応する実体メモリブロック１３１を探し出し、実体アドレス１３５の記録はｎとされる。しかし、実体メモリブロック１３１内の代替えデータ１３９中の記録から、実体メモリブロック１３１中に既に毀損するか或いは別種のデータが保存され、アクセスしたいデータは実体アドレス１３５２の登記が５である実体メモリブロック１３１２中に存在し、もともと実体メモリブロック１３１２内に存在すべきデータは別の実体アドレス１３５３登記が１である実体メモリブロック１３１３中に移送され、且つデータ移動完成後に、更に実体メモリブロック１３１２中の代替えデータ１３９中にそのデータが既に実体メモリブロック１３１３中に保存されている事実が書き込まれている。

また、図３に示されるように、フラッシュメモリ保存システム１０の内部にシステムクロック（ｃｌｏｃｋ）が存在し、それは複数の上昇縁１９１と複数の下降縁１９５で構成され、該マイクロコントローラー１１のデータアクセス信号（ｓｉｇｎａｌ）はシステムクロックの上昇縁１９１部分でなければ変化できない。

周知のフラッシュメモリ保存システム１０はデータアクセスの機能を具備するが、以下のような欠点を有している。
１．実体メモリブロックの代替えデータはデータアクセス動作完成後でなければ書き込めず、もしこの時停電等の不正常な反応が発生すると、実体メモリブロックと代替えデータが対応不能となる情況が発生し、アクセスデータの毀損を形成する。
２．リンク対照テーブルは全体のフラッシュメモリの実体アドレスと論理アドレス間の対応関係を記録し、フラッシュメモリ中の実体メモリブロックの数量の増加に伴い、リンク対照テーブルのサイズも急速に大きくなり、このため、レジスタメモリの容量もまた増加する。
３．マイクロコントローラーはそのメモリプログラムユニット中に既に登録されているメモリアクセスプログラム及びフラッシュメモリ種類しか実行できず、リンクされたフラッシュメモリ種類或いは類別がメモリプログラムユニット中に未登録であると、マイクロコントローラーにより受け入れ或いは実行不能である。
４．マイクロコントローラーのデータアクセス信号はシステムクロックの上昇縁部分でなければ変化できず、データアクセス動作実行時に、適時にその内部周波を調整できず、これにより電気エネルギーを有効に節約できない。

このため、上述の従来の技術の欠点に対して、如何に新規なフラッシュメモリ保存システムを設計して、データアクセス時の安全性を確保できるようにし、且つレジスタメモリのメモリ容量及び電気エネルギーの損耗を節約できるようにするかが、本発明の発明の重点である。

本発明の主要な目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、各実体セクタ内にそれぞれ論理アドレス指向データフィールドを設け、実体セクタに実体データを書き込む時に、併せて論理アドレス指向データを書き込み、これにより、同一実体メモリブロック内に複数の論理アドレス指向データを有するようにし、これによりデータアクセス時の安全性と信頼性を確保できるようにしたものとする。

本発明の次の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、各フラッシュメモリを複数のセグメントに分け、少なくとも一つのセグメントが一組のセグメントアドレスマッピングテーブルを共用できるようにし、並びにレジスタメモリ中に保存し、これにより有効にレジスタメモリの容量を制御できるようにしたものとする。

本発明のまた別の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、リンク対照テーブル或いはセグメントアドレスマッピングテーブルを少なくとも一つのコントロールメモリブロック中に保存して、バックアップリンク対照テーブル或いはバックアップセグメントアドレスマッピングテーブルとなし、マイクロコントローラー起動時に、直接バックアップリンク対照テーブル或いはバックアップセグメントアドレスマッピングテーブルをレジスタメモリ内にロードし、これにより起動テーブル構築の時間を節約できるようにしたものとする。

本発明のまた別の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、複数のフラッシュメモリ装置内の相互に対応する少なくとも一つの実体論理ブロックが共同で一つのセグメントを構成し、並びにマイクロコントローラーと直列、並列、或いは直列／並列の形態を選択して現出できるようにし、これによりデータアクセスの時間を節約できるようにしたものとする。

本発明の別の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、複数のコントロールメモリブロックがバックアップリンク対照テーブル或いはバックアップセグメントアドレスマッピングテーブルを順番にロードし並びに保存し、これにより単一コントロールメモリブロックの使用オーバーの情況の発生を防止し、コントロールメモリブロックの使用寿命を延長するのみならず、バックアップデータの完全性を確保できるようにしたものとする。

本発明のまた別の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは各フラッシュメモリの実体メモリブロック内にメモリアクセスプログラムを保存し、マイクロコントローラーリンク時に直接マイクロコントローラーのメモリプログラムユニット内にロードし、マイクロコントローラーにより使用されるようにし、これによりマイクロコントローラーに組合せ可能なフラッシュメモリ種類及び類型を拡大し、且つマイクロコントローラーがフラッシュメモリに対してデータアクセス不能となる弊害を防止できるようにしたものとする。

本発明の別の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、メモリページ中の各構成実体メモリブロックの善し悪しの情況を識別でき、並びにマイクロコントローラーのレイアウトによりそれをフラッシュメモリ中の前段領域、後段領域或いは最後の領域に配置し、これによりフラッシュメモリのデータアクセス速度を高めたものとする。

本発明の別の目的は、一種のフラッシュメモリ保存システムを提供することにあり、それは、マイクロコントローラーがシステムクロックの上昇縁又は下降縁を利用してデータアクセス信号の根拠となすことができ、これにより内部周波の調整と電気エネルギーの節約を達成するものとする。

上述の目的を達成するため、本発明は一種のフラッシュメモリ保存システムを提供し、それは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと複数の実体セクタが設けられ、各実体セクタがユーザーデータフィールドと論理アドレス指向フィールドを少なくとも包含し、そのうち各論理アドレス指向フィールド内にユーザーデータフィールド内に実体データが書き込まれる時に論理アドレス指向データが書き込まれ、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録する。該レジスタメモリは、該マイクロコントローラーに接続されてリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応するそのうち一つの論理メモリブロックの論理アドレスを記録する。

また、上述の目的を達成するため、本発明は一種のフラッシュメモリ保存システムを提供し、それは、マイクロコントローラーと少なくとも一つのフラッシュメモリを包含し、該フラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、そのうち一つの実体メモリブロックがメモリ類別ブロックとして定義されて、メモリアクセスプログラムを保存し、該マイクロコントローラーが起動される時、直接該メモリアクセスプログラムをロードし、並びにこれにより該フラッシュメモリに対するデータアクセス動作を実行する。

また、上述の目的を達成するため、本発明は一種のフラッシュメモリ保存システムを提供し、それは、マイクロコントローラーと少なくとも一つのフラッシュメモリを包含し、フラッシュメモリは該マイクロコントローラーに接続され、該フラッシュメモリ保存システム内にシステムクロックが包含され、該システムクロックは複数の上昇縁と複数の下降縁を包含し、各上昇縁及び各下降縁がいずれもマイクロコントローラーのデータアクセス信号の根拠として選択使用可能である。

また、上述の目的を達成するため、本発明は一種のフラッシュメモリ保存システムを提供し、それは、マイクロコントローラーと少なくとも一つのフラッシュメモリを包含し、フラッシュメモリは該マイクロコントローラーに接続され、該フラッシュメモリは複数の保存体を包含し、各保存体内の対応する少なくとも一つの実体メモリブロックが共同でメモリページを構成し、同一のメモリページ中の全ての実体メモリブロックが無欠陥の無欠陥実体メモリブロックである時、正常メモリページと定義され、同一メモリページ中の少なくとも一つの実体メモリブロックが欠陥のある欠陥実体メモリブロックである時、不正常メモリページと定義され、該正常メモリページがマイクロコントローラーの作用により該フラッシュメモリの前段領域中に配列され、該不正常メモリページはフラッシュメモリの後段領域中に配列される。

請求項１の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと複数の実体セクタが設けられ、各実体セクタがユーザーデータフィールドと論理アドレス指向フィールドを少なくとも包含し、ユーザーデータフィールド内に実体データが書き込まれる時に各論理アドレス指向フィールド内に論理アドレス指向データが書き込まれ、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリは、該マイクロコントローラーに接続されてリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システムとしている。
請求項２の発明は、請求項１記載のフラッシュメモリ保存システムにおいて、フラッシュメモリ内がホストアクセス可能領域とシステムコントロール領域に区分され、ホストアクセス可能領域内に位置する実体メモリブロックがデータメモリブロックと定義され、システムコントロール領域に位置する実体メモリブロックがコントロールメモリブロックと定義され、少なくとも一つのコントロールメモリブロックがリンク対照テーブルのロードと保存に用いられ、ロードされたリンク対照テーブルがバックアップリンク対照テーブルとされ、該リンク対照テーブルがマイクロコントローラー起動時に直接バックアップリンク対照テーブルをロードして構築されることを特徴とする、フラッシュメモリ保存システムとしている。
請求項３の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリはマイクロコントローラーに接続され、リンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システムとしている。
請求項４の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックと少なくとも一つのコントロールメモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、該コントロールメモリブロックはバックアップリンク対照テーブルを保存するのに用いられ、
該レジスタメモリはマイクロコントローラーに接続され、バックアップリンク対照テーブルと対応するリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応するそのうち一つの論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システムとしている。
請求項５の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内が複数のセグメントに区分され、各セグメント内に複数の実体メモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、且つ同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システムとしている。
請求項６の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、複数のフラッシュメモリ、及びレジスタメモリを包含し、
該複数のフラッシュメモリは直列、並列、及び直列／並列複合のいずれかの形態で該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、各フラッシュメモリ中の少なくとも一つの実体メモリブロックがその他のフラッシュメモリ中の対応する少なくとも一つの実体メモリブロックと共同でセグメントを構成し、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、また同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システムとしている。
請求項７の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、そのうち一つの実体メモリブロックがメモリ類別ブロックと定義されてメモリアクセスプログラムを保存するのに用いられ、該マイクロコントローラーが起動される時に直接該メモリアクセスプログラムをロードし、並びにこれによりフラッシュメモリに対するデータアクセス動作を実行することを特徴とする、フラッシュメモリ保存システムとしている。
請求項８の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、該フラッシュメモリ保存システム内にシステムクロックが包含され、該システムクロックは複数の上昇縁と複数の下降縁を包含し、各上昇縁と各下降縁がいずれも該マイクロコントローラーのデータアクセスの根拠として選択可能とされたことを特徴とする、フラッシュメモリ保存システムとしている。
請求項９の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリはマイクロコントローラーに接続され、該フラッシュメモリは複数の保存体を包含し、各保存体内の相互に対応する少なくとも一つの実体メモリブロックが共同でメモリページを構成し、同一メモリページ中の全ての実体メモリブロックがいずれも無欠陥の無欠陥実体メモリブロックとされる時、正常メモリページと定義され、同一メモリページ中に欠陥のある少なくとも一つの欠陥実体メモリブロックが存在する時、不正常メモリページと定義され、正常メモリページがマイクロコントローラーの作用により該フラッシュメモリの前段領域中にレイアウトされ、不正常メモリページが該フラッシュメモリの後段領域中にレイアウトされることを特徴とする、フラッシュメモリ保存システムとしている。

総合すると、本発明は一種のフラッシュメモリ保存システムを提供し、それはフラッシュメモリ保存システムの起動時間を節約可能であり、またレジスタメモリのメモリ容量を節約し、データアクセス時の安全性を確保できる。ゆえに本発明は新規性、進歩性、及び産業上の利用価値を具え、特許の要件に符合する。

図４に示されるのは、本発明のフラッシュメモリ保存システムの好ましい実施例の構造表示図である。図示されるように、本発明のフラッシュメモリ保存システム２０は、マイクロコントローラー２１、レジスタメモリ２５及び少なくとも一つのフラッシュメモリ（装置）２３を包含する。そのうち、マイクロコントローラー２１はそれぞれレジスタメモリ２５、フラッシュメモリ２３及びアプリケーションシステム２７、例えばコンピュータシステム、再生システム、或いは録画システム等に接続される。フラッシュメモリ２３中には複数の実体メモリブロック２３１が包含され、各実体メモリブロック２３１には実体アドレス２３５が存在する。

周知の構造と同様に、アプリケーションシステム２７とフラッシュメモリ保存システム２０のデータアクセス協定は異なり、このため、アプリケーションシステム２７は一般にマイクロコントローラー２１内に存在する仮想の論理メモリブロック２１２を読み取るか或いは指定できるだけであり、複数の論理メモリブロック２１２は論理メモリブロックアドレス領域（ＨＢＡ）２１１内に位置する。マイクロコントローラー２１の作用により、アプリケーションシステム２７がアクセスできる各論理メモリブロック２１２はフラッシュメモリ２３内の対応する実体メモリブロック２３１に対応し、論理メモリブロック２１２の論理アドレス２１２５と対応する実体メモリブロック２３１の実体アドレス２３５の間に対応関係が存在し、並びにそれぞれリンク対照テーブル２５１の論理アドレスフィールド２５３及び実体アドレスフィールド２５５中に記録され、該リンク対照テーブル２５１はレジスタメモリ２５中に保存可能で、レジスタメモリ２５にはＲＡＭを選択できる。

本発明のフラッシュメモリ２３はホストアクセス可能領域（ＨｏｓｔＡｃｃｅｓｓｉｂｌｅＡｒｅａ：ＨＡＡ）２４とシステムコントロール領域（ＳｙｓｔｅｍＣｏｎｔｒｏｌＡｒｅａ：ＳＣＡ）２６の２大ブロックに分けられる。ホストアクセス可能領域２４内に位置する実体メモリブロック２３１はデータメモリブロック２４５と定義され、それはアプリケーションシステム２７が指定可能な実体メモリブロックとされる。システムコントロール領域２６内に位置する実体メモリブロック２３１はコントロールメモリブロック（ＢＬＴ）２６５と定義され、それはマイクロコントローラー２１が使用可能であるがアプリケーションシステム２７による指定を許可しない実体メモリブロックとされる。

データメモリブロック２４５中には複数の実体セクタ２２が設けられ、各実体セクタ２２に実体データ２２２を保存可能なユーザーデータフィールド２２１、コントロールデータ（ＣＴＬＤａｔａ）２２３、論理アドレス指向データ２２６を保存可能な論理アドレス指向フィールド２２５、及びエラー検査コード（ＥＣＣ）２２７が設けられ、そのうち、該エラー検査コード２２７は実体セクタ２２の最後端に位置し、実体データ２２２、コントロールデータ２２３及び論理アドレス指向データ２２６を共に保護可能で、データアクセス時の信頼性を確保する。また、実体データ２２２がそのうち一つのユーザーデータフィールド２２１に書き込まれる時、マイクロコントローラー２１は同時に併せて同一実体セクタ２２内の論理アドレス指向フィールド２２５中に論理アドレス指向データ２２６を書き込むように命令し、これにより同一データメモリブロック２４５中に複数の論理アドレス指向データ２２６が存在可能となる。こうして、そのうち一つの実体セクタ２２は実体データ２２２書き込み完成後に突然停電等不正常情況が発生した時も、同一データメモリブロック２４５中に記録された論理アドレス指向データ２２６により、対応する論理アドレスを速やかに探し出すことができ、これによりデータアクセス時の安全性を有効に確保できる。

また、本発明のデータメモリブロック２４５中には少なくとも一つの論理アドレス指向データ２２６が存在し、該論理アドレス指向データ２２６はその逆指向され且つ対応する論理メモリブロック２１２或いは論理アドレス２１２５を記録し、例えば実体アドレスがｎの論理アドレス指向フィールド２２５中の記録は以下のようである。即ち、論理アドレス２１２５を指向するのはｍの論理メモリブロック２１２とされる。このようなデータメモリブロック２４５の逆指向モードの利用は、同一データメモリブロック２４５中に複数の論理アドレス指向データ２２６が存在するのに便利であり、これによりそのデータアクセス時の安全性を向上できる。

また、本発明のリンク対照テーブル２５１はシステム或いはマイクロコントローラー２１起動時に逐一各データメモリブロック２４５の論理アドレス指向データ２２６が走査されて構築され、並びにレジスタメモリ２５中に一時的に保存される。ただし、毎回起動時に論理アドレス指向データ２２６を走査してリンク対照テーブル２５１を構築することは、システム起動或いはコンピュータ起動時間の短縮に不利である。このため、本発明はまた別の実施例にあって、マイクロコントローラー２１が随時、固定周期或いは特定時間点にシステムコントロール領域２６内に位置する少なくとも一つのコントロールメモリブロック２６５に既にレジスタメモリ２５内に存在するリンク対照テーブル２５１をロードし及び保存し、並びにそれをバックアップリンク対照テーブル２５１１となすよう命令する。次のコンピュータ起動或いはシステム起動時に、マイクロコントローラー２１は各データメモリブロック２４５の論理アドレス指向データ２２６を逐一走査しなくとも、直接バックアップリンク対照テーブル２５１１をロードし、並びにそれをリンク対照テーブル２５１となし、これにより大量の起動テーブル構築時間を節約できる。

また、システムコントロール領域３６のそのうちの少なくとも一つのコントロールメモリブロック２６５はメモリ類別ブロック２３３と定義され、並びにそのうちにフラッシュメモリ２３のデータアクセス動作を実行可能なメモリアクセスプログラム２３９を保存する。フラッシュメモリ２３が該マイクロコントローラー２１に接続される時、マイクロコントローラー２１は直接該メモリアクセスプログラム２３９を読み取り並びにロード可能で、並びにマイクロコントローラー２１内のメモリプログラムユニット２１３中に保存して、マイクロコントローラー２１が使用するメモリアクセスプログラム２１５を提供する。このような設計により、本発明のマイクロコントローラー２１内には事前に数量が有限なメモリＩＤデータ１１７及びメモリアクセスプログラム１１５を保存する必要がなく、当然、フラッシュメモリの適用可能な種類の制限がなく、これによりマイクロコントローラー２１の適用範囲を拡大できる。

更に、図５に示されるのは本発明のコントロールメモリブロックのデータアクセス時の動作表示図である。図示されるように、本発明のシステムコントロール領域３６内には少なくとも一つのコントロールメモリブロック２６１が設けられて、バックアップリンク対照テーブル２５１１を保存し、最新のバックアップリンク対照テーブル２５１１が第１コントロールメモリブロック２６１に保存される時、点線表記ＢＬＴの第２コントロールメモリブロック２６２がバックアップリンク対照テーブルの第１候補領域（ＢＬＴ−Ｔｅｍｐ１）に設定され、第３コントロールメモリブロック２６３はバックアップリンク対照テーブルの第２候補領域（ＢＬＴ−Ｔｅｍｐ２）に設定される。マイクロコントローラー２１が協定により第２次の最新のバックアップリンク対照テーブル２５１１を保存しようとする時、それは第２コントロールメモリブロック２６２に循環式に至り保存するよう要求する。この時、第３コントロールメモリブロック２６３はバックアップリンク対照テーブルの第１候補領域（ＢＬＴ−Ｔｅｍｐ１）に設定され、もともと第１コントロールメモリブロック２６１内に保存されていたバックアップリンク対照テーブル２５１１はオーバータイムリンク対照テーブル２５１５となる。依然として存在しても、第１コントロールメモリブロック２６１はバックアップリンク対照テーブルの第２候補領域（ＢＬＴ−Ｔｅｍｐ２）に設定される。バックアップリンク対照テーブル２５１１、２５１５が同時に存在可能であるため、リンク対照テーブルの完全性が確保される。

同様にマイクロコントローラー２１が協定により第３次の最新のバックアップリンク対照テーブル２５１１保存しようとする時、それは第３コントロールメモリブロック２６３中に保存するよう要求し、このとき、第１コントロールメモリブロック２６１はバックアップリンク対照テーブルの第１候補領域（ＢＬＴ−Ｔｅｍｐ１）に設定され、もともと第２コントロールメモリブロック２６２内に保存されていたバックアップリンク対照テーブル２５１１はオーバータイムリンク対照テーブル２５１５となり、第２コントロールメモリブロック２６２はバックアップリンク対照テーブルの第２候補領域（ＢＬＴ−Ｔｅｍｐ２）に設定され、他はこれにより類推される。第１コントロールメモリブロック２６１、第２コントロールメモリブロック２６２、第３コントロールメモリブロック２６３が循環式にリンク対照テーブル２５１１を保存することにより、リンク対照テーブル２５１１が永久に特定のコントロールメモリブロック２６１中に保存されて、該特定のコントロールメモリブロック２６１のオーバー使用による損壊の形成が防止され、これによりフラッシュメモリ２３の使用寿命が延長される。

このほか、図６は本発明のまた別の実施例の構造表示図である。図示されるように、本発明のフラッシュメモリ２３は、複数のセグメント３１、３２〜３９に区分され、各セグメント３１、３２〜３９内に複数の実体メモリブロック２３１が存在し、また前述の実施例と同様に、セグメント３１、３２〜３９中がホストアクセス可能領域３４とシステムコントロール領域３６に区分され、システムコントロール領域３６内の実体メモリブロックがコントロールメモリブロック３６５と定義される。

また、ホストアクセス可能領域３４内の実体メモリブロック２３１は実体アドレス２３５と論理アドレス指向データ３３６を包含し、本実施例ではセグメント３１はテーブル構築の範囲とされ、同一セグメント３１内の論理アドレス指向データ３３６によりセグメントアドレスマッピングテーブル３５１を構築し、前述の実施例のリンク対照テーブル２５１の代わりとし、並びにレジスタメモリ３５に保存し、マイクロコントローラー２１及びアプリケーションシステム２７の使用に供する。セグメントアドレスマッピングテーブル３５１はまた、随時、固定周期、固定時間点にコントロールメモリブロック２６５にロード及び保存され、並びにバックアップセグメントアドレスマッピングテーブル３６７とされる。

当然、一つのコントロールメモリブロック３６５内に複数のバックアップセグメントアドレスマッピングテーブル３６７を保存可能で、一つのバックアップセグメントアドレスマッピングテーブル３６７中に同時に複数のセグメント３１、３２〜３９の論理アドレス指向データ３３６を記録可能である。

各セグメント３１内の実体メモリブロック２３１の個数は有限であるため、その個数により構築されたセグメントアドレスマッピングテーブル３５１サイズは前述のリンク対照テーブル２５１より大幅に減少しうる。このため、セグメントアドレスマッピングテーブル３５１を保存するレジスタメモリ３５の容量も大幅に縮小されうる。言い換えると、レジスタメモリ３５の容量はセグメントアドレスマッピングテーブル３５１のサイズに近似である。本発明の各種の実施例中、各セグメント３１、３２〜３９内の実体メモリブロック２３１個数は２５６個がよい。

また、アプリケーションシステム２７が受け入れ可能な論理メモリブロック個数は改変がなく、更に論理メモリブロックアドレス領域（ＨＢＡ）２１１に保存されるが、マイクロコントローラー２１はセグメント３１のサイズにより論理メモリブロックアドレス領域２１１を複数の小領域に区分し、小領域は一つのセグメント３１、３２〜３９を代表し、もしアプリケーションシステム２７が指定する論理メモリブロックが異なるセグメント３１、３２〜３９の実体メモリブロック２３１とされる時は、マイクロコントローラー２１は即刻異なるセグメント３１、３２〜３９のバックアップセグメントアドレスマッピングテーブル３６７を読み取り、並びにレジスタメモリ３５中に保存して新たなセグメントアドレスマッピングテーブル３５１となし、データアクセスの実行が受け入れ不能の影響を受けない。

続いて、図７、８、及び図９は本発明のフラッシュメモリ保存システムの別の実施例の構造表示図である。図示されるように、本実施例中、複数のフラッシュメモリ２３、５５、５７、５９中の少なくとも一つの実体メモリブロック２３１が共同でセグメント５１を構成し、該フラッシュメモリ２３、５５、５７、５９は直列形式でマイクロコントローラー２１に接続され、これは図８に示されるようである。

当然、データのアクセス速度を加速するため、フラッシュメモリ２３、５５、５７、５９は並列形式でマイクロコントローラー２１と接続可能で、フラッシュメモリ２３、５５、５７、５９中の少なくとも一つの実体メモリブロック２３１は共同で一つのセグメント５２を構成し、これは図９に示されるとおりである。

また、フラッシュメモリ２３、５５、５７、５９はまた直列／並列の混合組合せの形式によりマイクロコントローラー２１と接続可能であり、フラッシュメモリ２３、５５、５７、５９の少なくとも一つの実体メモリブロック２３１が共同でセグメント５３を構成し、これは図１０に示されるとおりである。

続いて図１０は本発明のフラッシュメモリのデータアクセス時のクロック表示図である。図示されるように、本発明のフラッシュメモリ保存システム内にはシステムクロックが存在し、それは複数の上昇縁６９１と複数の下降縁６９５を包含し、本発明のマイクロコントローラー２１のデータアクセス信号改変の根拠は周知の構造のようにシステムクロックの上昇縁６９１部分に限定されるのではなく、システムクロックの下降縁６９５部分も使用可能である。これにより、マイクロコントローラー２１がデータアクセス信号動作実行時に、その内部周波に対応するシステムクロックは有効にその周波数を低減し、並びにこれによりシステム電力浪費を節約する。

最後に図１１は本発明のまた別の実施例の構造表示図である。図示されるように、本発明のフラッシュメモリ２３中には複数の保存体（ｍｕｌｔ−ｂａｎｋ構造）７１、７２、７８、７９が包含され、各保存体７１、７２、７８、７９内の対応する少なくとも一つの実体メモリブロック２３１が共同でメモリページ７３を構成している。同一のメモリページ７３中の全ての構成エレメント即ち実体メモリブロックがいずれも無欠陥の無欠陥実体メモリブロック７３１であれば、そのメモリページは正常メモリページ７３と定義される。反対に、同一メモリページ７３中に欠陥のある少なくとも一つの欠陥実体メモリブロック７５１が存在すれば、そのメモリページは不正常メモリページ７５と定義される。また、もし同一メモリページ７３中の全ての実体メモリブロックがいずれも欠陥実体メモリブロック７５１であれば、このメモリページは失効メモリメージ７６と定義される。マイクロコントローラー２１の内部レイアウトにより、全ての正常メモリページ７３は該フラッシュメモリ２３の前段領域Ａ中管２０にレイアウトされ、全ての不正常メモリページ７５はフラッシュメモリ２３の後段領域Ｂ中にレイアウトされ、全ての失効メモリメージ７６はフラッシュメモリ２３の最後領域Ｃ中にレイアウトされ、このようなレイアウトによりデータアクセス速度の向上の目的が達成される。

周知のフラッシュメモリ保存システムの構造表示図である。周知のフラッシュメモリのデータアクセス時の構造表示図である。周知のフラッシュメモリのデータアクセス時のクロック表示図である。本発明のフラッシュメモリ保存システムの好ましい実施例の構造表示図であり、本発明の実体メモリブロックの構造表示図と共に示されている。本発明のコントロールメモリブロックのデータアクセス時の動作表示図である。本発明のまた別の実施例の構造表示図である。本発明のフラッシュメモリ保存システムの別の実施例の構造表示図である。本発明のフラッシュメモリ保存システムの別の実施例の構造表示図である。本発明のフラッシュメモリ保存システムの別の実施例の構造表示図である。本発明のデータアクセス時のクロック表示図である。本発明のフラッシュメモリ保存システムの別の実施例の構造表示図である。

符号の説明

１０フラッシュメモリ保存システム１１マイクロコントローラー
１１１論理メモリブロックアドレス領域１１２論理メモリブロック
１１２５論理アドレス１１３メモリプログラムユニット
１１５メモリアクセスプログラム１１７メモリＩＤデータ
１３フラッシュメモリ１３１実体メモリブロック
１３１２実体メモリブロック１３１３実体メモリブロック
１３３メモリ類別ブロック１３５実体アドレス
１３５２実体アドレス１３５３実体アドレス
１３７メモリＩＤデータ１３９代替えデータ
１５レジスタメモリ１５１リンク対照テーブル
１５３論理アドレスフィールド１５５実体アドレスフィールド
１７アプリケーションシステム１９１上昇縁
１９５下降縁２０フラッシュメモリ保存システム
２１マイクロコントローラー２１１論理メモリブロックアドレス領域
２１２論理メモリブロック２１２５論理アドレス
２１３メモリプログラムユニット２１５メモリアクセスプログラム
２２実体セクタ２２１ユーザーデータフィールド
２２２実体データ２２３コントロールデータ
２２５論理アドレス指向フィールド２２６論理アドレス指向データ
２２７エラー検査コード２３フラッシュメモリ
２３１実体メモリブロック２３３メモリ類別ブロック
２３５実体アドレス２３９メモリアクセスプログラム
２４ホストアクセス可能領域２４５データメモリブロック
２５レジスタメモリ２５１リンク対照テーブル
２５１１バックアップリンク対照テーブル
２５１５バックアップリンク対照テーブル
２５３論理アドレスフィールド２５５実体アドレスフィールド
２６システムコントロール領域２６１第１コントロールメモリブロック
２６２第２コントロールメモリブロック２６３第３コントロールメモリブロック
２６５コントロールメモリブロック２７アプリケーションシステム
３１セグメント３２セグメント
３３６論理アドレス指向データ３４ホストアクセス可能領域
３５レジスタメモリ
３５１セグメントアドレスマッピングテーブル
３６システムコントロール領域３６５コントロールメモリブロック
３６７バックアップセグメントアドレスマッピングテーブル
３９セグメント
５１、５２、５３セグメント５５フラッシュメモリ
５７フラッシュメモリ５９フラッシュメモリ
６９１上昇縁６９５下降縁
７１保存体７２保存体
７３メモリページ又は正常メモリページ７３１無欠陥実体メモリブロック
７５不正常メモリページ７５１欠陥実体メモリブロック
７６失効メモリメージ７８保存体
７９保存体

Claims

フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと複数の実体セクタが設けられ、各実体セクタがユーザーデータフィールドと論理アドレス指向フィールドを少なくとも包含し、ユーザーデータフィールド内に実体データが書き込まれる時に各論理アドレス指向フィールド内に論理アドレス指向データが書き込まれ、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリは、該マイクロコントローラーに接続されてリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システム。
請求項１記載のフラッシュメモリ保存システムにおいて、フラッシュメモリ内がホストアクセス可能領域とシステムコントロール領域に区分され、ホストアクセス可能領域内に位置する実体メモリブロックがデータメモリブロックと定義され、システムコントロール領域に位置する実体メモリブロックがコントロールメモリブロックと定義され、少なくとも一つのコントロールメモリブロックがリンク対照テーブルのロードと保存に用いられ、ロードされたリンク対照テーブルがバックアップリンク対照テーブルとされ、該リンク対照テーブルがマイクロコントローラー起動時に直接バックアップリンク対照テーブルをロードして構築されることを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリはマイクロコントローラーに接続され、リンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックと少なくとも一つのコントロールメモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、該コントロールメモリブロックはバックアップリンク対照テーブルを保存するのに用いられ、
該レジスタメモリはマイクロコントローラーに接続され、バックアップリンク対照テーブルと対応するリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応するそのうち一つの論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内が複数のセグメントに区分され、各セグメント内に複数の実体メモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、且つ同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、複数のフラッシュメモリ、及びレジスタメモリを包含し、
該複数のフラッシュメモリは直列、並列、及び直列／並列複合のいずれかの形態で該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、各フラッシュメモリ中の少なくとも一つの実体メモリブロックがその他のフラッシュメモリ中の対応する少なくとも一つの実体メモリブロックと共同でセグメントを構成し、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、また同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、そのうち一つの実体メモリブロックがメモリ類別ブロックと定義されてメモリアクセスプログラムを保存するのに用いられ、該マイクロコントローラーが起動される時に直接該メモリアクセスプログラムをロードし、並びにこれによりフラッシュメモリに対するデータアクセス動作を実行することを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、該フラッシュメモリ保存システム内にシステムクロックが包含され、該システムクロックは複数の上昇縁と複数の下降縁を包含し、各上昇縁と各下降縁がいずれも該マイクロコントローラーのデータアクセスの根拠として選択可能とされたことを特徴とする、フラッシュメモリ保存システム。
フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリはマイクロコントローラーに接続され、該フラッシュメモリは複数の保存体を包含し、各保存体内の相互に対応する少なくとも一つの実体メモリブロックが共同でメモリページを構成し、同一メモリページ中の全ての実体メモリブロックがいずれも無欠陥の無欠陥実体メモリブロックとされる時、正常メモリページと定義され、同一メモリページ中に欠陥のある少なくとも一つの欠陥実体メモリブロックが存在する時、不正常メモリページと定義され、正常メモリページがマイクロコントローラーの作用により該フラッシュメモリの前段領域中にレイアウトされ、不正常メモリページが該フラッシュメモリの後段領域中にレイアウトされることを特徴とする、フラッシュメモリ保存システム。