JP2003216506A - フラッシュメモリを搭載した記憶装置及び計算機 - Google Patents

Abstract

(57)【要約】 【課題】フラッシュメモリ内のデータ入れ替え時にホス
トからのアクセスがあっても問題なくデータ領域の入れ
替えが可能である記憶装置及び計算機を提供する。 【解決手段】制御回路部２０２のＲＡＭ２０６がさらに
ブロック単位毎の状態フラグを記憶している入れ替え状
態テーブル２０９と退避エリア２１０を備え、データ領
域ブロックの読み出し書き込み要求によりＯＳ領域ブロ
ックを退避エリア２１０にコピーするとともに再配置の
対象となるブロックの入れ替え状態テーブル２０９のフ
ラグ状態を書き換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体フラッシュ
メモリを用いた記憶装置に係り、特に寿命を延ばすのに
好適な記憶装置に関する。

【０００２】

【従来の技術】半導体フラッシュメモリを用いた記憶装
置は低消費電力であること、また衝撃や振動に強いこと
から信頼性の高い記憶装置として磁気ディスク装置の代
わりに利用されている。しかし、磁気ディスク装置が書
き換え回数にほとんど制限がないのに対し、半導体フラ
ッシュメモリを用いた記憶装置は、書き込み・消去時に
強い電界を加える必要があるため、書き込み・消去回数
に制限があるという問題がある。このため、例えばフラ
ッシュメモリ内のある記憶された領域のデータを読み出
し、そのデータに変更を加えた場合に、元の領域に再び
書き込むというように特定の領域だけ集中的に書き込ま
れてその領域だけ書き込み回数が多くなるのを防ぐた
め、フラッシュメモリ内の空き領域を探し出し、変更の
あったデータを空き領域に移して書き込むという再配置
処理が行われている。

【０００３】特開平６−１２４５９６号公報に記載の従
来の技術では、不揮発性メモリの書き換え単位（消去単
位ともいう）で消去回数を計算して記録し、データの書
き換えを行う際に、データの書き換えを行う予定の領域
の書き換え回数が規定の回数に達している場合は、消去
回数の少ない領域を検索して論理格納アドレスの割り当
てを入れ替えることにより消去回数の均一化を図ってい
る。

【０００４】また、特開２０００−２０２５２号公報に
は、管理アドレステーブルは備えていないが、４つのセ
クタデータを格納したブロックの消去回数を計数して記
録することにより各書き換えブロックの書き換え頻度を
測定し、書き換え頻度が高いと判断されたブロックの各
セクタを別の特定のブロックに移す、すなわち論理格納
ブロックを展開領域の物理ブロックに移す管理方法が記
載されている。

【０００５】

【発明が解決しようとする課題】特開平６−１２４５９
６号公報，特開２０００−２０２５２号公報に記載の従
来例のように、読み出したデータに変更を加えた場合に
順次空き領域を探し出し、その空き領域に書き込むとい
う方法により、フラッシュメモリの領域間に書き込み回
数の偏りが生じるのをある程度解消でき、フラッシュメ
モリを搭載した記憶装置の寿命を延ばすことができる。
しかし、この方法は、読み出したデータに変更を加えた
場合だけデータを書き込む領域を変える方法であり、デ
ータを読み出すだけでデータには全く変更を加えないよ
うな場合は、そのデータが記憶されている領域の書き込
み回数は最初に書き込んだ１回のままであり、フラッシ
ュメモリの全領域を有効に利用していないこととなる。

【０００６】本発明の第１の目的は、記憶装置のフラッ
シュメモリ内部の全ブロックについてブロック毎の書き
込み回数に差が生じないようにできる記憶装置及び計算
機を提供することにある。

【０００７】本発明の第２の目的は、フラッシュメモリ
内のデータ入れ替え時にホストからのアクセスがあって
も問題なくデータ領域の入れ替えが可能である記憶装置
及び計算機を提供することにある。

【０００８】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の記憶装置は、制御回路部がフラッシ
ュメモリのブロック単位毎の論理アドレスと物理アドレ
スの変換を記憶しているアドレス変換テーブルと、ＯＳ
領域を含めブロック単位毎の書き込み回数を記憶してい
る書き込み回数テーブルとが設けられたＲＡＭを具備す
るものであって、データ領域ブロックの読み出し書き込
み要求によりＯＳ領域ブロックを空き領域に再配置して
書き換え及び再配置前のＯＳ領域ブロックに前記データ
領域ブロックの書き込みを行い、アドレス変換テーブル
の変更を行うことを特徴とする。

【０００９】又、計算機は、ホストからのデータ領域ブ
ロックの読み出し書き込み要求によりＯＳ領域ブロック
を空き領域に再配置して書き換え及び再配置前のＯＳ領
域ブロックに前記データ領域ブロックの書き込みを行
い、アドレス変換テーブルの変更を行うことを特徴とす
る。

【００１０】上記第２の目的を達成するため、本発明の
記憶装置は、制御回路部のＲＡＭがさらにブロック単位
毎の状態フラグを記憶している入れ替え状態テーブルと
退避エリアを備えるものであって、データ領域ブロック
の読み出し書き込み要求によりＯＳ領域ブロックを前記
退避エリアにコピーするとともに再配置の対象となるブ
ロックの入れ替え状態テーブルのフラグ状態を書き換え
るものである。

【００１１】又、計算機は、制御回路部のＲＡＭはブロ
ック単位毎の状態フラグを記憶している入れ替え状態テ
ーブルと退避エリアを備えるものであって、データ領域
ブロックの読み出し書き込み要求によりＯＳ領域ブロッ
クを退避エリアにコピーして退避エリアの物理アドレス
を割り当てるとともに再配置の対象となるブロックの入
れ替え状態テーブルのフラグ状態を書き換え、ホストか
らのアクセス時に前記フラグ状態を参照して読み出しを
行うものである。

【００１２】

【発明の実施の形態】以下、本発明の一実施例を図１か
ら図５を用いて説明する。図１は本実施例における計算
機システムの構成図である。計算機システム１００は、
ＣＰＵ１０１(ホスト１０１ともいう)，ＣＰＵ１０１と
接続された制御ブリッジ１０２（制御Bridge１０２),制
御ブリッジ１０２と接続されたメモリ１０３及びインタ
フェースバス１０４，インタフェースバス１０４に接続
された記憶装置１０５で構成されている。記憶装置１０
５とのインタフェースとしては、ＩＤＥバス，ＳＣＳＩ
バス，ＰＣＩバス，ＩＳＡバスなどが用いられる。

【００１３】図２に示すように、記憶装置１０５は、ホ
スト１０１とのデータなどのやり取りを行うインタフェ
ース回路部２０１，インタフェース回路部２０１及びデ
ータの記憶を行う記憶素子２０４と接続され記憶素子２
０４の制御を行う制御回路部２０２で構成される。記憶
素子２０４は、フラッシュメモリで構成されている。

【００１４】インタフェース回路部２０１は、ホスト１
０１とのバスインタフェースを制御する回路であり、Ｐ
Ｃアーキテクチャバスと制御回路部２０２とのデータの
やり取り及びタイミングの制御を行っている。

【００１５】制御回路部２０２には、記憶素子２０４の
情報の管理データを格納するＲＡＭ２０６及び電源断判
定切替え回路２０５が設けられ、この電源断判定切替え
回路２０５は給電側とバッテリ２０３と接続されてお
り、給電側の電源が断と判定された場合は、バッテリ２
０３に切り替える制御を行う。ＲＡＭ２０６は、記憶素
子２０４の書き換え単位毎、すなわちブロック単位毎の
論理アドレスと物理アドレスとの変換を記憶しているア
ドレス変換テーブル２０７，書き換え単位毎の書き込み
回数を記憶している書き込み回数テーブル２０８，入れ
替え状態テーブル２０９，フラッシュメモリの１ブロッ
ク分の容量を持つデータ退避エリア２１０で構成されて
いる。

【００１６】制御回路部２０２は、ホスト１０１からの
データ書き込み／読み出し要求に対し、フラッシュメモ
リへのアクセス管理を行い、またフラッシュメモリ内の
ブロック単位でのアドレス変換制御，書き込み回数制
御，入れ替え状態制御を行っている。

【００１７】図３は、本実施例のフラッシュメモリ内の
ブロック単位での書き換え方法を示した図である。状態
１は、一度書き込みを実施するとバグ対策，ドライバの
追加などがなければ書き込みが発生しないＯＳ領域
（１）〜（４）と、状態ログや通常頻繁に書き込みが実
施されるデータ領域（１），（２）と、有効データがな
い空き領域が存在する状態でのフラッシュメモリ内のデ
ータ割り当てを示している。状態１での書き込み回数
は、ＯＳ領域は１、データ領域（１）は１０、データ領
域（２）は８、空き領域は０であり、データ領域
（１），（２）は書き換えが頻繁に行われるため、デー
タ領域の書き込み回数がフラッシュメモリの書き込み限
界回数に達すると、このフラッシュメモリは書き込み回
数の少ない領域が多くあるにもかかわらず寿命となる。

【００１８】これを防ぐため、本実施例では、書き込み
が頻繁には行われないＯＳ領域のデータを空き領域など
へ再配置し、再配置前のＯＳ領域をデータ領域として使
用して、フラッシュメモリの領域全体の書き込み回数を
書き込み限界回数まで近づけるようにして、フラッシュ
メモリ全体を有効に使用して長寿命化を図っている。

【００１９】状態２では、データ領域（１）のデータを
読み出し，書き込み要求が発生した場合、ＯＳ領域
（１）のデータを空き領域に再配置して置き換えを行
い、再配置前のＯＳ領域（１）をデータ領域（１）とし
てデータを書き込む。この再配置の結果、状態３に示す
ように、データ領域（１），空き領域の書き込み回数
は、それぞれ２，１０となる。この処理を繰り返すこと
により、フラッシュメモリ全体の書き込み回数を同じ回
数に近くすることができ、書き込み限界回数まで近づけ
ることができる。この時、再配置をしたことによる論理
アドレスと物理アドレスの変換を行い、その結果をアド
レス変換テーブルに記憶する。

【００２０】又、データ領域（１）のデータを読み出
し，書き込み要求が発生した場合、このブロックの書き
込み回数が書き込み回数テーブルを参照して設定された
回数に達しているか否かを判別し、設定された回数に達
している場合に再配置するようにしても良い。このよう
にすることにより、再配置の頻度が少なくなり、書き換
え速度を上げることができる。

【００２１】ＯＳ領域（１）のデータを空き領域に再配
置して置き換えを行っている際に、ホスト１０１からＯ
Ｓ領域の読み出し要求があった場合、空き領域に書き込
む時間及びアドレス管理テーブルを書き換える時間は待
ち時間となり、データアクセス時間が長くなるためシス
テム性能の低下につながる。この問題を回避するため、
置き換えを行う前に、制御回路部２０２にあるＲＡＭ２
０６空間のデータ退避エリア２１０にＯＳ領域（１）を
コピーする。置き換えを行っている間にＯＳ領域（１）
に対してホスト１０１からアクセス要求があった場合
は、制御回路部２０２のＲＡＭ２０６空間のコピーデー
タを読み出すようにしている。このように、ＲＡＭ２０
６のデータを読み出すことでアクセス時間が長くなるの
を防ぐことができる。

【００２２】また、制御回路部２０２のＲＡＭ２０６の
変換テーブル２０７，書き込み回数テーブル２０８，入
れ替え状態テーブル２０９にある管理情報は、ＲＡＭが
揮発性メモリのため、システムの電源断により給電が行
われなくなるとデータが消失してしまう。これを回避す
るため、制御回路部２０２内に電源断判定切替え回路２
０５により、システムからの給電断が行っことを判別し
て制御回路部２０２及びフラッシュメモリへの給電をバ
ッテリ２０３に切り替え、ＲＡＭ２０６内のデータをフ
ラッシュメモリへ退避させる。ＲＡＭ２０６内のデータ
の退避が終了した後、バッテリ電力保持のためバッテリ
２０３からの給電を止める動作を実施する。

【００２３】図４は、制御回路部２０２内のＲＡＭ２０
６の管理テーブルを示しており、状態１から状態３の各
状態は、図３に示す各状態に対応している。管理テーブ
ルは、アドレス変換テーブル，データ意味，書き込み回
数テーブル，入れ替え状態テーブルで構成される。アド
レス変換テーブルには、論理アドレスと物理アドレスが
設けられ、論理アドレスと物理アドレスとの関係が対応
づけられている。この論理アドレスと物理アドレスとの
対応づけでは、フラッシュメモリの再配置により物理ア
ドレスの変更が生じるが、ＯＳにて制御する論理アドレ
スとの関係を崩さないように管理している。書き込みテ
ーブルは、フラッシュメモリ内の書き込みブロック単位
の書き込み回数を管理している。入れ替え状態テーブル
は、各ブロックの現在の状態フラグを記憶しているテー
ブルであり、再配置が実行された時に再配置の置き換え
対象となるブロックには「１」のフラグが、再配置の対
象であり、かつ制御回路部２０２内のＲＡＭ２０６へデ
ータを退避する対象となるブロックには「２」のフラグ
が、再配置も何も実施していないブロックには「０」のフ
ラグが立てられる。ホスト１０１からデータ転送要求が
あった場合、この入れ替え状態テーブルのフラグを参照
することにより、ブロック内のデータ状態の判別が行わ
れる。なお、フラグが「２」のブロックは、ＲＡＭ２０
６の退避エリアにデータ転送されているので、物理アド
レスはＲＡＭ２０６の退避エリアのアドレスが割り当て
られる。

【００２４】図５は、本実施例の処理フローを示してい
る。この処理は、ホストからのデータ書き込み要求があ
り、データ書き込み処理の終了後に実施される。

【００２５】ステップ５０１では、フラッシュメモリ内
のブロックの書き込み回数テーブルを参照して書き込み
回数をチェックする。このチェックでは、ステップ５０
２で書き込み回数が多いブロックの有無、書き込み回数
が設定された回数以上書き込まれているブロックの有無
などの判定を行い、これらに該当する書き込み回数の多
いブロックがない場合は、処理を終了する。書き込み回
数の多いブロックがあった場合は、ステップ５０３で書
き込み回数が最小又は少ないブロックを選定し、ステッ
プ５０４で書き込み回数の多いブロックと書き込み回数
が最小又は少ないブロックとの入れ替え処理を実行す
る。その後、ステップ５０５で入れ替え先のブロックを
ＲＡＭ２０６にコピーし、ステップ５０６で入れ替え元
のブロック及び入れ替え先のブロックに対しフラグを設
定する。ステップ５０７でフラッシュメモリ内のブロッ
クの入れ替え処理を実施し、ステップ５０８でアドレス
変換テーブルを書き換え、ステップ５０９で入れ替えフ
ラグをクリアする。

【００２６】また、ステップ５１０でＲＡＭ２０６に退
避している間にホストから当該ブロックへアクセスがあ
った場合、ステップ５１０でＲＡＭ２０６への退避処理
を停止し、ステップ５１１でフラッシュメモリ上の当該
データに書き込みもしくは読み出しを行う。ステップ５
１２でホスト要求が終了した後、ＲＡＭ２０６に退避処
理を実行する。

【００２７】なお、ＲＡＭ２０６内の管理テーブルは、
ホスト１０１からの要求（バスコマンドともいう）など
により、状態管理データとしてシステム装置に接続され
ているコンソールなどの表示装置に表示して、参照する
ことができる。この情報により、ユーザはフラッシュメ
モリの寿命管理，バッテリの残りの電力量などを管理す
ることができる。

【００２８】又、これまで説明した例では、ブロック単
位で管理する方式を説明したが、ホストからのアクセス
単位、例えばセクタ単位での管理にも適用できる。

【００２９】又、本実施例では、ＲＡＭ内にフラッシュ
メモリ管理情報を設ける場合を説明したが、その他通電
時間，アクセス回数，リード／ライト回数などを管理す
るレジスタ及びメモリを設けることにより記憶装置の総
合的な寿命管理を行うことができる。

【００３０】以上説明したように、本実施例によれば、
記憶装置のフラッシュメモリ内部の全ブロックについて
書き込み回数をカウントし、ブロック毎の書き込み回数
に差が生じないように、データに変更が加えられない場
合にでも、強制的に書き込み回数の少ないブロックと書
き込み回数の多いブロックの入れ替えを行うので、記憶
装置の寿命を延ばすことができる。

【００３１】又、書き込み回数のチェック結果により読
み出しのないデータをも強制的に入れ替える際に、入れ
替えるデータにアクセス要求があっても誤動作を生じる
ことなく、読み出されたデータを書き込むことができ
る。

【００３２】

【発明の効果】本発明によれば、フラッシュメモリのブ
ロック毎の書き込み回数により入れ替えを行うので記憶
装置の寿命を延ばすことができる。又、フラッシュメモ
リの書き込み回数がある設定値にまで達し、データ領域
の入れ替えを行う際、その領域内にあるデータへのアク
セスが同時に起こった場合でも、問題なくデータ領域の
入れ替えが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例である計算機システムの構成
図である。

【図２】本実施例の記憶装置の構成図である。

【図３】フラッシュメモリ内のブロック単位での書き換
え方法を示した図である。

【図４】制御回路部内のＲＡＭの管理データを示した図
である。

【図５】本実施例の処理の流れ図である。

【符号の説明】

１００…計算機システム、１０１…ＣＰＵ、１０２…制
御ブリッジ、１０３…メモリ、１０４…インタフェース
バス、１０５…記憶装置、２０１…インタフェース回路
部、２０２…制御回路部、２０３…バッテリ、２０４…
記憶素子、205…電源断判定切替え回路、２０６…ＲＡ
Ｍ、２０７…変換テーブル、２０８…書き込み回数テー
ブル、２０９…入れ替え状態テーブル、２１０…データ
退避エリア。

フロントページの続き (72)発明者 稲上 浩史 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所情報制御システム事業部 内 (72)発明者 高谷 壮一 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所情報制御システム事業部 内 Ｆターム(参考） 5B018 GA04 HA23 HA24 LA01 MA23 NA06 QA05 QA16 5B025 AD04 AD05 AE01

Claims (5)

【特許請求の範囲】
1. 【請求項１】インタフェース回路部と、該インタフェー
   ス回路部と接続された制御回路部と、該制御回路部と接
   続されるフラッシュメモリとを備え、前記制御回路部が
   前記フラッシュメモリのブロック単位毎の論理アドレス
   と物理アドレスの変換を記憶しているアドレス変換テー
   ブルと、ＯＳ領域を含めブロック単位毎の書き込み回数
   を記憶している書き込み回数テーブルとが設けられたＲ
   ＡＭを具備するものであって、データ領域ブロックの読
   み出し書き込み要求によりＯＳ領域ブロックを空き領域
   に再配置して書き換え及び再配置前のＯＳ領域ブロック
   に前記データ領域ブロックの書き込みを行い、アドレス
   変換テーブルの変更を行うことを特徴とする記憶装置。
2. 【請求項２】前記制御回路部のＲＡＭがさらにブロック
   単位毎の状態フラグを記憶している入れ替え状態テーブ
   ルと退避エリアを備えるものであって、前記データ領域
   ブロックの読み出し書き込み要求により前記ＯＳ領域ブ
   ロックを前記退避エリアにコピーするとともに再配置の
   対象となるブロックの前記入れ替え状態テーブルのフラ
   グ状態を書き換える請求項１に記載の記憶装置。
3. 【請求項３】前記制御回路部はデータ領域ブロックの読
   み出し書き込み要求により前記書き込み回数テーブルに
   記憶された前記データ領域ブロックの書き込み回数が設
   定された回数以上と判別された時は、書き込み回数が最
   小又は少ないブロックとの入れ替え処理を行う請求項１
   に記載の記憶装置。
4. 【請求項４】ホストと、該ホストと制御ブリッジに介し
   て接続されたインタフェースバス及びメモリと、該イン
   タフェースバスと接続されたインタフェース回路部と、
   該インタフェース回路部と接続された制御回路部と、該
   制御回路部と接続されるフラッシュメモリとを備え、前
   記制御回路部が前記フラッシュメモリのブロック単位毎
   の論理アドレスと物理アドレスの変換を記憶しているア
   ドレス変換テーブルと、ＯＳ領域を含めブロック単位毎
   の書き込み回数を記憶している書き込み回数テーブルと
   が設けられたＲＡＭを具備するものであって、前記ホス
   トからのデータ領域ブロックの読み出し書き込み要求に
   よりＯＳ領域ブロックを空き領域に再配置して書き換え
   及び再配置前のＯＳ領域ブロックに前記データ領域ブロ
   ックの書き込みを行い、アドレス変換テーブルの変更を
   行うことを特徴とする計算機。
5. 【請求項５】前記制御回路部のＲＡＭはブロック単位毎
   の状態フラグを記憶している入れ替え状態テーブルと退
   避エリアを備えるものであって、前記データ領域ブロッ
   クの読み出し書き込み要求により前記ＯＳ領域ブロック
   を前記退避エリアにコピーして退避エリアの物理アドレ
   スを割り当てるとともに再配置の対象となるブロックの
   前記入れ替え状態テーブルのフラグ状態を書き換え、前
   記ホストからのアクセス時に前記フラグ状態を参照して
   読み出しを行う請求項４に記載の計算機。