JP2000284996A - メモリ管理装置及びメモリ管理方法 - Google Patents
メモリ管理装置及びメモリ管理方法Info
- Publication number
- JP2000284996A JP2000284996A JP11094326A JP9432699A JP2000284996A JP 2000284996 A JP2000284996 A JP 2000284996A JP 11094326 A JP11094326 A JP 11094326A JP 9432699 A JP9432699 A JP 9432699A JP 2000284996 A JP2000284996 A JP 2000284996A
- Authority
- JP
- Japan
- Prior art keywords
- blocks
- memory device
- block
- generated
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 大きなバッファを必要とすることなく、高速
でメモリデバイスへのデータの書込みを行う。 【解決手段】 フラッシュメモリ等のメモリデバイス１
１へのデータ書込みや読出し等のアクセスを行うための
ホストシステム１２と、メモリデバイス１１上のメモリ
空間が所定サイズの複数のゾーンに分割され、分割され
たゾーン毎にアサインブロックと未アサインブロックと
が識別された検出テーブル１３と、メモリデバイス１１
へのデータライト時等に、検出テーブル１３が参照され
つつ所定のゾーンが選択され、選択されたゾーンの中の
個々のブロックの物理アドレスと論理アドレスとが対応
付けられて生成される管理テーブル１４と、ホストシス
テム１２が要求する書込み動作、又は読出し動作等を認
識して実行する制御部１５とを具備するメモリ管理装置
を提供する。
でメモリデバイスへのデータの書込みを行う。 【解決手段】 フラッシュメモリ等のメモリデバイス１
１へのデータ書込みや読出し等のアクセスを行うための
ホストシステム１２と、メモリデバイス１１上のメモリ
空間が所定サイズの複数のゾーンに分割され、分割され
たゾーン毎にアサインブロックと未アサインブロックと
が識別された検出テーブル１３と、メモリデバイス１１
へのデータライト時等に、検出テーブル１３が参照され
つつ所定のゾーンが選択され、選択されたゾーンの中の
個々のブロックの物理アドレスと論理アドレスとが対応
付けられて生成される管理テーブル１４と、ホストシス
テム１２が要求する書込み動作、又は読出し動作等を認
識して実行する制御部１５とを具備するメモリ管理装置
を提供する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体メモリデバ
イス等に対しデータの書込み又は読出しを行うためのメ
モリ管理装置及びメモリ管理方法に関する。
イス等に対しデータの書込み又は読出しを行うためのメ
モリ管理装置及びメモリ管理方法に関する。
【０００２】
【従来の技術】従来、フラッシュメモリ等の半導体メモ
リデバイス（以下、メモリデバイスという）からのデー
タの読出しは、一般に、バイト単位で行われているが、
このメモリデバイスへのデータの書込みは、一定量のデ
ータ単位（以下、ブロックという）で行われることがあ
る。この場合、メモリデバイスの特定のアドレスのブロ
ックの書換えが繰返されると、その特定のブロックが消
耗し、メモリデバイスが破損する場合があるので、この
防御策として、ホストシステムに対応する論理アドレス
とメモリデバイス固有の物理アドレスとの関係を動的に
変化させ、特定のブロックに書換えが集中することを防
いでいる。
リデバイス（以下、メモリデバイスという）からのデー
タの読出しは、一般に、バイト単位で行われているが、
このメモリデバイスへのデータの書込みは、一定量のデ
ータ単位（以下、ブロックという）で行われることがあ
る。この場合、メモリデバイスの特定のアドレスのブロ
ックの書換えが繰返されると、その特定のブロックが消
耗し、メモリデバイスが破損する場合があるので、この
防御策として、ホストシステムに対応する論理アドレス
とメモリデバイス固有の物理アドレスとの関係を動的に
変化させ、特定のブロックに書換えが集中することを防
いでいる。
【０００３】図４に、この論理・物理アドレス変換方法
の一例を示す。この変換方法、つまりメモリ管理方法
は、メモリデバイス５０のデータ書込み単位であるブロ
ック５１に、ブロック情報用のデータ領域５２を付加
し、このデータ領域５２にブロック５１に対応した論理
アドレス５３を設定する。そして、ホストシステムの起
動時に、このデータを読出し、物理アドレス５４と論理
アドレス５３とを関連付けた管理テーブル５５を作成す
るとともに、データアクセス時に、この管理テーブル５
５を参照して、論理・物理アドレス変換を行う。
の一例を示す。この変換方法、つまりメモリ管理方法
は、メモリデバイス５０のデータ書込み単位であるブロ
ック５１に、ブロック情報用のデータ領域５２を付加
し、このデータ領域５２にブロック５１に対応した論理
アドレス５３を設定する。そして、ホストシステムの起
動時に、このデータを読出し、物理アドレス５４と論理
アドレス５３とを関連付けた管理テーブル５５を作成す
るとともに、データアクセス時に、この管理テーブル５
５を参照して、論理・物理アドレス変換を行う。
【０００４】そして、データ書込みの際に、同じブロッ
クを二重に割当てないようにするため、書込みを行う前
にその論理ブロックが物理ブロックに割当てられていな
い未アサインブロックであるか、割当てられているアサ
インブロックであるかの判定を行う必要がある。メモリ
デバイスの特定のブロック５１が未アサインブロック
（ここでは、物理アドレス４及び物理アドレス６に対応
するブロックが未アサインブロックである）である場
合、管理テーブル５５の論理アドレス５４に対応する物
理アドレス５１に“ＦＦ”（ここでは８ビットの情報で
構成）が書込まれる。ホストシステムは、管理テーブル
５５の物理アドレス５１の情報を確認し、未アサインブ
ロックの検出を行う。
クを二重に割当てないようにするため、書込みを行う前
にその論理ブロックが物理ブロックに割当てられていな
い未アサインブロックであるか、割当てられているアサ
インブロックであるかの判定を行う必要がある。メモリ
デバイスの特定のブロック５１が未アサインブロック
（ここでは、物理アドレス４及び物理アドレス６に対応
するブロックが未アサインブロックである）である場
合、管理テーブル５５の論理アドレス５４に対応する物
理アドレス５１に“ＦＦ”（ここでは８ビットの情報で
構成）が書込まれる。ホストシステムは、管理テーブル
５５の物理アドレス５１の情報を確認し、未アサインブ
ロックの検出を行う。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のメモリ管理方法では、メモリデバイスの未アサ
インブロックの検出を行う場合、メモリデバイスの全ブ
ロックに対応した管理テーブルを作成する必要がある。
この方法を採用する場合、ブロック数（容量）が増加す
ると、それに伴い、管理テーブルの情報量も増加してし
まう。このため、管理テーブルを作成するために多くの
バッファが必要になるといった問題が発生する。
た従来のメモリ管理方法では、メモリデバイスの未アサ
インブロックの検出を行う場合、メモリデバイスの全ブ
ロックに対応した管理テーブルを作成する必要がある。
この方法を採用する場合、ブロック数（容量）が増加す
ると、それに伴い、管理テーブルの情報量も増加してし
まう。このため、管理テーブルを作成するために多くの
バッファが必要になるといった問題が発生する。
【０００６】そこで、この管理テーブルを小さくする方
法として、図５に示すように、メモリデバイスを複数の
ゾーンに分割する方法がある。この方法は、例えば４つ
のブロックを１つのまとまりとしたゾーンを設定するも
のである。したがって、ブロックは、メモリデバイス上
のアドレスにより、複数のゾーン５６に分割される。論
理・物理アドレス変換も、各ゾーン内のみで行われる。
この方法で作成される管理テーブル５７は、メモリデバ
イスのブロック単位で、論理・物理アドレス変換用の空
間を持ち、メモリデバイスの１ゾーン分の変換領域を有
する。
法として、図５に示すように、メモリデバイスを複数の
ゾーンに分割する方法がある。この方法は、例えば４つ
のブロックを１つのまとまりとしたゾーンを設定するも
のである。したがって、ブロックは、メモリデバイス上
のアドレスにより、複数のゾーン５６に分割される。論
理・物理アドレス変換も、各ゾーン内のみで行われる。
この方法で作成される管理テーブル５７は、メモリデバ
イスのブロック単位で、論理・物理アドレス変換用の空
間を持ち、メモリデバイスの１ゾーン分の変換領域を有
する。
【０００７】したがって、このメモリ管理方法は、メモ
リデバイスの未アサインブロックの検出を行う場合、メ
モリデバイスを複数のゾーンで分割し１ゾーン分の管理
テーブルのみを作成するため、管理テーブルのサイズを
小さくすることができる。
リデバイスの未アサインブロックの検出を行う場合、メ
モリデバイスを複数のゾーンで分割し１ゾーン分の管理
テーブルのみを作成するため、管理テーブルのサイズを
小さくすることができる。
【０００８】しかしながら、図５に示すように、システ
ムが最初に作成したゾーン（ここではゾーン０）の管理
テーブル５７の中に未アサインブロックない場合、最初
に作成したゾーンと異なる新たなゾーンの管理テーブル
を再度作成する必要があるので、未アサインブロックの
検出に時間が掛かってしまうという問題があった。
ムが最初に作成したゾーン（ここではゾーン０）の管理
テーブル５７の中に未アサインブロックない場合、最初
に作成したゾーンと異なる新たなゾーンの管理テーブル
を再度作成する必要があるので、未アサインブロックの
検出に時間が掛かってしまうという問題があった。
【０００９】本発明は、このような課題を解決するため
になされたもので、大きなバッファを必要とすることな
く、高速でメモリデバイスへのデータの書込み等が行え
るメモリ管理装置又はメモリ管理方法を提供する。
になされたもので、大きなバッファを必要とすることな
く、高速でメモリデバイスへのデータの書込み等が行え
るメモリ管理装置又はメモリ管理方法を提供する。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のメモリ管理装置は、請求項１に記載されて
いるように、メモリデバイス上のメモリ空間を所定サイ
ズの複数のブロック群に分割し該ブロック群毎に使用済
みブロックと未使用ブロックとを識別した識別テーブル
を生成する手段と、前記メモリデバイスへのアクセス時
に前記生成された識別テーブルを参照し所定のブロック
群を選択するとともに、選択された該ブロック群の中の
個々のブロックの物理アドレスと論理アドレスとを対応
付けるための変換テーブルを生成する手段と、前記生成
された変換テーブルを参照しアクセスすべき論理アドレ
スに対応する物理アドレスを取得する手段とを具備する
ことを特徴とする。
に、本発明のメモリ管理装置は、請求項１に記載されて
いるように、メモリデバイス上のメモリ空間を所定サイ
ズの複数のブロック群に分割し該ブロック群毎に使用済
みブロックと未使用ブロックとを識別した識別テーブル
を生成する手段と、前記メモリデバイスへのアクセス時
に前記生成された識別テーブルを参照し所定のブロック
群を選択するとともに、選択された該ブロック群の中の
個々のブロックの物理アドレスと論理アドレスとを対応
付けるための変換テーブルを生成する手段と、前記生成
された変換テーブルを参照しアクセスすべき論理アドレ
スに対応する物理アドレスを取得する手段とを具備する
ことを特徴とする。
【００１１】また、本発明のメモリ管理装置は、請求項
２に記載されているように、メモリデバイス上のメモリ
空間を所定サイズの複数のブロック群に分割し該ブロッ
ク群毎に使用済みブロックと未使用ブロックとを識別し
た識別テーブルを生成する手段と、前記メモリデバイス
へのデータライト時に前記生成された識別テーブルを参
照し未使用ブロックの在るブロック群を選択するととも
に、選択された該ブロック群の中の個々の物理アドレス
と論理アドレスとを対応付けるための変換テーブルを生
成する手段と、前記生成された変換テーブルを参照し未
使用ブロックとなる論理アドレスに対応する物理アドレ
スを取得する手段とを具備することを特徴とする。
２に記載されているように、メモリデバイス上のメモリ
空間を所定サイズの複数のブロック群に分割し該ブロッ
ク群毎に使用済みブロックと未使用ブロックとを識別し
た識別テーブルを生成する手段と、前記メモリデバイス
へのデータライト時に前記生成された識別テーブルを参
照し未使用ブロックの在るブロック群を選択するととも
に、選択された該ブロック群の中の個々の物理アドレス
と論理アドレスとを対応付けるための変換テーブルを生
成する手段と、前記生成された変換テーブルを参照し未
使用ブロックとなる論理アドレスに対応する物理アドレ
スを取得する手段とを具備することを特徴とする。
【００１２】さらに、本発明のメモリ管理方法は、請求
項３に記載されているように、メモリデバイス上のメモ
リ空間を所定サイズの複数のブロック群に分割し該ブロ
ック群毎に使用済みブロックと未使用ブロックとを識別
した識別テーブルを生成する段階と、前記メモリデバイ
スへのアクセス時に前記生成された識別テーブルを参照
し所定のブロック群を選択するとともに、選択した該ブ
ロック群の中の個々のブロックの物理アドレスと論理ア
ドレスとを対応付けるための変換テーブルを生成する段
階と、前記生成された変換テーブルを参照しアクセスす
べき論理アドレスに対応する物理アドレスを取得する段
階とを有することを特徴とする。
項３に記載されているように、メモリデバイス上のメモ
リ空間を所定サイズの複数のブロック群に分割し該ブロ
ック群毎に使用済みブロックと未使用ブロックとを識別
した識別テーブルを生成する段階と、前記メモリデバイ
スへのアクセス時に前記生成された識別テーブルを参照
し所定のブロック群を選択するとともに、選択した該ブ
ロック群の中の個々のブロックの物理アドレスと論理ア
ドレスとを対応付けるための変換テーブルを生成する段
階と、前記生成された変換テーブルを参照しアクセスす
べき論理アドレスに対応する物理アドレスを取得する段
階とを有することを特徴とする。
【００１３】また、本発明のメモリ管理方法は、請求項
４に記載されているように、メモリデバイス上のメモリ
空間を所定サイズの複数のブロック群に分割し該ブロッ
ク群毎に使用済みブロックと未使用ブロックとを識別し
た識別テーブルを生成する段階と、前記メモリデバイス
へのデータライト時に前記生成された識別テーブルを参
照し未使用ブロックの在るブロック群を選択するととも
に、選択した該ブロック群の中の個々の物理アドレスと
論理アドレスとを対応付けるための変換テーブルを生成
する段階と、前記生成された変換テーブルを参照し未使
用ブロックとなる論理アドレスに対応する物理アドレス
を取得する段階とを有することを特徴とする。
４に記載されているように、メモリデバイス上のメモリ
空間を所定サイズの複数のブロック群に分割し該ブロッ
ク群毎に使用済みブロックと未使用ブロックとを識別し
た識別テーブルを生成する段階と、前記メモリデバイス
へのデータライト時に前記生成された識別テーブルを参
照し未使用ブロックの在るブロック群を選択するととも
に、選択した該ブロック群の中の個々の物理アドレスと
論理アドレスとを対応付けるための変換テーブルを生成
する段階と、前記生成された変換テーブルを参照し未使
用ブロックとなる論理アドレスに対応する物理アドレス
を取得する段階とを有することを特徴とする。
【００１４】本発明のメモリ管理装置又はメモリ管理方
法によれば、例えば、ホストシステムの起動時等に、メ
モリデバイス上のメモリ空間を所定サイズの複数のブロ
ック群に分割しブロック群毎に使用済みブロックと未使
用ブロックとを識別した識別テーブルを生成することが
できる。さらに、本発明は、メモリデバイスへの例えば
データライト時等に、識別テーブルが参照され未使用ブ
ロックの在るブロック群が選択されるとともに、選択さ
れたブロック群の中の個々の物理アドレスと論理アドレ
スとを対応付けるための変換テーブルが生成される。
法によれば、例えば、ホストシステムの起動時等に、メ
モリデバイス上のメモリ空間を所定サイズの複数のブロ
ック群に分割しブロック群毎に使用済みブロックと未使
用ブロックとを識別した識別テーブルを生成することが
できる。さらに、本発明は、メモリデバイスへの例えば
データライト時等に、識別テーブルが参照され未使用ブ
ロックの在るブロック群が選択されるとともに、選択さ
れたブロック群の中の個々の物理アドレスと論理アドレ
スとを対応付けるための変換テーブルが生成される。
【００１５】したがって、本発明によれば、この生成さ
れた変換テーブルを参照して未使用ブロックの論理アド
レスに対応する物理アドレスを迅速に取得できるととも
に、未使用ブロックの在るブロック群の変換テーブルの
みを生成できるので、大きなバッファを必要とすること
なく、高速でメモリデバイスへデータの書込み等を実行
することができる。
れた変換テーブルを参照して未使用ブロックの論理アド
レスに対応する物理アドレスを迅速に取得できるととも
に、未使用ブロックの在るブロック群の変換テーブルの
みを生成できるので、大きなバッファを必要とすること
なく、高速でメモリデバイスへデータの書込み等を実行
することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。
に基づき説明する。
【００１７】図１は本発明の実施形態にかかるメモリ管
理装置を概略的に示すブロック図である。
理装置を概略的に示すブロック図である。
【００１８】同図に示すように、このメモリ管理装置
は、フラッシュメモリ等のメモリデバイス１１へデータ
の書込みを行う場合に有用なものであり、メモリデバイ
ス１１からのデータの読出しやメモリデバイス１１への
データの書込み等のアクセスを行うためのホストシステ
ム１２と、メモリデバイス１１上のメモリ空間が所定サ
イズの複数のゾーンに分割され、分割されたゾーン毎に
アサインブロックと未アサインブロックとが識別された
検出テーブル１３と、メモリデバイス１１へのデータラ
イト時等に、検出テーブル１３が参照されつつ所定のゾ
ーンが選択され、選択されたゾーンの中の個々のブロッ
クの物理アドレスと論理アドレスとが対応付けられて生
成される管理テーブル１４と、ホストシステム１２から
要求される書込み動作、又は読出し動作等を認識して実
行する制御部１５とから構成されている。
は、フラッシュメモリ等のメモリデバイス１１へデータ
の書込みを行う場合に有用なものであり、メモリデバイ
ス１１からのデータの読出しやメモリデバイス１１への
データの書込み等のアクセスを行うためのホストシステ
ム１２と、メモリデバイス１１上のメモリ空間が所定サ
イズの複数のゾーンに分割され、分割されたゾーン毎に
アサインブロックと未アサインブロックとが識別された
検出テーブル１３と、メモリデバイス１１へのデータラ
イト時等に、検出テーブル１３が参照されつつ所定のゾ
ーンが選択され、選択されたゾーンの中の個々のブロッ
クの物理アドレスと論理アドレスとが対応付けられて生
成される管理テーブル１４と、ホストシステム１２から
要求される書込み動作、又は読出し動作等を認識して実
行する制御部１５とから構成されている。
【００１９】検出テーブル１３は、図２に示すように、
メモリデバイス１１の４ブロックが１ゾーンとして構成
されており、メモリデバイス１１の未アサインブロック
及びアサインブロックの管理をブロック単位で行う。検
出テーブル１３には、メモリデバイス１１のブロックが
アサインブロックである場合には“１”、ブロックが未
アサインブロックである場合には“０”のフラグが立て
られている。したがって、ホストシステム１２は、検出
テーブル１３にアクセスすることで、そのブロックが未
アサインブロックであるか否かを認識することができ
る。これにより、１ブロック当たりの管理を例えば８ビ
ット等の多数ビットで管理する必要はなく、１ブロック
当たり１ビットにて管理されることになり、小さなバッ
ファでブロック管理が行える。
メモリデバイス１１の４ブロックが１ゾーンとして構成
されており、メモリデバイス１１の未アサインブロック
及びアサインブロックの管理をブロック単位で行う。検
出テーブル１３には、メモリデバイス１１のブロックが
アサインブロックである場合には“１”、ブロックが未
アサインブロックである場合には“０”のフラグが立て
られている。したがって、ホストシステム１２は、検出
テーブル１３にアクセスすることで、そのブロックが未
アサインブロックであるか否かを認識することができ
る。これにより、１ブロック当たりの管理を例えば８ビ
ット等の多数ビットで管理する必要はなく、１ブロック
当たり１ビットにて管理されることになり、小さなバッ
ファでブロック管理が行える。
【００２０】次に、このように構成されたメモリ管理装
置により、実際にメモリデバイス１１へデータの書込み
が行われる場合について説明する。
置により、実際にメモリデバイス１１へデータの書込み
が行われる場合について説明する。
【００２１】制御部１５がホストシステム１２からのデ
ータの書込み要求を認識すると、制御部１５は、検出テ
ーブル１３にアクセスを開始する。制御部１５は、図２
に示すように、検出テーブル１３より例えばゾーン１の
ブロック０とブロック２とが未アサインブロックである
ことを検出すると、図３に示すように、ゾーン１の中の
個々の物理アドレスと論理アドレスとを対応付ける管理
テーブル１４を生成する。制御部５は、生成された管理
テーブル１４を参照して未アサインブロックであるブロ
ック０とブロック２の論理アドレスに対応する物理アド
レスを取得し、取得したこのアドレスに基づいてデータ
の書込みを行う。
ータの書込み要求を認識すると、制御部１５は、検出テ
ーブル１３にアクセスを開始する。制御部１５は、図２
に示すように、検出テーブル１３より例えばゾーン１の
ブロック０とブロック２とが未アサインブロックである
ことを検出すると、図３に示すように、ゾーン１の中の
個々の物理アドレスと論理アドレスとを対応付ける管理
テーブル１４を生成する。制御部５は、生成された管理
テーブル１４を参照して未アサインブロックであるブロ
ック０とブロック２の論理アドレスに対応する物理アド
レスを取得し、取得したこのアドレスに基づいてデータ
の書込みを行う。
【００２２】このように、本実施形態のメモリ管理装置
によれば、管理装置本体の起動時等に、メモリデバイス
１１上のメモリ空間を所定サイズの複数のゾーンに分割
し、分割したゾーン毎にアサインブロックと未アサイン
ブロックとを識別した検出テーブル１３を生成すること
ができる。さらに、本実施形態のメモリ管理装置は、メ
モリデバイス１１への例えばデータライト時等に、検出
テーブル１３が参照され未アサインブロックの在るゾー
ンが選択されるとともに、選択されたゾーンの中の個々
の物理アドレスと論理アドレスとを対応付けるための管
理テーブル１４が生成される。
によれば、管理装置本体の起動時等に、メモリデバイス
１１上のメモリ空間を所定サイズの複数のゾーンに分割
し、分割したゾーン毎にアサインブロックと未アサイン
ブロックとを識別した検出テーブル１３を生成すること
ができる。さらに、本実施形態のメモリ管理装置は、メ
モリデバイス１１への例えばデータライト時等に、検出
テーブル１３が参照され未アサインブロックの在るゾー
ンが選択されるとともに、選択されたゾーンの中の個々
の物理アドレスと論理アドレスとを対応付けるための管
理テーブル１４が生成される。
【００２３】したがって、本実施形態のメモリ管理装置
によれば、この生成された管理テーブル１４を参照して
未アサインブロックの論理アドレスに対応する物理アド
レスを迅速に取得できるとともに、未アサインブロック
の在るゾーンの変換テーブルのみを生成できるので、大
きなバッファを必要とすることなく、しかも高速でメモ
リデバイス１１へデータの書込みを実行することができ
る。
によれば、この生成された管理テーブル１４を参照して
未アサインブロックの論理アドレスに対応する物理アド
レスを迅速に取得できるとともに、未アサインブロック
の在るゾーンの変換テーブルのみを生成できるので、大
きなバッファを必要とすることなく、しかも高速でメモ
リデバイス１１へデータの書込みを実行することができ
る。
【００２４】なお、本実施形態のメモリ管理装置により
メモリデバイス１１よりデータ読出しを行う場合におい
ては、制御部１５がホストシステム１２からのデータの
読出し要求を認識すると、制御部１５は、検出テーブル
１３を介して管理テーブル１４をアクセスすることによ
り、ホストシステム１２から入力される論理アドレスに
対応するメモリデバイス１固有の物理アドレスを認識
し、メモリデバイス１１よりデータの読出を行うことが
できる。
メモリデバイス１１よりデータ読出しを行う場合におい
ては、制御部１５がホストシステム１２からのデータの
読出し要求を認識すると、制御部１５は、検出テーブル
１３を介して管理テーブル１４をアクセスすることによ
り、ホストシステム１２から入力される論理アドレスに
対応するメモリデバイス１固有の物理アドレスを認識
し、メモリデバイス１１よりデータの読出を行うことが
できる。
【００２５】
【発明の効果】以上説明したように、本発明のメモリ管
理装置又はメモリ管理方法によれば、例えば、管理装置
本体の起動時等に、メモリデバイス上のメモリ空間を所
定サイズの複数のブロック群に分割しブロック群毎に使
用済みブロックと未使用ブロックとを識別した識別テー
ブルを生成することができる。さらに、本発明は、メモ
リデバイスへのデータライト時等に、識別テーブルが参
照され未使用ブロックの在るブロック群が選択されると
ともに、選択されたブロック群の中の個々の物理アドレ
スと論理アドレスとを対応付けるための変換テーブルが
生成される。
理装置又はメモリ管理方法によれば、例えば、管理装置
本体の起動時等に、メモリデバイス上のメモリ空間を所
定サイズの複数のブロック群に分割しブロック群毎に使
用済みブロックと未使用ブロックとを識別した識別テー
ブルを生成することができる。さらに、本発明は、メモ
リデバイスへのデータライト時等に、識別テーブルが参
照され未使用ブロックの在るブロック群が選択されると
ともに、選択されたブロック群の中の個々の物理アドレ
スと論理アドレスとを対応付けるための変換テーブルが
生成される。
【００２６】したがって、本発明によれば、この生成さ
れた変換テーブルを参照して未使用ブロックの論理アド
レスに対応する物理アドレスを迅速に取得できるととも
に、未使用ブロックの在るブロック群の変換テーブルの
みを生成できるので、バッファの使用を極力抑えている
にも拘らず、高速でメモリデバイスへデータの書込みを
行うことができる。
れた変換テーブルを参照して未使用ブロックの論理アド
レスに対応する物理アドレスを迅速に取得できるととも
に、未使用ブロックの在るブロック群の変換テーブルの
みを生成できるので、バッファの使用を極力抑えている
にも拘らず、高速でメモリデバイスへデータの書込みを
行うことができる。
【図１】本発明の実施形態にかかるメモリ管理装置を概
略的に示すブロック図。
略的に示すブロック図。
【図２】図１のメモリ管理装置によって生成される検出
テーブルを示す図。
テーブルを示す図。
【図３】図１のメモリ管理装置によって生成される管理
テーブルを示す図。
テーブルを示す図。
【図４】従来のメモリ管理装置によって生成される管理
テーブルを示す図。
テーブルを示す図。
【図５】従来のメモリ管理装置によって生成される他の
管理テーブルを示す図。
管理テーブルを示す図。
【符号の説明】 １１……メモリデバイス １２……ホストシステム １３……検出テーブル １４……管理テーブル １５……制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 雄二 東京都青梅市新町３丁目３番地の１ 東芝 コンピュータエンジニアリング株式会社内 Ｆターム(参考） 5B082 CA02 CA08
Claims (4)
- 【請求項１】 メモリデバイス上のメモリ空間を所定サ
イズの複数のブロック群に分割し該ブロック群毎に使用
済みブロックと未使用ブロックとを識別した識別テーブ
ルを生成する手段と、 前記メモリデバイスへのアクセス時に前記生成された識
別テーブルを参照し所定のブロック群を選択するととも
に、選択した該ブロック群の中の個々のブロックの物理
アドレスと論理アドレスとを対応付けるための変換テー
ブルを生成する手段と、 前記生成された変換テーブルを参照しアクセスすべき論
理アドレスに対応する物理アドレスを取得する手段とを
具備することを特徴とするメモリ管理装置。 - 【請求項２】 メモリデバイス上のメモリ空間を所定サ
イズの複数のブロック群に分割し該ブロック群毎に使用
済みブロックと未使用ブロックとを識別した識別テーブ
ルを生成する手段と、 前記メモリデバイスへのデータライト時に前記生成され
た識別テーブルを参照し未使用ブロックの在るブロック
群を選択するとともに、選択した該ブロック群の中の個
々の物理アドレスと論理アドレスとを対応付けるための
変換テーブルを生成する手段と、 前記生成された変換テーブルを参照し未使用ブロックと
なる論理アドレスに対応する物理アドレスを取得する手
段とを具備することを特徴とするメモリ管理装置。 - 【請求項３】 メモリデバイス上のメモリ空間を所定サ
イズの複数のブロック群に分割し該ブロック群毎に使用
済みブロックと未使用ブロックとを識別した識別テーブ
ルを生成する段階と、 前記メモリデバイスへのアクセス時に前記生成された識
別テーブルを参照し所定のブロック群を選択するととも
に、選択した該ブロック群の中の個々のブロックの物理
アドレスと論理アドレスとを対応付けるための変換テー
ブルを生成する段階と、 前記生成された変換テーブルを参照しアクセスすべき論
理アドレスに対応する物理アドレスを取得する段階とを
有することを特徴とするメモリ管理方法。 - 【請求項４】 メモリデバイス上のメモリ空間を所定サ
イズの複数のブロック群に分割し該ブロック群毎に使用
済みブロックと未使用ブロックとを識別した識別テーブ
ルを生成する段階と、 前記メモリデバイスへのデータライト時に前記生成され
た識別テーブルを参照し未使用ブロックの在るブロック
群を選択するとともに、選択した該ブロック群の中の個
々の物理アドレスと論理アドレスとを対応付けるための
変換テーブルを生成する段階と、 前記生成された変換テーブルを参照し未使用ブロックと
なる論理アドレスに対応する物理アドレスを取得する段
階とを有することを特徴とするメモリ管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09432699A JP4250250B2 (ja) | 1999-03-31 | 1999-03-31 | メモリ管理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09432699A JP4250250B2 (ja) | 1999-03-31 | 1999-03-31 | メモリ管理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284996A true JP2000284996A (ja) | 2000-10-13 |
| JP4250250B2 JP4250250B2 (ja) | 2009-04-08 |
Family
ID=14107166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09432699A Expired - Fee Related JP4250250B2 (ja) | 1999-03-31 | 1999-03-31 | メモリ管理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4250250B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006155335A (ja) * | 2004-11-30 | 2006-06-15 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
| JP2006331378A (ja) * | 2005-05-24 | 2006-12-07 | Prolific Technology Inc | フラッシュメモリ保存システム |
| US7245539B2 (en) | 2004-06-22 | 2007-07-17 | Kabushiki Kaisha Toshiba | Memory card, semiconductor device, and method of controlling semiconductor memory |
| US7281114B2 (en) | 2003-12-26 | 2007-10-09 | Tdk Corporation | Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory |
| US7664906B2 (en) | 2003-03-31 | 2010-02-16 | Samsung Electronics Co., Ltd. | Flash memory access apparatus and method |
-
1999
- 1999-03-31 JP JP09432699A patent/JP4250250B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664906B2 (en) | 2003-03-31 | 2010-02-16 | Samsung Electronics Co., Ltd. | Flash memory access apparatus and method |
| US7281114B2 (en) | 2003-12-26 | 2007-10-09 | Tdk Corporation | Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory |
| US7779226B2 (en) | 2003-12-26 | 2010-08-17 | Tdk Corporation | Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory |
| US7245539B2 (en) | 2004-06-22 | 2007-07-17 | Kabushiki Kaisha Toshiba | Memory card, semiconductor device, and method of controlling semiconductor memory |
| JP2006155335A (ja) * | 2004-11-30 | 2006-06-15 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
| JP4661191B2 (ja) * | 2004-11-30 | 2011-03-30 | Ｔｄｋ株式会社 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
| JP2006331378A (ja) * | 2005-05-24 | 2006-12-07 | Prolific Technology Inc | フラッシュメモリ保存システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4250250B2 (ja) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511964A (en) | Dynamic physical memory mapping and management of independent programming environments | |
| US8909853B2 (en) | Methods and apparatus to share a thread to reclaim memory space in a non-volatile memory file system | |
| US7404031B2 (en) | Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory | |
| US20100312955A1 (en) | Memory system and method of managing the same | |
| JP2734391B2 (ja) | 不揮発性メモリのファイル管理装置 | |
| US7245539B2 (en) | Memory card, semiconductor device, and method of controlling semiconductor memory | |
| JPH10247163A (ja) | コンピュータ・システム及びそのメモリ管理方法 | |
| US9146879B1 (en) | Virtual memory management for real-time embedded devices | |
| JP2004030551A (ja) | メモリー大容量記憶装置を分割する方法 | |
| JP2001350665A (ja) | ブロックアラインメント機能付き半導体記憶装置 | |
| US6757806B2 (en) | Method for converting addresses in a semiconductor memory device and apparatus therefor | |
| CN110968269A (zh) | 基于scm与ssd的键值存储系统及读写请求处理方法 | |
| US7484070B1 (en) | Selective memory block remapping | |
| KR20070003673A (ko) | 플래시 메모리를 이용한 메모리 카드 및 그 제어 방법 | |
| JP2005135116A (ja) | ストレージ装置及びそのアクセス制御方法 | |
| US10379753B2 (en) | Data storage device and method for operating data storage device | |
| JP2000284996A (ja) | メモリ管理装置及びメモリ管理方法 | |
| JP2003256269A (ja) | 不揮発性記憶装置の制御方法及びメモリ装置 | |
| JP3808058B2 (ja) | 複数のホストが圧縮データを記憶するメモリ・セクタの集合を共用できるようにするための装置 | |
| US6742077B1 (en) | System for accessing a memory comprising interleaved memory modules having different capacities | |
| JP2001134496A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JPH1091527A (ja) | 記憶装置および記録媒体 | |
| JP2003122630A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2007293564A (ja) | メモリデバイスおよび情報記憶システム | |
| US20030051105A1 (en) | Compact flash ATA card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |