JP2007293564A - メモリデバイスおよび情報記憶システム - Google Patents
メモリデバイスおよび情報記憶システム Download PDFInfo
- Publication number
- JP2007293564A JP2007293564A JP2006120184A JP2006120184A JP2007293564A JP 2007293564 A JP2007293564 A JP 2007293564A JP 2006120184 A JP2006120184 A JP 2006120184A JP 2006120184 A JP2006120184 A JP 2006120184A JP 2007293564 A JP2007293564 A JP 2007293564A
- Authority
- JP
- Japan
- Prior art keywords
- area
- memory
- memory device
- access
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ハードディスク装置を用いて構成されたメモリデバイスにおけるアクセス速度を高速化する。
【解決手段】メモリデバイス1には、ユーザデータが格納されるハードディスク装置2と、数MB程度の記憶容量を有し、管理情報が格納される不揮発性半導体メモリ4とが設けられている。管理情報は、メモリデバイス1の起動情報を格納するブート領域BA、メモリデバイス1の管理情報を格納する領域システム領域SAからなる。このように、ランダムアクセス、およびユーザ領域UAへのアクセスに先行したアクセスが行われる確率が高い管理情報の記憶領域を不揮発性半導体メモリ4に割り当て、連続するアドレスへのシーケンシャルなアクセスが行われる確率が高いユーザデータの記憶領域をハードディスク装置2に割り当てることによりアクセスの高速化を図る。
【選択図】 図1
【解決手段】メモリデバイス1には、ユーザデータが格納されるハードディスク装置2と、数MB程度の記憶容量を有し、管理情報が格納される不揮発性半導体メモリ4とが設けられている。管理情報は、メモリデバイス1の起動情報を格納するブート領域BA、メモリデバイス1の管理情報を格納する領域システム領域SAからなる。このように、ランダムアクセス、およびユーザ領域UAへのアクセスに先行したアクセスが行われる確率が高い管理情報の記憶領域を不揮発性半導体メモリ4に割り当て、連続するアドレスへのシーケンシャルなアクセスが行われる確率が高いユーザデータの記憶領域をハードディスク装置2に割り当てることによりアクセスの高速化を図る。
【選択図】 図1
Description
本発明は、メモリデバイスシステムおよび情報記憶システムにおけるアクセス技術に関し、特に、CE−ATAデバイスにおけるアクセスの高速化に有効な技術に関する。
SD(Secure Digital)カード(登録商標)やマルチメディアカード(登録商標)などに代表される不揮発性メモリを用いたメモリカードでは困難な大容量化と低価格化とを実現するメモリデバイスとしてCE−ATA(Consumer Elctronics−AT Attachment)デバイスが知られている。
このCE−ATAデバイスは、外部インタフェースとしてマルチメディアカードインタフェースを、記憶装置としてハードディスク装置(HDD)を搭載するデバイスであり、たとえば、携帯機器などに利用される。
ところが、上記のようなメモリデバイスにおけるデータアクセス技術では、次のような問題点があることが本発明者により見い出された。
すなわち、記憶装置として用いられるハードディスク装置の性質上、アドレスが連続する領域へのシーケンシャルなアクセスは比較的高速であるが、飛び飛びの領域へのランダムなアクセスは、ヘッドの移動やセクタの位置決めの時間が必要となり、アクセス速度が低下してしまうという問題がある。
また、ハードディスク装置へのアクセスが一定時間途切れると、該ハードディスク装置は、省電力化のためスタンバイ状態に遷移する。ところが、スタンバイ状態から復帰する際には、ハードディスクの回転始動動作などが必要であり、スタンバイ状態にあるCE−ATAデバイスへのアクセスには数秒程度の待ち時間が必要となってしまうことになる。
本発明の目的は、ハードディスク装置を用いて構成されたメモリデバイスにおけるアクセス速度の高速化技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、外部インタフェースとしてCE−ATAインタフェースが用いられ、第1、および第2アクセス領域からなるメモリ領域を有したメモリデバイスであって、該メモリデバイスは、第1アクセス領域を構成するハードディスク装置と、第2アクセス領域を構成する不揮発性半導体メモリと、ハードディスク装置、および不揮発性半導体メモリの制御を行うメモリ制御部とを備え、ハードディスク装置の第1アクセス領域には、連続するアドレスへの連続的なアクセスが多く行われる領域を含み、第2アクセス領域は、ランダムアクセスが行われる領域を含むものである。
また、本発明は、前記第2アクセス領域が、メモリデバイスの起動情報が格納されるブート領域、またはメモリデバイス内のアドレス情報が格納されるシステム領域を含み、前記第1アクセス領域が、アドレス情報に対応したデータが格納されるユーザ領域を含むものである。
さらに、本発明は、外部インタフェースとしてCE−ATAインタフェースが用いられたメモリデバイスであって、前記メモリデバイスは、ハードディスク装置と、該ハードディスク装置より記憶容量が少なく、メモリデバイスの外部からのデータがハードディスク装置へ書き込まれる前に経由され、ならびにハードディスク装置からのデータがメモリデバイスの外部へ読み出される前に経由される補助記憶装置として用いられる不揮発性半導体メモリとを備えたものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、デバイス内のデータの保護が可能なメモリデバイスと、該メモリデバイスを制御するホストとを備えた情報記憶システムであって、メモリデバイスは、不揮発性半導体メモリと、ハードディスク装置とを備え、不揮発性半導体メモリは、データの保護がされる保護データを暗号化する鍵を格納する保護メモリ領域を有し、ハードディスク装置は、鍵により暗号化された保護データを格納する通常メモリ領域を有し、ホストは、メモリデバイスのアクセス管理を行うアクセス制御部を有し、アクセス制御部は、通常メモリ領域に保護データを格納、または通常メモリ領域から暗号化された保護データを取り出す際に、保護メモリ領域に格納された暗号化鍵にアクセスした後、保護データの暗号化、あるいは暗号化された保護データの復号化を行うものである。
また、本発明は、外部インタフェースとしてCE−ATAインタフェースが用いられメモリデバイスと、該メモリデバイスを管理するホストとよりなる情報記憶システムであって、メモリデバイスは、第1アクセス領域を構成するハードディスク装置を備え、ホストは、第2アクセス領域を構成する不揮発性半導体メモリと、ハードディスク装置、および不揮発性半導体メモリの制御を行うメモリ制御部とを備え、第2アクセス領域は、メモリデバイスの起動情報が格納されるブート領域、またはメモリデバイス内のアドレス情報が格納されるシステム領域を含み、第1アクセス領域は、アドレス情報に対応したデータが格納されるユーザ領域を含むものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)メモリデバイスにおけるアクセス速度を向上させることができるので、ファイルの移動、コピー、および編集などに要する時間を短縮することができる。
(2)上記(1)により、情報記憶システムにおける高速化を図るとともに、該情報記憶システムムの信頼性を大幅に向上させることができるので、大容量で高速なファイルアクセスが必要なアプリケーションなどの使用を可能にすることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は、本発明の実施の形態1によるCE−ATAデバイスのブロック図、図2は、図1のCE−ATAデバイスにおける記憶領域の内容の一例を示した説明図、図3は、図1のCE−ATAデバイスにおける記憶領域と、ハードディスク装置、および不揮発性半導体メモリによる記憶領域の対応の説明図、図4は、図1のメモリデバイスに設けられた記憶装置選択コントローラにおけるリード/ライト動作を示すフローチャートである。
図1は、本発明の実施の形態1によるCE−ATAデバイスのブロック図、図2は、図1のCE−ATAデバイスにおける記憶領域の内容の一例を示した説明図、図3は、図1のCE−ATAデバイスにおける記憶領域と、ハードディスク装置、および不揮発性半導体メモリによる記憶領域の対応の説明図、図4は、図1のメモリデバイスに設けられた記憶装置選択コントローラにおけるリード/ライト動作を示すフローチャートである。
本実施の形態1において、メモリデバイス(CE−ATAデバイス)1は、たとえば、携帯型情報端末や音楽プレイヤなどに搭載されるストレージデバイスである。メモリデバイス1は、図1に示すように、ハードディスク装置(記憶部)2、ハードディスクコントローラ(記憶装置制御部)3、不揮発性半導体メモリ(記憶部)4、メモリコントローラ(記憶装置制御部)5、記憶装置選択コントローラ(記憶装置選択制御部)6、メモリデバイスコントローラ(メモリ制御部)7、および送受信バッファ(送受信部)8から構成される。
ハードディスク装置2は、1インチ程度の小型ハードディスクからなり、数Gバイトの容量を有しており、オーディオファイルなどのアプリケーション関連データなどを格納する。
ハードディスクコントローラ3は、ハードディスク装置の制御、ハードディスクインタフェースであるATAコマンドの解析、ならびにハードディスク装置とメモリデバイスコントローラ間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成される。
不揮発性半導体メモリ4は、たとえば、フラッシュメモリに例示される不揮発性のメモリからなり、数MB程度の記憶容量を有する。特に、ランダムアクセスの多いディスクやファイルの管理情報などを格納するアドレスの小さい記憶領域MA(図2)に割り当てる。
メモリコントローラ5は、記憶装置選択コントローラ6により、不揮発性半導体メモリ4が選択された場合、該不揮発性半導体メモリ4の制御、および不揮発性半導体メモリ4とメモリデバイスコントローラ7間のデータ転送の管理などを行う。一般に、ハードウェアとソフトウェアで構成される。
記憶装置選択コントローラ6は、記憶領域MAをハードディスク装置2と不揮発性半導体メモリ4とに分割して割り当てる。記憶領域MAの割り当ては、先頭から不揮発性半導体メモリ4の容量までの領域は不揮発性半導体メモリ4に、それ以上のアドレスであれば、ハードディスク装置2に割り当てる。
そして、メモリデバイスコントローラ7からアクセス要求があった場合には、アクセスアドレスを解析し、アクセスアドレスに応じて、不揮発性半導体メモリ4、またはハードディスク装置2のいずれかを選択する。ハードウェアまたはソフトウェアで構成される。
メモリデバイスコントローラ7は、MMCコマンドの解析、およびハードディスクコントローラ3と送受信バッファ8間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成される。
送受信バッファ8は、メモリデバイス1が接続されるホストから受信したコマンドとデータ、または該ホストに送信するレスポンスとデータを一時的に格納する。
ホストは、メモリデバイス1をMMC規格、およびCE−ATA規格に基づき制御する。そして、メモリデバイス1、およびホストにより情報記憶システムが構成される。
ホストとメモリデバイス1とは、データ線9を介して接続されている。データ線9には、MMC規格、およびCE−ATA規格に準拠したコマンド、レスポンス、ならびにデータが転送される。
図2は、メモリデバイス1における記憶領域MAの内容の一例を示した説明図である。
図示するように、メモリデバイス1の記憶領域MAは、最下位のアドレス(=PBegin)から最上位アドレス(=PEnd)にかけて、ブート領域(第2アクセス領域)BA、システム領域(第2アクセス領域)SA、およびユーザ領域(第1アクセス領域)UAから構成されている。
ブート領域BAは、メモリデバイス1の起動情報を格納する領域である。システム領域SAは、メモリデバイス1の管理情報を格納する領域であり、ユーザ領域UAは、ユーザデータを格納する領域である。
システム領域SAは、メモリデバイス1の容量やアクセス単位などの情報を格納するPBS(Partition Boot Sector)、ファイルの実データのアドレス情報を格納するFAT、およびディレクトリ構成情報を格納するRoot Directoryで構成されている。
あるファイルの実データを格納するユーザ領域のアドレスはFATの中に保存され、そのサイズはクラスタという単位で管理される。FAT16であれば、1クラスタが8Kバイト、16Kバイト、または32Kバイトであり、PBSで定義されている。
たとえば、クラスタのサイズがNA であるファイルAに関しては先頭アドレスがPA で、最後のアドレスがPA +NA であるように格納される。そして、存在するファイル分(ファイルA、ファイルB、…)だけユーザ領域が使用される。
ここで、メモリデバイス1における記憶領域MAと、ハードディスク装置2、および不揮発性半導体メモリ4との特性について考慮する。
まず、メモリデバイス1の記憶領域MAにおいて、図3の左側に示すように、ブート領域BAとシステム領域SAは、ファイルやディレクトリの操作に使用されるため、アドレスが飛び飛びのランダムアクセス、およびユーザ領域UAへのアクセスに先行したアクセスが行われる確率が高い。
また、ユーザ領域UAは、ファイルの実データが格納されるため、連続するアドレスへのシーケンシャルなアクセスが行われる確率が高い。
次に、ハードディスク装置2では、図3の右側に示すように、アドレスが連続するアドレスへのシーケンシャルなアクセスは比較的高速であるが、飛び飛びの領域へのランダムなアクセスは、ヘッドの移動やセクタの位置決めの時間が必要であり、アクセス速度が低下する。
さらに、スタンバイ状態から復帰する際には、ハードディスクの回転始動などが必要であり、スタンバイ状態にあるメモリデバイス1へのアクセスには数秒程度の待ち時間が必要となる。
一方、不揮発性半導体メモリ4では、ランダムアクセスとシーケンシャルアクセスとのアクセス時間差は小さく、スタンバイ状態から起動までの時間が比較的短くてすむことになる。
よって、本発明は以上の特性を考慮し、メモリデバイス1の記憶領域MAを、先頭から不揮発性半導体メモリ4のメモリ容量までの領域は、該不揮発性半導体メモリ4に、それ以上のアドレスであれば、ハードディスク装置2に割り当てる。
ブート領域BAとシステム領域SAとは、記憶領域MAの先頭部分にあるので、不揮発性半導体メモリ4に割り当てられることになる。そして、アクセスアドレスに応じて、記憶装置選択コントローラ6が、不揮発性半導体メモリ4、またはハードディスク装置2を選択することでアクセス高速化を図ることができる。
このように、ランダムアクセスが頻繁に発生するブート領域BAやシステム領域SAに、不揮発性半導体メモリ4のメモリ領域を割り当てることでファイルやディレクトリの操作を高速化することができる。
ここでは、ブート領域BAとシステム領域SAとを不揮発性半導体メモリ4のメモリ領域を割り当てる場合について記載したが、該不揮発性半導体メモリ4のメモリ領域への割り当ては、ブート領域BA、またはシステム領域SAのいずれか一方であってもよい。
さらに、ユーザ領域SAには、大容量化が容易なハードディスク装置2を割り当てることができる。
また、ファイルアクセスでは、実データを格納するユーザ領域SAへのアクセスに先行し、ファイルやディレクトリの操作に必要なブート領域BAやシステム領域SAへのアクセスが必要となるが、ブート領域BAやシステム領域SAを不揮発性半導体メモリ4に割り当てることで、ハードディスク装置に必要であったスタンバイ状態からの復帰に必要な待ち時間を省略することができる。
そして、ブート領域BAやシステム領域SAへのアクセスの間に、ハードディスク装置2のスタンバイ状態からの復帰を完了することができるので、ユーザ領域SAへのアクセスも可能とすることができる。
また、搭載する不揮発性半導体メモリ4のメモリ容量を大きくすることによって、ユーザ領域UAの一部を該不揮発性半導体メモリ4に割り当てることも可能である。
次に、本実施の形態によるメモリデバイス1における作用について説明する。
ここでは、図4のフローチャートを用いてメモリデバイス1に設けられた記憶装置選択コントローラ6の動作により説明する。
まず、メモリデバイス1のデバイス起動後、不揮発性半導体メモリ4からメモリ容量を取得する(ステップS101)。このステップS101の処理おいて、取得したメモリ容量をαとする。
続いて、不揮発性半導体メモリ4のブート領域BAとシステム領域SAとにフォーマットに従った値が設定されているかを判定する(ステップS102)。ブート領域BA、またはシステム領域SAの値がフォーマットに従ってない場合、メモリデバイスコントローラ7経由でフォーマット要求をホストに対して発行する(ステップS103)。
ステップS102の処理において、フォーマットに従った値が設定されている場合には、メモリデバイスコントローラ7からライト要求を受信したかを判定する(ステップS104)。
ステップS104の処理において、ライト要求を受信した場合には、ライト要求の先頭アドレスがαより小さいかを判定する(ステップS105)。そして、ライト要求の先頭アドレスがαより小さい場合、ライト要求の最終アドレスがαより小さいかを判定する(ステップS106)。
ステップS106の処理において、ライト要求の最終アドレスがαより小さい場合、ライトデータを全てメモリコントローラ5経由で不揮発性半導体メモリ4に書き込む(ステップS107)。
また、ステップS106の処理において、ライト要求の最終アドレスがαより大きい場合には、ライトデータをアドレスαまでは、メモリコントローラ5経由で不揮発性半導体メモリ4に、アドレスがαを超えたらハードディスクコントローラ3経由でハードディスク装置2に書き込む(ステップS108)。
さらに、ステップS105の処理において、ライト要求の先頭アドレスがαより大きい場合には、ライトデータを全てハードディスクコントローラ3経由でハードディスク装置2に書き込む(ステップS109)。
続いて、メモリデバイスコントローラ7がリード要求を受信したかを判定し(ステップS110)、リード要求を受信した場合には、リード要求の先頭アドレスがαより小さいかを判定する(ステップS111)。
ステップS111の処理において、リード要求の先頭アドレスがαより小さい場合には、リード要求の最終アドレスがαより小さいかを判定し(ステップS112)、リード要求の最終アドレスがαより小さい場合には、リードデータを全てメモリコントローラ5経由で不揮発性半導体メモリ4から読み出す(ステップS113)。
ステップS112の処理において、リード要求の最終アドレスがαより大きい場合には、リードデータをアドレスαまではメモリコントローラ5経由で不揮発性半導体メモリ4から、アドレスがαを超えたらハードディスクコントローラ3経由でハードディスク装置2からそれぞれ読み出す(ステップS114)。
また、ステップS111の処理において、リード要求の先頭アドレスがαより大きい場合には、リードデータを全てハードディスクコントローラ3経由でハードディスク装置2から読み出す(ステップS115)。
これらステップS104〜S115の処理は、メモリデバイス1が停止するまで継続される。
それにより、本実施の形態1によれば、メモリデバイス1におけるファイルの移動、コピー、および編集などに要する時間を短縮することができる。
また、メモリデバイス1がスタンバイ状態となっていても、該メモリデバイス1へのアクセス待ち時間を短縮することができる。
さらに、本実施の形態では、不揮発性半導体メモリ4をメモリデバイス1の記憶領域MAの一部として用いる場合について記載したが、たとえば、不揮発性半導体メモリ4を補助記憶装置として利用するようにしてもよい。
(実施の形態2)
図5は、不揮発性半導体メモリ4を補助記憶装置として用いた場合のメモリデバイス1の構成例を示すブロック図である。
図5は、不揮発性半導体メモリ4を補助記憶装置として用いた場合のメモリデバイス1の構成例を示すブロック図である。
この場合、メモリデバイス1は、ハードディスク装置2、ハードディスクコントローラ3、不揮発性半導体メモリ4、メモリコントローラ5、メモリデバイスコントローラ7、および送受信バッファ8から構成されており、実施の形態1と異なる点は、記憶装置選択コントローラ6が設けられていないことである。
不揮発性半導体メモリ4は、たとえば、数MB程度の記憶容量を有し、ホストからメモリコントローラ5経由で転送されたデータ、ならびにハードディスク装置2からハードディスクコントローラ3経由で読み出し、ホストに転送するデータを一時的に格納する補助記憶装置として用いられる。
また、メモリコントローラ5は、不揮発性半導体メモリ4の制御、および不揮発性半導体メモリ4とメモリデバイスコントローラ7間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成されている。
また、ハードディスク装置2、ハードディスクコントローラ3、メモリデバイスコントローラ7、および送受信バッファ8における機能は、実施の形態1の図1と同様であるので説明は省略する。
本発明者の検討によれば、一般には補助記憶装置としてSDRAM(Synchronous Dynamic Random Access Memory)などの揮発性半導体メモリが用いられている。
揮発性半導体メモリでは、メモリデバイス1がスタンバイ状態に入ると該補助記憶装置のデータも消去されてしまうので、メモリデバイスがスタンバイ状態に入る前に補助記憶装置のデータをハードディスク装置などに転送する動作が必要となる。
一方、補助記憶装置として不揮発性半導体メモリ4を用いた場合には、メモリデバイス1がスタンバイ状態となる際であってもデータは保持されるので、ハードディスク装置2へのデータ転送を不要とすることができる。
よって、データ転送に必要な待ち時間、あるいはホストからの補助記憶装置内のデータを記憶装置に移動要求するコマンドなどを省略することが可能となる。
(実施の形態3)
また、本実施の形態1においては、不揮発性半導体メモリ4をメモリデバイス1に設けた構成としたが、該不揮発性半導体メモリ4、およびそれを制御するメモリコントローラ5をメモリデバイスに設けずに、図6に示すように、メモリデバイスと接続されるホスト10に設けるようにしてもよい。
また、本実施の形態1においては、不揮発性半導体メモリ4をメモリデバイス1に設けた構成としたが、該不揮発性半導体メモリ4、およびそれを制御するメモリコントローラ5をメモリデバイスに設けずに、図6に示すように、メモリデバイスと接続されるホスト10に設けるようにしてもよい。
この場合、ホスト10は、アプリケーション11、ファイルシステム12、記憶装置選択コントローラ13、メモリコントローラ5、不揮発性半導体メモリ4、CE−ATAホストコントローラ14、および送受信バッファ15から構成される。
アプリケーション11は、たとえば、オーディオプレーヤ、画像エディタなどのアプリケーションソフトである。ファイルシステム12は、アプリケーション11が記憶領域のデータをファイルとして扱うことを可能にするように、記憶装置選択コントローラ13から入出力したデータを変換するソフトウェアである。たとえば、FAT16、FAT32、UDFなどに準拠しているものがある。
記憶装置選択コントローラ13は、記憶領域MA(図2)をメモリデバイスのハードディスク装置2(図1)とホスト10に新たに設けられた不揮発性半導体メモリ4とに分割して割り当てる。
記憶領域MAの割り当ては、先頭から不揮発性半導体メモリ4のメモリ容量までの領域は、ホスト10の不揮発性半導体メモリ4に、それ以上のアドレスであれば、メモリデバイス1のハードディスク装置に割り当てる。
そして、ファイルシステム12からアクセス要求があった場合、アクセスアドレスを解析し、アクセスアドレスに応じて、不揮発性半導体メモリ4、またはメモリデバイス1のハードディスク装置のいずれかを選択する。
不揮発性半導体メモリ4は、数MB程度の記憶容量を持ち、特に、ランダムアクセスの多いディスクやファイルの管理情報などを格納するアドレスの小さい記憶領域に割り当てる。
メモリコントローラ5は、記憶装置選択コントローラ13により不揮発性半導体メモリ4が選択された場合に、不揮発性半導体メモリ4の制御などを行い、一般に、ハードウェアとソフトウェアで構成される。
また、CE−ATAホストコントローラ14は、MMCコマンドの発行、MMCレスポンスの解析、ならびに記憶装置選択コントローラ13と送受信バッファ15間のデータ転送の管理などを行い、一般に、ハードウェアとソフトウェアで構成される。
送受信バッファ15は、メモリデバイスから受信した、レスポンスとデータ、またはメモリデバイスに送信するコマンドとデータを一時的に格納するハードウェアである。
それにより、メモリデバイスに新たに不揮発性半導体メモリ4を設けなくてもよいので、該メモリデバイス1における設計工数やコストなどを低減することができる。
また、ホスト10が不揮発性半導体メモリ4にアクセスする際に、メモリデバイスとのデータ通信が不要となるので、動作速度を高速化することができる。
(実施の形態4)
図7は、本発明の実施の形態4によるデータを保護するシステムの1つである著作権保護システムの構成例を示すブロック図である。
図7は、本発明の実施の形態4によるデータを保護するシステムの1つである著作権保護システムの構成例を示すブロック図である。
本実施の形態2において、メモリデバイス1は、SDカードなどのデータ保護技術の1種である著作権保護技術に対応した著作権保護システム(情報記憶システム)16に用いることができる。
この場合、メモリデバイス1の記憶領域MAは、図7に示すように、保護領域(保護メモリ領域)PAと通常領域(通常メモリ領域)NAとから構成される。保護領域PAは、著作権の保護に必要なコンテンツを暗号化する鍵(以下、暗号化鍵)を格納する。
ユーザからホスト10に入力された暗号化コンテンツに付加する暗号化鍵は、該ホスト10に設けられた領域選択モジュール(アクセス制御部)17により、保護領域アクセスモジュール(アクセス制御部)18に入力される。
そして、保護領域アクセスモジュール18により、メモリデバイス1と相互認証後、暗号化してメモリデバイス1の保護領域PAに格納される。
通常領域NAは、著作権保護の必要な暗号化コンテンツや著作権保護の必要がない非暗号化コンテンツが格納される。ユーザからホスト10に入力された暗号化コンテンツ、または非暗号化コンテンツは領域選択モジュール17により、通常領域アクセスモジュール(アクセス制御部)19に入力される。そして、通常領域アクセスモジュール19により、そのままメモリデバイス1の通常領域NAに格納される。
ここで、保護領域PAと通常領域NAとの特性を考慮する。
保護領域PAは、暗号化鍵が格納されるため、メモリデバイス1外部から物理的にアクセス困難な半導体集積回路装置内などに設けることが必要である。また、暗号化鍵を格納するファイルサイズは小さく、一般に1クラスタ以下であるので、数MB程度の容量で十分である。
コンテンツを格納または取り出す場合、暗号化コンテンツの暗号、または復号に先行して暗号化鍵にアクセスする必要がある。そこで、メモリデバイス1のスタンバイ状態からアクセス可能になるまでの待ち時間を短くする必要がある。
一方、通常領域NAは、暗号化コンテンツが格納されるが、暗号化コンテンツのみを取り出しても、暗号化鍵がなければ復号化できないため、メモリデバイス1外部から物理的にアクセス困難な半導体集積回路装置内などに設ける必要はない。
また、暗号化コンテンツは、オーディオや画像などのマルチメディア関連のコンテンツであり、サイズは大きく、一般に複数のクラスタから構成される。そこで、数GB程度のメモリ容量が必要である。
コンテンツを格納または取り出す場合には、暗号化鍵へのアクセスの後、暗号化コンテンツの暗号、あるいは復号を行う。そこで、メモリデバイス1のスタンバイ状態からアクセス可能になるまでの待ち時間が数秒程度あっても問題ない。
以上、保護領域PAと通常領域NAの特性から、不揮発性半導体メモリ4を保護領域PAに、ハードディスク装置2を通常領域NAにそれぞれ割り当てることで、著作権保護システム16を構成することができる。
それにより、本実施の形態2では、著作権保護システム16のメモリの大容量化と高速化を可能にすることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、メモリデバイスについて記載したが、該CE−ATAインタフェースをコンパクトフラッシュ(登録商標)インタフェースに変更することで、小型ハードディスク装置を搭載し、コンパクトフラッシュインタフェースを持つマイクロドライブなどのメモリカード、あるいはシリアルATAやIDE(Integrated Drive Electonics)インタフェースを持つハードディスク装置などに応用することが可能となる。
本発明は、情報処理システムにおけるデータ転送の高速、消費電力の低減、および高信頼性化を実現する技術に適している。
1 メモリデバイス(CE−ATAデバイス)
2 ハードディスク装置(記憶部)
3 ハードディスクコントローラ(記憶装置制御部)
4 不揮発性半導体メモリ(記憶部)
5 メモリコントローラ(記憶装置制御部)
6 記憶装置選択コントローラ(記憶装置選択制御部)
7 メモリデバイスコントローラ(メモリ制御部)
8 送受信バッファ(送受信部)
9データ線
10 ホスト
11 アプリケーション
12 ファイルシステム
13 記憶装置選択コントローラ
14 CE−ATAホストコントローラ
15 送受信バッファ
16 著作権保護システム(情報記憶システム)
17 領域選択モジュール(アクセス制御部)
18 保護領域アクセスモジュール(アクセス制御部)
19 通常領域アクセスモジュール(アクセス制御部)
MA 記憶領域(メモリ領域)
BA ブート領域(第2アクセス領域)
SA システム領域(第2アクセス領域)
UA ユーザ領域(第1アクセス領域)
PA 保護領域(保護メモリ領域)
NA 通常領域(通常メモリ領域)
2 ハードディスク装置(記憶部)
3 ハードディスクコントローラ(記憶装置制御部)
4 不揮発性半導体メモリ(記憶部)
5 メモリコントローラ(記憶装置制御部)
6 記憶装置選択コントローラ(記憶装置選択制御部)
7 メモリデバイスコントローラ(メモリ制御部)
8 送受信バッファ(送受信部)
9データ線
10 ホスト
11 アプリケーション
12 ファイルシステム
13 記憶装置選択コントローラ
14 CE−ATAホストコントローラ
15 送受信バッファ
16 著作権保護システム(情報記憶システム)
17 領域選択モジュール(アクセス制御部)
18 保護領域アクセスモジュール(アクセス制御部)
19 通常領域アクセスモジュール(アクセス制御部)
MA 記憶領域(メモリ領域)
BA ブート領域(第2アクセス領域)
SA システム領域(第2アクセス領域)
UA ユーザ領域(第1アクセス領域)
PA 保護領域(保護メモリ領域)
NA 通常領域(通常メモリ領域)
Claims (5)
- 外部インタフェースとしてCE−ATAインタフェースが用いられ、第1、および第2アクセス領域からなるメモリ領域を有したメモリデバイスであって、
前記メモリデバイスは、
第1アクセス領域を構成するハードディスク装置と、
第2アクセス領域を構成する不揮発性半導体メモリと、
前記ハードディスク装置、および前記不揮発性半導体メモリの制御を行うメモリ制御部とを備え、
前記ハードディスク装置の第1アクセス領域には、
連続するアドレスへの連続的なアクセスが多く行われる領域を含み、
前記第2アクセス領域は、
ランダムアクセスが行われる領域を含むことを特徴とするメモリデバイス。 - 請求項1記載のメモリデバイスにおいて、
前記第2アクセス領域は、
前記メモリデバイスの起動情報が格納されるブート領域、または前記メモリデバイス内のアドレス情報が格納されるシステム領域を含み、
前記第1アクセス領域は、
前記アドレス情報に対応したデータが格納されるユーザ領域を含むことを特徴とするメモリデバイス。 - 外部インタフェースとしてCE−ATAインタフェースが用いられたメモリデバイスであって、
前記メモリデバイスは、
ハードディスク装置と、
前記ハードディスク装置より記憶容量が少なく、メモリデバイスの外部からのデータが前記ハードディスク装置へ書き込まれる前に経由され、ならびに前記ハードディスク装置からのデータが前記メモリデバイスの外部へ読み出される前に経由される補助記憶装置として用いられる不揮発性半導体メモリとを備えたことを特徴とするメモリデバイス。 - デバイス内のデータの保護が可能なメモリデバイスと、前記メモリデバイスを制御するホストとを備えた情報記憶システムであって、
前記メモリデバイスは、
不揮発性半導体メモリと、
ハードディスク装置とを備え、
前記不揮発性半導体メモリは、データの保護がされる保護データを暗号化する鍵を格納する保護メモリ領域を有し、
前記ハードディスク装置は、
前記鍵により暗号化された保護データを格納する通常メモリ領域を有し、
前記ホストは、
前記メモリデバイスのアクセス管理を行うアクセス制御部を有し、
前記アクセス制御部は、
前記通常メモリ領域に前記保護データを格納、または前記通常メモリ領域から前記暗号化された保護データを取り出す際に、前記保護メモリ領域に格納された暗号化鍵にアクセスした後、前記保護データの暗号化、あるいは前記暗号化された保護データの復号化を行うことを特徴とする情報記憶システム。 - 外部インタフェースとしてCE−ATAインタフェースが用いられメモリデバイスと、前記メモリデバイスを管理するホストとよりなる情報記憶システムであって、
前記メモリデバイスは、
第1アクセス領域を構成するハードディスク装置を備え、
前記ホストは、
第2アクセス領域を構成する不揮発性半導体メモリと、
前記ハードディスク装置、および前記不揮発性半導体メモリの制御を行うメモリ制御部とを備え、
前記第2アクセス領域は、メモリデバイスの起動情報が格納されるブート領域、またはメモリデバイス内のアドレス情報が格納されるシステム領域を含み、
前記第1アクセス領域は、前記アドレス情報に対応したデータが格納されるユーザ領域を含むことを特徴とする情報記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006120184A JP2007293564A (ja) | 2006-04-25 | 2006-04-25 | メモリデバイスおよび情報記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006120184A JP2007293564A (ja) | 2006-04-25 | 2006-04-25 | メモリデバイスおよび情報記憶システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007293564A true JP2007293564A (ja) | 2007-11-08 |
Family
ID=38764145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006120184A Pending JP2007293564A (ja) | 2006-04-25 | 2006-04-25 | メモリデバイスおよび情報記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007293564A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013532862A (ja) * | 2010-12-27 | 2013-08-19 | 株式会社日立製作所 | ストレージシステム及びその制御情報の管理方法 |
US9606932B2 (en) | 2014-07-11 | 2017-03-28 | Kabushiki Kaisha Toshiba | Storage device and control method thereof |
-
2006
- 2006-04-25 JP JP2006120184A patent/JP2007293564A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013532862A (ja) * | 2010-12-27 | 2013-08-19 | 株式会社日立製作所 | ストレージシステム及びその制御情報の管理方法 |
US9606932B2 (en) | 2014-07-11 | 2017-03-28 | Kabushiki Kaisha Toshiba | Storage device and control method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7707337B2 (en) | Object-based storage device with low process load and control method thereof | |
TWI594121B (zh) | 使用資料壓縮的快取技術 | |
JP5129156B2 (ja) | アクセス装置、および、ライトワンス記録システム | |
US20080195833A1 (en) | Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit | |
KR102384759B1 (ko) | 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치 | |
JP2007011522A (ja) | データの消去方法、ストレージ・デバイス及び計算機システム | |
KR20150074550A (ko) | 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 | |
US10019398B2 (en) | System with solid state drive and control method thereof | |
JP4992835B2 (ja) | ディスク記憶装置およびプログラム | |
JP2016149051A (ja) | ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法 | |
KR20200032527A (ko) | 메모리 시스템의 동작 방법 및 메모리 시스템 | |
US20190278509A1 (en) | Information Handling System with Multi-key Secure Erase of Distributed Namespace | |
JP5721901B2 (ja) | ウェアレベリングを有するメモリ装置の暗号化 | |
KR20100102283A (ko) | 플래시 메모리 장치 및 그 제어 방법 | |
US7689807B2 (en) | Mass storage device, mass storage controller and methods for use therewith | |
US11500800B2 (en) | Semiconductor devices including command priority policy management and related systems | |
US10528360B2 (en) | Storage device, information processing system, method of activating storage device and program | |
US9734117B2 (en) | Data storage device and method for integrated bridge firmware to be retrieved from a storage system on chip (SOC) | |
JP2003256269A (ja) | 不揮発性記憶装置の制御方法及びメモリ装置 | |
JP2007293564A (ja) | メモリデバイスおよび情報記憶システム | |
US8200936B2 (en) | Systems and methods for recording information to a memory card | |
KR20180133730A (ko) | 스토리지 시스템 및 이의 동작 방법 | |
US20210165736A1 (en) | Controller and memory system having the controller | |
JP2010049303A (ja) | メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム | |
US9058113B2 (en) | Storage region providing device, storage region providing method, and recording medium |