JP2003256269A - 不揮発性記憶装置の制御方法及びメモリ装置 - Google Patents
不揮発性記憶装置の制御方法及びメモリ装置Info
- Publication number
- JP2003256269A JP2003256269A JP2002050961A JP2002050961A JP2003256269A JP 2003256269 A JP2003256269 A JP 2003256269A JP 2002050961 A JP2002050961 A JP 2002050961A JP 2002050961 A JP2002050961 A JP 2002050961A JP 2003256269 A JP2003256269 A JP 2003256269A
- Authority
- JP
- Japan
- Prior art keywords
- address conversion
- area
- memory device
- conversion table
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 論理アドレスと物理アドレスが、アドレス変
換テーブルによって対応付けられる不揮発性記憶装置の
制御方法において、限られたＲＡＭ容量で、アクセス頻
度の高い領域へのアクセス速度を高速化することを目的
とする。 【解決手段】 不揮発性記憶装置１を複数のエリアに分
割し、エリア単位でアドレス変換テーブルをＲＡＭ２上
に生成し、アクセス頻度の高い、少なくとも１つのエリ
アについては、アドレス変換テーブルを常にＲＡＭ２上
に置き、少なくとも他の１つのエリアについては、アド
レス変換テーブルをアクセス履歴に基づきＲＡＭ２上に
生成する。
換テーブルによって対応付けられる不揮発性記憶装置の
制御方法において、限られたＲＡＭ容量で、アクセス頻
度の高い領域へのアクセス速度を高速化することを目的
とする。 【解決手段】 不揮発性記憶装置１を複数のエリアに分
割し、エリア単位でアドレス変換テーブルをＲＡＭ２上
に生成し、アクセス頻度の高い、少なくとも１つのエリ
アについては、アドレス変換テーブルを常にＲＡＭ２上
に置き、少なくとも他の１つのエリアについては、アド
レス変換テーブルをアクセス履歴に基づきＲＡＭ２上に
生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、論理アドレスと物
理アドレスがアドレス変換テーブルによって対応付けら
れる記憶システムに関する不揮発性記憶装置の制御方法
及び、フラッシュメモリコントローラ、フラッシュメモ
リカード、その他メモリ装置に利用されるメモリ装置に
関するものである。
理アドレスがアドレス変換テーブルによって対応付けら
れる記憶システムに関する不揮発性記憶装置の制御方法
及び、フラッシュメモリコントローラ、フラッシュメモ
リカード、その他メモリ装置に利用されるメモリ装置に
関するものである。
【０００２】
【従来の技術】従来は、例えば、特開２００１−２４３
１１０号公報に開示されるように、アドレス変換テーブ
ルをＲＡＭ上に置き、前記アドレス変換テーブルを参照
することで、論理アドレスから物理アドレスを取得し、
不揮発性記憶装置の目的の領域にアクセスを行う制御方
法であって、前記不揮発性記憶装置を複数のエリアに分
割し、前記アドレス変換テーブルを前記エリア単位で生
成する制御方法においては、前記エリア単位で生成する
前記アドレス変換テーブルは、全て、アクセス履歴に基
づき、前記ＲＡＭ上に生成する制御方法が提案されてい
る。
１１０号公報に開示されるように、アドレス変換テーブ
ルをＲＡＭ上に置き、前記アドレス変換テーブルを参照
することで、論理アドレスから物理アドレスを取得し、
不揮発性記憶装置の目的の領域にアクセスを行う制御方
法であって、前記不揮発性記憶装置を複数のエリアに分
割し、前記アドレス変換テーブルを前記エリア単位で生
成する制御方法においては、前記エリア単位で生成する
前記アドレス変換テーブルは、全て、アクセス履歴に基
づき、前記ＲＡＭ上に生成する制御方法が提案されてい
る。
【０００３】これは、前記不揮発性記憶装置の大容量化
に伴って、アドレス変換テーブルの記憶容量を増大する
ことを避け、当該アドレス変換テーブルの記憶容量を低
減しようとするものである。
に伴って、アドレス変換テーブルの記憶容量を増大する
ことを避け、当該アドレス変換テーブルの記憶容量を低
減しようとするものである。
【０００４】
【発明が解決しようとする課題】しかしながら、前記の
方法では、アクセス履歴次第で、ＦＡＴ（ＦＩＬＥ Ａ
ＬＬＯＣＡＴＩＯＮ ＴＡＢＬＥ）のようなファイル管
理情報や、メモリ装置のシステム情報のように、アクセ
ス頻度の高い情報が格納されたエリアに対し、アドレス
変換テーブルの再生成が必要になる可能性があり、その
場合、アクセス速度が極端に低下する、という問題を有
していた。
方法では、アクセス履歴次第で、ＦＡＴ（ＦＩＬＥ Ａ
ＬＬＯＣＡＴＩＯＮ ＴＡＢＬＥ）のようなファイル管
理情報や、メモリ装置のシステム情報のように、アクセ
ス頻度の高い情報が格納されたエリアに対し、アドレス
変換テーブルの再生成が必要になる可能性があり、その
場合、アクセス速度が極端に低下する、という問題を有
していた。
【０００５】本発明は、このような問題点を解決するも
ので、ＦＡＴのようなファイル管理情報や、メモリ装置
のシステム情報のように、アクセス頻度の高い情報が格
納されたエリアに関し、アクセス速度を高速化すること
を目的とする。
ので、ＦＡＴのようなファイル管理情報や、メモリ装置
のシステム情報のように、アクセス頻度の高い情報が格
納されたエリアに関し、アクセス速度を高速化すること
を目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、本発明の不揮発性記憶装置の制御方法は、アドレス
変換テーブルをＲＡＭ上に置き、前記アドレス変換テー
ブルを参照することで、論理アドレスから物理アドレス
を取得し、不揮発性記憶装置の目的の領域にアクセスを
行う制御方法であって、前記不揮発性記憶装置を複数の
エリアに分割し、前記アドレス変換テーブルを前記エリ
ア単位で前記ＲＡＭ上に生成し、前記エリア単位で生成
した前記アドレス変換テーブルのうち、少なくとも１つ
は常に前記ＲＡＭ上に置き、少なくとも他の１つはアク
セス履歴に基づき前記ＲＡＭ上に生成し、これらのアド
レス変換テーブルを参照することにより所定のアクセス
を行うものである。
に、本発明の不揮発性記憶装置の制御方法は、アドレス
変換テーブルをＲＡＭ上に置き、前記アドレス変換テー
ブルを参照することで、論理アドレスから物理アドレス
を取得し、不揮発性記憶装置の目的の領域にアクセスを
行う制御方法であって、前記不揮発性記憶装置を複数の
エリアに分割し、前記アドレス変換テーブルを前記エリ
ア単位で前記ＲＡＭ上に生成し、前記エリア単位で生成
した前記アドレス変換テーブルのうち、少なくとも１つ
は常に前記ＲＡＭ上に置き、少なくとも他の１つはアク
セス履歴に基づき前記ＲＡＭ上に生成し、これらのアド
レス変換テーブルを参照することにより所定のアクセス
を行うものである。
【０００７】これにより、アクセス頻度の高い情報が格
納された前記エリアに対しては、前記アドレス変換テー
ブルの再生成を必要としないため、アクセス速度を向上
することが可能となる。
納された前記エリアに対しては、前記アドレス変換テー
ブルの再生成を必要としないため、アクセス速度を向上
することが可能となる。
【０００８】また、第２の発明は、前記不揮発性記憶装
置に対する前記アドレス変換テーブルを前記アクセス履
歴に基づきＲＡＭ上に生成する手順として、前記ＲＡＭ
上に存在する前記アドレス変換テーブルのうち、最も過
去にアクセスされた前記エリアに対応する前記アドレス
変換テーブルを前記ＲＡＭ上から破棄し、その場所に次
のアクセス対象となるエリアのアドレス変換テーブルを
生成するものであり、再アクセスの可能性が高い直前に
アクセスされたエリアに対応するアドレス変換テーブル
を残すことにより、当該テーブルを使用する場合のアク
セス速度を向上することが可能となる。
置に対する前記アドレス変換テーブルを前記アクセス履
歴に基づきＲＡＭ上に生成する手順として、前記ＲＡＭ
上に存在する前記アドレス変換テーブルのうち、最も過
去にアクセスされた前記エリアに対応する前記アドレス
変換テーブルを前記ＲＡＭ上から破棄し、その場所に次
のアクセス対象となるエリアのアドレス変換テーブルを
生成するものであり、再アクセスの可能性が高い直前に
アクセスされたエリアに対応するアドレス変換テーブル
を残すことにより、当該テーブルを使用する場合のアク
セス速度を向上することが可能となる。
【０００９】また、第３の発明は、常にＲＡＭ上に置く
前記アドレス変換テーブルとして、前記不揮発性記憶装
置の複数のエリアのうち、ファイル管理情報が格納され
るエリアのアドレス変換テーブルを置くものであり、ア
クセス頻度の高い情報が格納されたエリアのアドレス変
換テーブルを常にＲＡＭ上に置くことにより、初期の目
的を達成することができることとなる。
前記アドレス変換テーブルとして、前記不揮発性記憶装
置の複数のエリアのうち、ファイル管理情報が格納され
るエリアのアドレス変換テーブルを置くものであり、ア
クセス頻度の高い情報が格納されたエリアのアドレス変
換テーブルを常にＲＡＭ上に置くことにより、初期の目
的を達成することができることとなる。
【００１０】また、第４の発明は、前述の発明における
不揮発性記憶装置の制御方法を実行するコントローラ
と、前記不揮発性記憶装置と、前記アドレス変換テーブ
ルを生成するＲＡＭと、ホスト装置との間で相互認証を
実施する認証回路とを有するメモリ装置であって、前記
コントローラは、前記認証回路による相互認証の結果に
より、前記不揮発性記憶装置に存在する認証領域へのア
クセスを許可する機能を有しており、前記コントローラ
の実行により、前記認証領域のファイル管理情報、前記
相互認証に必要な鍵情報、前記メモリ装置のシステム情
報のうち少なくとも１つが格納される前記エリアの前記
アドレス変換テーブルを、常に前記ＲＡＭ上に置くよう
に構成したものであり、ファイル管理情報、相互認証に
必要な鍵情報、メモリ装置のシステム情報等を有するメ
モリ装置において、アクセス速度が向上されたメモリ装
置とすることができることとなる。
不揮発性記憶装置の制御方法を実行するコントローラ
と、前記不揮発性記憶装置と、前記アドレス変換テーブ
ルを生成するＲＡＭと、ホスト装置との間で相互認証を
実施する認証回路とを有するメモリ装置であって、前記
コントローラは、前記認証回路による相互認証の結果に
より、前記不揮発性記憶装置に存在する認証領域へのア
クセスを許可する機能を有しており、前記コントローラ
の実行により、前記認証領域のファイル管理情報、前記
相互認証に必要な鍵情報、前記メモリ装置のシステム情
報のうち少なくとも１つが格納される前記エリアの前記
アドレス変換テーブルを、常に前記ＲＡＭ上に置くよう
に構成したものであり、ファイル管理情報、相互認証に
必要な鍵情報、メモリ装置のシステム情報等を有するメ
モリ装置において、アクセス速度が向上されたメモリ装
置とすることができることとなる。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。図１は、本実施形態
におけるメモリ装置システムを示す説明図である。図１
において、１は不揮発性記憶装置、２はＲＡＭ、３はコ
ントローラ、４は認証回路、５はメモリ装置、６はホス
ト装置、７は不揮発性記憶装置インタフェース回路、８
はホストインタフェース回路、９はバッファである。
て、図面を参照しながら説明する。図１は、本実施形態
におけるメモリ装置システムを示す説明図である。図１
において、１は不揮発性記憶装置、２はＲＡＭ、３はコ
ントローラ、４は認証回路、５はメモリ装置、６はホス
ト装置、７は不揮発性記憶装置インタフェース回路、８
はホストインタフェース回路、９はバッファである。
【００１２】不揮発性記憶装置１は、読み出し、書き込
み、消去が可能な、電源を落としても記憶内容が保持さ
れる不揮発性の記憶装置であり、代表例として、フラッ
シュメモリ等が挙げられる。本実施形態では、不揮発性
記憶装置１は、エリア＃０〜エリア＃７の８つのエリア
に分割して扱われる。エリア＃０には、ファイル管理情
報であるＦＡＴ（ＦＩＬＥ ＡＬＬＯＣＡＴＩＯＮ Ｔ
ＡＢＬＥ）が含まれる。また、エリア＃７には、相互認
証の結果によりアクセス可能な認証領域（ＦＡＴを含
む）、相互認証に必要な鍵情報、メモリ装置のシステム
情報が含まれる。
み、消去が可能な、電源を落としても記憶内容が保持さ
れる不揮発性の記憶装置であり、代表例として、フラッ
シュメモリ等が挙げられる。本実施形態では、不揮発性
記憶装置１は、エリア＃０〜エリア＃７の８つのエリア
に分割して扱われる。エリア＃０には、ファイル管理情
報であるＦＡＴ（ＦＩＬＥ ＡＬＬＯＣＡＴＩＯＮ Ｔ
ＡＢＬＥ）が含まれる。また、エリア＃７には、相互認
証の結果によりアクセス可能な認証領域（ＦＡＴを含
む）、相互認証に必要な鍵情報、メモリ装置のシステム
情報が含まれる。
【００１３】ＲＡＭ２は、ランダムアクセス可能な記憶
装置であり、通常、ＳＲＡＭ等が使用される。本実施形
態では、ＲＡＭ２は、４つのエリア分のアドレス変換テ
ーブルを格納する容量を有する。
装置であり、通常、ＳＲＡＭ等が使用される。本実施形
態では、ＲＡＭ２は、４つのエリア分のアドレス変換テ
ーブルを格納する容量を有する。
【００１４】コントローラ３は、不揮発性記憶装置１に
対する、読み出し、書き込み、消去等のアクセス制御を
行う。また、コントローラ３は、不揮発性記憶装置１を
複数のエリアに分割して扱い、エリア毎にアドレス変換
テーブルをＲＡＭ２上に生成する。
対する、読み出し、書き込み、消去等のアクセス制御を
行う。また、コントローラ３は、不揮発性記憶装置１を
複数のエリアに分割して扱い、エリア毎にアドレス変換
テーブルをＲＡＭ２上に生成する。
【００１５】認証回路４は、ホストインタフェース回路
８を介し、ホスト装置６との間で相互認証を実施し、そ
の結果をコントローラ３に通知する。コントローラ３
は、相互認証の結果により、ホスト装置６に対し、不揮
発性記憶装置１に存在する認証領域へのアクセスを許可
する。
８を介し、ホスト装置６との間で相互認証を実施し、そ
の結果をコントローラ３に通知する。コントローラ３
は、相互認証の結果により、ホスト装置６に対し、不揮
発性記憶装置１に存在する認証領域へのアクセスを許可
する。
【００１６】メモリ装置５は、不揮発性記憶装置１、Ｒ
ＡＭ２、コントローラ３、認証回路４、不揮発性記憶装
置インタフェース回路７、ホストインタフェース回路
８、バッファ９を具備し、ホストインタフェース回路８
を介してホスト装置６と通信を行い、不揮発性記憶装置
インタフェース回路７を介して不揮発性記憶装置１への
書き込みと、不揮発性記憶装置１に記憶されたデータの
読み出し、消去が行われる。このメモリ装置５は、カー
ド形状の場合、メモリカードとしてホスト装置６に対し
て着脱して利用されるものであるが、ホスト装置６を有
する機器に内蔵されている場合もある。
ＡＭ２、コントローラ３、認証回路４、不揮発性記憶装
置インタフェース回路７、ホストインタフェース回路
８、バッファ９を具備し、ホストインタフェース回路８
を介してホスト装置６と通信を行い、不揮発性記憶装置
インタフェース回路７を介して不揮発性記憶装置１への
書き込みと、不揮発性記憶装置１に記憶されたデータの
読み出し、消去が行われる。このメモリ装置５は、カー
ド形状の場合、メモリカードとしてホスト装置６に対し
て着脱して利用されるものであるが、ホスト装置６を有
する機器に内蔵されている場合もある。
【００１７】ホスト装置６は、メモリ装置５と通信を行
うことで、メモリ装置５に蓄積された記憶内容を、読み
出し、書き込み、消去する。
うことで、メモリ装置５に蓄積された記憶内容を、読み
出し、書き込み、消去する。
【００１８】不揮発性記憶装置インタフェース回路７
は、コントローラ３の制御により、不揮発性記憶装置１
と直接やり取りを行い、コントローラ３の実行を受け
て、不揮発性記憶装置１に対し、バッファ９に存在する
データの書き込み、バッファ９へのデータ読み出し、消
去を実行する。ホストインタフェース回路８は、ホスト
装置６からの要求をコントローラ３へ伝え、ホスト装置
６からメモリ装置５への書き込みの際には、ホスト装置
６から転送されたデータをバッファ９へ格納し、メモリ
装置５からホスト装置６への読み出しの際には、ホスト
装置６へバッファ９に存在するデータを出力する。
は、コントローラ３の制御により、不揮発性記憶装置１
と直接やり取りを行い、コントローラ３の実行を受け
て、不揮発性記憶装置１に対し、バッファ９に存在する
データの書き込み、バッファ９へのデータ読み出し、消
去を実行する。ホストインタフェース回路８は、ホスト
装置６からの要求をコントローラ３へ伝え、ホスト装置
６からメモリ装置５への書き込みの際には、ホスト装置
６から転送されたデータをバッファ９へ格納し、メモリ
装置５からホスト装置６への読み出しの際には、ホスト
装置６へバッファ９に存在するデータを出力する。
【００１９】バッファ９は、ホスト装置６から転送され
るデータ、ホスト装置６へ出力されるデータ、不揮発性
記憶装置１に書き込まれるデータ、不揮発性記憶装置１
から読み出されるデータが、コントローラ３の制御によ
り、一時的に格納される記憶領域である。
るデータ、ホスト装置６へ出力されるデータ、不揮発性
記憶装置１に書き込まれるデータ、不揮発性記憶装置１
から読み出されるデータが、コントローラ３の制御によ
り、一時的に格納される記憶領域である。
【００２０】アドレス変換テーブルは、不揮発性記憶装
置１に、集中的に、もしくは、分散的に、格納されたア
ドレス情報を元に、ＲＡＭ２上に、エリア毎に生成され
るものである。このアドレス変換テーブルには、不揮発
性記憶装置１の物理アドレスが格納され、論理アドレス
を決定すると、アドレス変換テーブルを参照すること
で、不揮発性記憶装置１の物理アドレスを取得すること
ができる。それは、例えば、アドレス変換テーブルの番
地を論理アドレスと見なし、各番地に、論理アドレスに
対応する、不揮発性記憶装置１の物理アドレスを格納す
ることで、可能となる。
置１に、集中的に、もしくは、分散的に、格納されたア
ドレス情報を元に、ＲＡＭ２上に、エリア毎に生成され
るものである。このアドレス変換テーブルには、不揮発
性記憶装置１の物理アドレスが格納され、論理アドレス
を決定すると、アドレス変換テーブルを参照すること
で、不揮発性記憶装置１の物理アドレスを取得すること
ができる。それは、例えば、アドレス変換テーブルの番
地を論理アドレスと見なし、各番地に、論理アドレスに
対応する、不揮発性記憶装置１の物理アドレスを格納す
ることで、可能となる。
【００２１】本実施形態では、前述のように、ＲＡＭ２
上に置くことができるアドレス変換テーブルの数は、ア
ドレス変換テーブル＃０〜＃３の４つであり、不揮発性
記憶装置１に存在する８つのエリア数と比較すると、不
足するため、本発明の制御方法が有効となる。ここで、
ＲＡＭ２のサイズが限られる理由としては、チップ面積
の削減や、コストダウンや、システム内の資源が限定さ
れている場合がある、等が挙げられる。
上に置くことができるアドレス変換テーブルの数は、ア
ドレス変換テーブル＃０〜＃３の４つであり、不揮発性
記憶装置１に存在する８つのエリア数と比較すると、不
足するため、本発明の制御方法が有効となる。ここで、
ＲＡＭ２のサイズが限られる理由としては、チップ面積
の削減や、コストダウンや、システム内の資源が限定さ
れている場合がある、等が挙げられる。
【００２２】コントローラ３が不揮発性記憶装置１にア
クセスする際には、該当するエリアに対応するＲＡＭ２
上のアドレス変換テーブルを参照し、目的の論理アドレ
スに対応する物理アドレスを取得し、不揮発性記憶装置
１に対し、取得した物理アドレスを指定し、不揮発性記
憶装置インタフェース回路７を介し、アクセスを行う。
クセスする際には、該当するエリアに対応するＲＡＭ２
上のアドレス変換テーブルを参照し、目的の論理アドレ
スに対応する物理アドレスを取得し、不揮発性記憶装置
１に対し、取得した物理アドレスを指定し、不揮発性記
憶装置インタフェース回路７を介し、アクセスを行う。
【００２３】ここで、アドレス変換テーブルを参照する
際、該当するエリアのアドレス変換テーブルがＲＡＭ２
上に存在しない場合があり得る。これは、ＲＡＭ２が、
全てのエリアのアドレス変換テーブルを格納できる程、
十分なサイズではないためだが、その場合、コントロー
ラ３は、不揮発性記憶装置１に格納されたアドレス情報
を元に、該当するエリアのアドレス変換テーブルをＲＡ
Ｍ２上に生成し、その上で、アドレス変換テーブルを参
照する。
際、該当するエリアのアドレス変換テーブルがＲＡＭ２
上に存在しない場合があり得る。これは、ＲＡＭ２が、
全てのエリアのアドレス変換テーブルを格納できる程、
十分なサイズではないためだが、その場合、コントロー
ラ３は、不揮発性記憶装置１に格納されたアドレス情報
を元に、該当するエリアのアドレス変換テーブルをＲＡ
Ｍ２上に生成し、その上で、アドレス変換テーブルを参
照する。
【００２４】このアドレス変換テーブルの生成の際、そ
の前にＲＡＭ２上に存在していた、１つの別エリアのア
ドレス変換テーブルは、ＲＡＭ２上から内容が破棄され
るが、再びそのエリアのアドレス変換テーブルが必要と
なった場合には、不揮発性記憶装置１に格納されたアド
レス情報を元に、ＲＡＭ２上に再生成される。
の前にＲＡＭ２上に存在していた、１つの別エリアのア
ドレス変換テーブルは、ＲＡＭ２上から内容が破棄され
るが、再びそのエリアのアドレス変換テーブルが必要と
なった場合には、不揮発性記憶装置１に格納されたアド
レス情報を元に、ＲＡＭ２上に再生成される。
【００２５】ここで、破棄されるアドレス変換テーブル
は、アクセス履歴に基づき、ＲＡＭ２上に存在する最も
過去にアクセスされたエリアのアドレス変換テーブル
を、破棄する対象としており、再アクセスの可能性が最
も高い直前にアクセスされたエリアに対応するアドレス
変換テーブルを残すようにしている。
は、アクセス履歴に基づき、ＲＡＭ２上に存在する最も
過去にアクセスされたエリアのアドレス変換テーブル
を、破棄する対象としており、再アクセスの可能性が最
も高い直前にアクセスされたエリアに対応するアドレス
変換テーブルを残すようにしている。
【００２６】また、アクセス頻度が高いエリアに関して
は、破棄しないで、常にＲＡＭ２上にアドレス変換テー
ブルを置くようにしている。特に、ＦＡＴのようなファ
イル管理情報や、メモリ装置のシステム情報が格納され
るエリアに関しては、たいていの場合、アクセス頻度が
高いことが知られており、これらのエリアのアドレス変
換テーブルを常にＡＲＭ２上に置くことにより、全体と
して、アクセス速度を向上することが可能である。
は、破棄しないで、常にＲＡＭ２上にアドレス変換テー
ブルを置くようにしている。特に、ＦＡＴのようなファ
イル管理情報や、メモリ装置のシステム情報が格納され
るエリアに関しては、たいていの場合、アクセス頻度が
高いことが知られており、これらのエリアのアドレス変
換テーブルを常にＡＲＭ２上に置くことにより、全体と
して、アクセス速度を向上することが可能である。
【００２７】本実施形態においては、コントローラ３
は、ＲＡＭ２上に、アドレス変換テーブル＃０として、
常にエリア＃０のアドレス変換テーブルを置き、アドレ
ス変換テーブル＃１〜＃２には、アクセス履歴に基づ
き、エリア＃１〜＃６のいずれかのアドレス変換テーブ
ルを生成し、アドレス変換テーブル＃３としては常にエ
リア＃７のアドレス変換テーブルを置く。
は、ＲＡＭ２上に、アドレス変換テーブル＃０として、
常にエリア＃０のアドレス変換テーブルを置き、アドレ
ス変換テーブル＃１〜＃２には、アクセス履歴に基づ
き、エリア＃１〜＃６のいずれかのアドレス変換テーブ
ルを生成し、アドレス変換テーブル＃３としては常にエ
リア＃７のアドレス変換テーブルを置く。
【００２８】この構成において、エリア＃１〜＃６に対
し、アクセスがあった場合、ＲＡＭ２上に存在するアド
レス変換テーブル＃１〜＃２のいずれかが、アクセス対
象のエリアのものであればそれがそのまま参照される
が、アクセス対象のエリアのものでなければ、エリア＃
１〜＃６へのアクセス履歴に基づき、例えば最も過去に
アクセスされたエリアのアドレス変換テーブル＃１〜＃
２のいずれかの内容が破棄され、その場所に、アクセス
対象のエリアのアドレス変換テーブルが新たに生成され
る。
し、アクセスがあった場合、ＲＡＭ２上に存在するアド
レス変換テーブル＃１〜＃２のいずれかが、アクセス対
象のエリアのものであればそれがそのまま参照される
が、アクセス対象のエリアのものでなければ、エリア＃
１〜＃６へのアクセス履歴に基づき、例えば最も過去に
アクセスされたエリアのアドレス変換テーブル＃１〜＃
２のいずれかの内容が破棄され、その場所に、アクセス
対象のエリアのアドレス変換テーブルが新たに生成され
る。
【００２９】また、エリア＃０、もしくは、エリア＃７
に対し、アクセスがあった場合、エリア＃０のアドレス
変換テーブルは、常にアドレス変換テーブル＃０に置か
れ、エリア＃７のアドレス変換テーブルは、常にアドレ
ス変換テーブル＃３に置かれているため、それがそのま
ま参照され、アドレス変換テーブル再生成のオーバーヘ
ッド時間は必要としない。
に対し、アクセスがあった場合、エリア＃０のアドレス
変換テーブルは、常にアドレス変換テーブル＃０に置か
れ、エリア＃７のアドレス変換テーブルは、常にアドレ
ス変換テーブル＃３に置かれているため、それがそのま
ま参照され、アドレス変換テーブル再生成のオーバーヘ
ッド時間は必要としない。
【００３０】ここで、エリア＃０には、ファイル管理情
報であるＦＡＴが含まれ、エリア＃７には、認証領域
（認証領域のＦＡＴを含む）、相互認証に必要な鍵情
報、メモリ装置５のシステム情報（属性情報、ＩＤ情
報、制御パラメータ、等）が含まれるため、エリア＃
０、エリア＃７は、ホスト装置６からのアクセス頻度が
高いことが知られている。本実施形態においては、エリ
ア＃０、エリア＃７のアドレス変換テーブルは、常にＲ
ＡＭ２上に存在するため、アドレス変換テーブルのＲＡ
Ｍ２上への再生成を必要とせず、全体として、アクセス
速度の向上を図ることが可能である。
報であるＦＡＴが含まれ、エリア＃７には、認証領域
（認証領域のＦＡＴを含む）、相互認証に必要な鍵情
報、メモリ装置５のシステム情報（属性情報、ＩＤ情
報、制御パラメータ、等）が含まれるため、エリア＃
０、エリア＃７は、ホスト装置６からのアクセス頻度が
高いことが知られている。本実施形態においては、エリ
ア＃０、エリア＃７のアドレス変換テーブルは、常にＲ
ＡＭ２上に存在するため、アドレス変換テーブルのＲＡ
Ｍ２上への再生成を必要とせず、全体として、アクセス
速度の向上を図ることが可能である。
【００３１】本実施形態では、図１において、不揮発性
記憶装置１上のエリア数は８つとしたが、それ以外のエ
リア数でも、本発明は有効である。
記憶装置１上のエリア数は８つとしたが、それ以外のエ
リア数でも、本発明は有効である。
【００３２】また、本実施形態では、図１において、Ｒ
ＡＭ２上に置くことができるアドレス変換テーブルの数
を４つとし、そのうち、常にＲＡＭ２上に置くアドレス
変換テーブルの数を２、アクセス履歴に基づき生成する
アドレス変換テーブルの数を２としたが、それぞれ、そ
れ以外の数においても、本発明は有効である。
ＡＭ２上に置くことができるアドレス変換テーブルの数
を４つとし、そのうち、常にＲＡＭ２上に置くアドレス
変換テーブルの数を２、アクセス履歴に基づき生成する
アドレス変換テーブルの数を２としたが、それぞれ、そ
れ以外の数においても、本発明は有効である。
【００３３】
【発明の効果】以上のように本発明は、不揮発性記憶装
置を複数のエリアに分割し、アドレス変換テーブルを前
記エリア単位で生成し、前記エリア単位で生成した前記
アドレス変換テーブルのうち、少なくとも１つは、常に
前記ＲＡＭ上に置き、少なくとも他の１つは、アクセス
履歴に基づき、前記ＲＡＭ上に生成することにより、限
られたＲＡＭ容量でありながら、ＦＡＴのようなファイ
ル管理情報や、メモリ装置のシステム情報のように、ア
クセス頻度の高い情報が格納されたエリアの前記アドレ
ス変換テーブルについては、常に前記ＲＡＭ上に置くこ
とで、アクセス頻度の高い情報が格納されたエリアに対
しては、前記アドレス変換テーブルの再生成を必要とし
ない、アクセス速度を向上することができる、優れた不
揮発性記憶装置の制御方法及びメモリ装置を実現できる
ものである。
置を複数のエリアに分割し、アドレス変換テーブルを前
記エリア単位で生成し、前記エリア単位で生成した前記
アドレス変換テーブルのうち、少なくとも１つは、常に
前記ＲＡＭ上に置き、少なくとも他の１つは、アクセス
履歴に基づき、前記ＲＡＭ上に生成することにより、限
られたＲＡＭ容量でありながら、ＦＡＴのようなファイ
ル管理情報や、メモリ装置のシステム情報のように、ア
クセス頻度の高い情報が格納されたエリアの前記アドレ
ス変換テーブルについては、常に前記ＲＡＭ上に置くこ
とで、アクセス頻度の高い情報が格納されたエリアに対
しては、前記アドレス変換テーブルの再生成を必要とし
ない、アクセス速度を向上することができる、優れた不
揮発性記憶装置の制御方法及びメモリ装置を実現できる
ものである。
【図１】本発明の実施形態におけるメモリ装置システム
を示す図
を示す図
１ 不揮発性記憶装置
２ ＲＡＭ
３ コントローラ
４ 認証回路
５ メモリ装置
６ ホスト装置
７ 不揮発性記憶装置インタフェース回路
８ ホストインタフェース回路
９ バッファ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B017 AA07 BA06 BB06 CA16
5B060 AB26 MM02
5B082 FA13 JA04
Claims (4)
- 【請求項１】 アドレス変換テーブルをＲＡＭ上に置
き、前記アドレス変換テーブルを参照することで、論理
アドレスから物理アドレスを取得し、不揮発性記憶装置
の目的の領域にアクセスを行う制御方法であって、 前記不揮発性記憶装置を複数のエリアに分割し、前記ア
ドレス変換テーブルを前記エリア単位で前記ＲＡＭ上に
生成し、前記エリア単位で生成した前記アドレス変換テ
ーブルのうち、少なくとも１つは常に前記ＲＡＭ上に置
き、少なくとも他の１つはアクセス履歴に基づき前記Ｒ
ＡＭ上に生成し、これらのアドレス変換テーブルを参照
することにより所定のアクセスを行うことを特徴とする
不揮発性記憶装置の制御方法。 - 【請求項２】 前記不揮発性記憶装置に対する前記アド
レス変換テーブルを前記アクセス履歴に基づきＲＡＭ上
に生成する手順として、前記ＲＡＭ上に存在する前記ア
ドレス変換テーブルのうち、最も過去にアクセスされた
前記エリアに対応する前記アドレス変換テーブルを前記
ＲＡＭ上から破棄し、その場所に次のアクセス対象とな
るエリアのアドレス変換テーブルを生成することを特徴
とする請求項１記載の不揮発性記憶装置の制御方法。 - 【請求項３】 常にＲＡＭ上に置く前記アドレス変換テ
ーブルとして、前記不揮発性記憶装置の複数のエリアの
うち、ファイル管理情報が格納されるエリアのアドレス
変換テーブルを置くことを特徴とする請求項１または２
記載の不揮発性記憶装置の制御方法。 - 【請求項４】 請求項１乃至３に記載の不揮発性記憶装
置の制御方法を実行するコントローラと、前記不揮発性
記憶装置と、前記アドレス変換テーブルを生成するＲＡ
Ｍと、ホスト装置との間で相互認証を実施する認証回路
とを有するメモリ装置であって、 前記コントローラは、前記認証回路による相互認証の結
果により、前記不揮発性記憶装置に存在する認証領域へ
のアクセスを許可する機能を有しており、 前記コントローラの実行により、前記認証領域のファイ
ル管理情報、前記相互認証に必要な鍵情報、前記メモリ
装置のシステム情報のうち少なくとも１つが格納される
前記エリアの前記アドレス変換テーブルを、常に前記Ｒ
ＡＭ上に置くように構成したことを特徴とするメモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050961A JP2003256269A (ja) | 2002-02-27 | 2002-02-27 | 不揮発性記憶装置の制御方法及びメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050961A JP2003256269A (ja) | 2002-02-27 | 2002-02-27 | 不揮発性記憶装置の制御方法及びメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256269A true JP2003256269A (ja) | 2003-09-10 |
Family
ID=28663058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050961A Pending JP2003256269A (ja) | 2002-02-27 | 2002-02-27 | 不揮発性記憶装置の制御方法及びメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003256269A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248493B2 (en) | 2005-06-02 | 2007-07-24 | Kabushiki Kaisha Toshiba | Memory system having improved random write performance |
| WO2007125594A1 (ja) * | 2006-04-28 | 2007-11-08 | Panasonic Corporation | 通信端末装置およびアクセス方法 |
| JP2011059866A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | コントローラ、及びデータ記憶装置 |
| US8335905B2 (en) | 2008-11-04 | 2012-12-18 | Samsung Electronics Co., Ltd. | Computing system including processor and memory which generates wait signal when accessing deteriorated memory area |
| JP2013061997A (ja) * | 2006-12-20 | 2013-04-04 | Mosaid Technologies Inc | 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム |
| JP2015036905A (ja) * | 2013-08-14 | 2015-02-23 | ソニー株式会社 | 記憶制御装置、ホストコンピュータ、情報処理システムおよび記憶制御装置の制御方法 |
| CN104750598A (zh) * | 2013-12-26 | 2015-07-01 | 南京南瑞继保电气有限公司 | 一种iec61850日志服务的存储方法 |
| US9081658B2 (en) | 2012-01-09 | 2015-07-14 | Samsung Electronics Co., Ltd. | Storage device and data management method thereof |
| US9244824B2 (en) | 2012-07-05 | 2016-01-26 | Samsung Electronics Co., Ltd. | Memory sub-system and computing system including the same |
| JP2016118945A (ja) * | 2014-12-22 | 2016-06-30 | ソニー株式会社 | メモリコントローラ、記憶装置、および、情報処理システム |
-
2002
- 2002-02-27 JP JP2002050961A patent/JP2003256269A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248493B2 (en) | 2005-06-02 | 2007-07-24 | Kabushiki Kaisha Toshiba | Memory system having improved random write performance |
| JP4827919B2 (ja) * | 2006-04-28 | 2011-11-30 | パナソニック株式会社 | 通信端末装置およびアクセス方法 |
| WO2007125594A1 (ja) * | 2006-04-28 | 2007-11-08 | Panasonic Corporation | 通信端末装置およびアクセス方法 |
| US8670262B2 (en) | 2006-12-20 | 2014-03-11 | Mosaid Technologies Incorporated | Hybrid solid-state memory system having volatile and non-volatile memory |
| JP2013061997A (ja) * | 2006-12-20 | 2013-04-04 | Mosaid Technologies Inc | 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム |
| US8335905B2 (en) | 2008-11-04 | 2012-12-18 | Samsung Electronics Co., Ltd. | Computing system including processor and memory which generates wait signal when accessing deteriorated memory area |
| JP2011059866A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | コントローラ、及びデータ記憶装置 |
| US9081658B2 (en) | 2012-01-09 | 2015-07-14 | Samsung Electronics Co., Ltd. | Storage device and data management method thereof |
| US9244824B2 (en) | 2012-07-05 | 2016-01-26 | Samsung Electronics Co., Ltd. | Memory sub-system and computing system including the same |
| JP2015036905A (ja) * | 2013-08-14 | 2015-02-23 | ソニー株式会社 | 記憶制御装置、ホストコンピュータ、情報処理システムおよび記憶制御装置の制御方法 |
| CN104750598A (zh) * | 2013-12-26 | 2015-07-01 | 南京南瑞继保电气有限公司 | 一种iec61850日志服务的存储方法 |
| CN104750598B (zh) * | 2013-12-26 | 2017-11-24 | 南京南瑞继保电气有限公司 | 一种iec61850日志服务的存储方法 |
| JP2016118945A (ja) * | 2014-12-22 | 2016-06-30 | ソニー株式会社 | メモリコントローラ、記憶装置、および、情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10761731B2 (en) | Array controller, solid state disk, and method for controlling solid state disk to write data | |
| RU2642349C1 (ru) | Способ для сохранения данных посредством устройства хранения данных и устройство хранения данных | |
| KR100610647B1 (ko) | 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치 | |
| CN103150256B (zh) | 提高usb闪存写入性能的方法和器件 | |
| KR100533682B1 (ko) | 플래시 메모리의 데이터 관리 장치 및 방법 | |
| JP2008198208A (ja) | ホストデータ処理装置の動作方法、ホストデータ処理装置並びにデータ格納装置 | |
| US20210133096A1 (en) | Memory system and operating method thereof | |
| US10360155B1 (en) | Multi-tier memory management | |
| US9122586B2 (en) | Physical-to-logical address map to speed up a recycle operation in a solid state drive | |
| KR20090026941A (ko) | 복수개의 비휘발성 데이터 저장매체를 구비한 저장장치의가상 파일 시스템에서 어드레스 맵핑을 수행하는 방법 및그 장치 | |
| JP2006302255A (ja) | 異種の非揮発性メモリを持つデータ記憶装置とその駆動方法 | |
| US11385831B2 (en) | Memory controller and storage device including the same | |
| JP2010146326A (ja) | 記憶装置、その制御方法及びその記憶装置を用いた電子装置 | |
| KR101204163B1 (ko) | 반도체 기억 장치 | |
| CN106598504B (zh) | 数据存储方法及装置 | |
| KR101581311B1 (ko) | 플래시 메모리 장치 및 그 제어 방법 | |
| JP2003256269A (ja) | 不揮発性記憶装置の制御方法及びメモリ装置 | |
| GB2531105A (en) | Implementing enhanced performance with read before write to phase change memory to avoid write cancellations | |
| CN101441551A (zh) | 计算机、外存储器以及处理外存储器中数据信息的方法 | |
| JP2008262452A (ja) | 記録デバイスのキャッシュ方法および記録装置 | |
| JP4250250B2 (ja) | メモリ管理装置 | |
| KR100479170B1 (ko) | 메모리 억세스 제어장치 및 방법 | |
| JPH01303547A (ja) | 情報記憶制御システム | |
| KR100541642B1 (ko) | 플래시 메모리의 데이터 관리 장치 및 방법 | |
| JP2007249662A (ja) | メモリカード及びメモリカードの制御方法 |