KR20150074550A - 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20150074550A
KR20150074550A KR1020130162439A KR20130162439A KR20150074550A KR 20150074550 A KR20150074550 A KR 20150074550A KR 1020130162439 A KR1020130162439 A KR 1020130162439A KR 20130162439 A KR20130162439 A KR 20130162439A KR 20150074550 A KR20150074550 A KR 20150074550A
Authority
KR
South Korea
Prior art keywords
memory device
volatile memory
data
controller
data storage
Prior art date
Application number
KR1020130162439A
Other languages
English (en)
Other versions
KR102156222B1 (ko
Inventor
신동재
박승진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130162439A priority Critical patent/KR102156222B1/ko
Priority to US14/198,248 priority patent/US9501130B2/en
Priority to CN201410337185.5A priority patent/CN104731725B/zh
Publication of KR20150074550A publication Critical patent/KR20150074550A/ko
Application granted granted Critical
Publication of KR102156222B1 publication Critical patent/KR102156222B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

본 발명은 호스트 장치와 호스트 장치의 동작 메모리 장치를 공유하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치를 포함하는 데이터 처리 시스템은, 제1 휘발성 메모리 장치를 포함하는 호스트 장치; 및 제2 휘발성 메모리 장치와 불휘발성 메모리 장치를 포함하고, 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는 정상 모드로부터 절전 모드로 진입하기 전에 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 제1 휘발성 메모리 장치로 업로드하도록 구성된다.

Description

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE AND DATA PROCESSING SYSTEM INCLUDING THE SAME}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 호스트 장치와 호스트 장치의 동작 메모리 장치를 공유하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 호스트 장치와 호스트 장치의 동작 메모리 장치를 공유하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은, 제1 휘발성 메모리 장치를 포함하는 호스트 장치; 및 제2 휘발성 메모리 장치와 불휘발성 메모리 장치를 포함하고, 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는 정상 모드로부터 절전 모드로 진입하기 전에 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 제1 휘발성 메모리 장치로 업로드하도록 구성된다.
본 발명의 실시 예에 따른 데이터 처리 시스템은, 제1 휘발성 메모리 장치를 포함하는 호스트 장치; 및 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는, 상기 데이터 저장 장치의 동작을 제어하도록 구성된 컨트롤러; 상기 컨트롤러의 구동에 필요한 데이터를 저장하도록 구성된 제2 휘발성 메모리 장치; 및 정상 모드로부터 절전 모드로 진입하기 전에, 상기 컨트롤러의 제어에 따라서 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 제1 휘발성 메모리 장치로 업로드하도록 구성된 액세스 블럭을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 및 호스트 장치의 요청에 따라서 상기 불휘발성 메모리 장치에 데이터를 저장하거나 상기 불휘발성 메모리 장치에 저장된 데이터를 상기 호스트 장치로 제공하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 컨트롤 유닛; 상기 컨트롤 유닛의 구동에 필요한 데이터를 저장하도록 구성된 휘발성 메모리 장치; 및 정상 모드로부터 절전 모드로 진입하기 전에, 상기 컨트롤 유닛의 제어에 따라서 상기 휘발성 메모리 장치에 저장된 데이터를 상기 호스트 장치로 업로드하도록 구성된 액세스 블럭을 포함하며, 상기 호스트 장치와 상기 컨트롤러를 인터페이싱하도록 구성된 호스트 인터페이스 유닛을 포함한다.
본 발명의 실시 예에 따르면 호스트 장치의 동작 메모리 장치를 공유할 수 있기 때문에 데이터 저장 장치의 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 정상 모드에서 절전 모드로 진입하는 경우의 데이터 저장 장치의 동작을 예시적으로 설명하기 위한 블럭도이다.
도 3은 업로드 관리 정보 저장부에 저장되는 업로드 관리 정보를 예시적으로 설명하기 위한 도면이다.
도 4는 업로드 관리 정보 저장부에 저장되는 업로드 관리 정보를 예시적으로 설명하기 위한 또 다른 도면이다.
도 5는 도 4의 방식으로 업로드 관리 정보가 저장될 때 업로드될 정보에 부가되는 헤더 정보를 설명하기 위한 도면이다.
도 6은 절전 모드에서 정상 모드로 진입하는 경우의 데이터 저장 장치의 동작을 예시적으로 설명하기 위한 블럭도이다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 또 다른 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함할 수 있다.
호스트 장치(110)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 전자 장치들을 포함할 수 있다.
호스트 장치(110)는 제1 컨트롤러(111)와 제1 휘발성 메모리 장치(112)를 포함할 수 있다. 제1 휘발성 메모리 장치(112)가 제1 컨트롤러(111)의 외부에 구성되는 것으로 도시되어 있으나, 제1 휘발성 메모리 장치(112)는 제1 컨트롤러(111)에 포함될 수 있다.
제1 컨트롤러(111)는 제1 휘발성 메모리 장치(112)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 호스트 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제1 컨트롤러(111)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동하도록 구성될 수 있다. 제1 컨트롤러(111)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 제1 컨트롤러(111)는 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)로 구성될 수 있다.
제1 휘발성 메모리 장치(112)는 제1 컨트롤러(111)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장하도록 구성될 수 있다. 또한, 제1 휘발성 메모리 장치(112)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 즉, 제1 휘발성 메모리 장치(112)는 제1 컨트롤러(111)의 동작 메모리 장치로서 동작할 수 있다.
제1 휘발성 메모리 장치(112)는 시스템 영역(system region, 112A)과 통합 영역(unified region, 112B)으로 구분될 수 있다. 시스템 영역(112A)은 제1 컨트롤러(111)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 것이다. 즉, 시스템 영역(112A)은 제1 컨트롤러(111)에게 점유 권한이 독점적으로 부여된 영역일 것이다. 통합 영역(112B)은 제1 컨트롤러(111)와 데이터 저장 장치(120)의 제2 컨트롤러(130)에 의해서 액세스 또는 사용될 수 있는 공유 가능한 메모리 영역일 것이다. 즉, 통합 영역(112B)은 제1 컨트롤러(111)와 제2 컨트롤러(130) 모두에게 점유 권한이 부여된 영역일 것이다. 또는, 통합 영역(112B)은 데이터 저장 장치(120)의 제2 컨트롤러(130)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 것이다. 즉, 통합 영역(112B)은 제2 컨트롤러(130)에게 점유 권한이 독점적으로 부여된 영역일 것이다.
제1 컨트롤러(111)는 제1 휘발성 메모리 장치(112)의 메모리 영역 중 일부를통합 영역(112B)으로 설정할 수 있다. 제1 컨트롤러(111)에 의해서 통합 영역(112B)이 설정될 때마다, 통합 영역(112B)의 크기는 고정되거나 가변될 수 있다. 제1 컨트롤러(111)는 통합 영역(112B)으로 설정한 메모리 영역의 어드레스 정보를 데이터 저장 장치(120)로 제공할 수 있다.
데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 데이터 저장 장치(120)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(120)는 호스트 장치(110)와 연결되는 인터페이스(IF) 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(120)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(120)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(120)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(120)는 제2 컨트롤러(130), 제2 휘발성 메모리 장치(140), 불휘발성 메모리 장치(150), 호스트 인터페이스 유닛(160), 전원 관리부(170), 업로드 관리 정보 저장부(180)를 포함할 수 있다. 비록 도시되지는 않았지만, 제2 컨트롤러(130)는 펌웨어 또는 소프트웨어를 해독하고 구동하는 컨트롤 유닛, 불휘발성 메모리 장치(140)에 저장된 데이터의 에러를 검출하고 정정하도록 구성된 에러 정정 코드 유닛, 컨트롤 유닛(131)과 불휘발성 메모리 장치(140)를 인터페이싱하도록 구성된 메모리 인터페이스 유닛을 포함할 수 있다. 호스트 인터페이스 유닛(160)은 통합 영역 액세스 블럭(161)을 포함할 수 있다. 통합 영역 액세스 블럭(161)이 호스트 인터페이스 유닛(160)에 포함되는 것으로 도시되어 있으나, 통합 영역 액세스 블럭(161)은 호스트 인터페이스 유닛(160)의 외부에 구성될 수 있다.
제2 컨트롤러(130)는 제2 휘발성 메모리 장치(140)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(120)의 제반 동작을 제어하도록 구성될 수 있다. 제2 컨트롤러(130)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동하도록 구성될 수 있다. 제2 컨트롤러(130)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 제2 컨트롤러(130)는 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)으로 구성될 수 있다.
제2 휘발성 메모리 장치(140)는 제2 컨트롤러(130)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 것이다. 제2 휘발성 메모리 장치(140)는 제2 컨트롤러(130)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장하도록 구성될 수 있다. 또한, 제2 휘발성 메모리 장치(140)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 즉, 제2 휘발성 메모리 장치(140)는 제2 컨트롤러(130)의 동작 메모리 장치로서 동작할 수 있다.
제2 휘발성 메모리 장치(140)는 호스트 장치(110)로부터 불휘발성 메모리 장치(150)로 또는 불휘발성 메모리 장치(150)로부터 호스트 장치(110)로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 제2 휘발성 메모리 장치(140)는 버퍼 메모리 장치 또는 캐시(cache) 메모리 장치로서 동작할 수 있다.
불휘발성 메모리 장치(150)는 데이터 저장 장치(130)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(150)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(150)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 메모리 장치(예를 들면, 불휘발성 랜덤 액세스 메모리 장치)의 조합으로 구성될 수 있다.
호스트 인터페이스 유닛(160)은 인터페이스(IF) 프로토콜에 따라서 호스트 장치(110)와 데이터 저장 장치(120)를 인터페이싱하도록 구성될 수 있다. 비록 도시되지는 않았지만, 호스트 인터페이스 유닛(160)은 물리 계층, 링크 계층, 프로토콜 계층에 대응하는 구성 블럭들을 포함할 수 있다. 예시적으로, 호스트 인터페이스 유닛(160)은 USB(Universal Serial Bus) 프로토콜, UFS(Universal Flash Storage) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, 그리고 SAS(Serial Attached SCSI) 프로토콜 등과 같은 다양한 인터페이스(IF) 프로토콜들 중 적어도 하나를 사용하는 인터페이스 유닛으로 구성될 수 있다.
통합 영역 액세스 블럭(161)은 제2 컨트롤러(130)의 제어에 따라서 또는 제2 컨트롤러(130)의 제어 없이 통합 영역(112B)을 액세스하도록 구성될 수 있다. 또한, 통합 영역 액세스 블럭(161)은 제2 컨트롤러(130)의 제어에 따라서 또는 제2 컨트롤러(130)의 제어 없이 제2 휘발성 메모리 장치(140)를 액세스하도록 구성될 수 있다. 데이터 저장 장치(120)가 정상 모드에서 절전 모드로 진입하는 경우, 통합 영역 액세스 블럭(161)은 제2 컨트롤러(130)의 제어와 제공된 업로드 관리 정보에 따라서 제2 휘발성 메모리 장치(140)에 저장된 데이터를 통합 영역(112B)으로 업로드하도록 구성될 수 있다. 데이터 저장 장치(120)가 절전 모드에서 정상 모드로 진입하는 경우, 통합 영역 액세스 블럭(161)은 제2 컨트롤러(130)의 제어 없이 업로드 관리 정보 저장부(180)에 저장된 업로드 관리 정보를 참조하여 통합 영역(112B)에 업로드된 데이터를 제2 휘발성 메모리 장치(140)로 다운로드하도록 구성될 수 있다.
전원 관리부(170)는 호스트 장치(110)로부터 제공된 전원(PWR)을 데이터 저장 장치(120) 내부에 제공하도록 구성될 수 있다. 예시적으로, 전원 관리부(170)는 입력된 전원(PWR)에 근거하여 생성한 내부 전원들을 제2 컨트롤러(130), 제2 휘발성 메모리 장치(140), 불휘발성 메모리 장치(150), 호스트 인터페이스 유닛(160), 업로드 관리 정보 저장부(180) 각각에 제공하도록 구성될 수 있다.
전원 관리부(170)는 제2 컨트롤러(130)의 제어에 따라서 정상 모드 또는 절전 모드로 동작할 수 있다. 데이터 저장 장치(120)가 정상 모드로 동작하는 동안, 전원 관리부(170)는 제2 컨트롤러(130), 제2 휘발성 메모리 장치(140), 불휘발성 메모리 장치(150), 호스트 인터페이스 유닛(160) 및 업로드 관리 정보 저장부(180) 각각에 전원을 제공하는 정상 모드로 동작할 수 있다. 데이터 저장 장치(120)가 슬립(sleep) 모드, 파워 다운(power down) 모드와 같은 절전 모드로 동작하는 동안, 전원 관리부(170)는 호스트 인터페이스 유닛(160) 및 업로드 관리 정보 저장부(180)에만 전원을 제공하는 절전 모드로 동작할 수 있다.
데이터 저장 장치(120)가 정상 모드로 동작하는 동안 전원 관리부(170)를 통해서 공급되는 전원에 의해서, 데이터 저장 장치(120)의 모든 내부 구성 요소들, 즉, 제2 컨트롤러(130), 제2 휘발성 메모리 장치(140), 불휘발성 메모리 장치(150), 호스트 인터페이스 유닛(160), 통합 영역 액세스 블럭(161), 전원 관리부(170) 및 업로드 관리 정보 저장부(180)는 활성화될 수 있다. 데이터 저장 장치(120)가 절전 모드로 동작하는 동안 전원 관리부(170)를 통해서 공급되는 전원에 의해서, 호스트 인터페이스 유닛(160), 전원 관리부(170) 및 업로드 관리 정보 저장부(180)는 활성화될 수 있다.
업로드 관리 정보 저장부(180)는 제2 컨트롤러(130)로부터 제공되는 업로드 관리 정보를 저장하도록 구성될 수 있다. 데이터 저장 장치(120)가 절전 모드로 동작하더라도 업로드 관리 정보 저장부(180)에 전원이 제공되기 때문에, 업로드 관리 정보는 정상 모드와 절전 모드에 무관하게 지속적으로 유지될 수 있다.
도 2는 정상 모드에서 절전 모드로 진입하는 경우의 데이터 저장 장치의 동작을 예시적으로 설명하기 위한 블럭도이다. 제2 컨트롤러(130)는 데이터 저장 장치(도 1의 120)가 절전 모드로부터 정상 모드로 복귀되는 경우에 데이터 저장 장치(120)의 상태가 절전 모드로 진입하기 전의 상태로 즉시 복귀되도록, 제2 휘발성 메모리 장치(140)의 데이터를 호스트 장치(도 1의 110)로 업로드할 것이다.
제2 컨트롤러(130)는 제2 휘발성 메모리 장치(140)에 저장된 데이터들(DA, DB, DC 및 DD)을 업로드 대상 데이터로 설정할 수 있다. 예시적으로, 업로드 대상 데이터들(DA, DB, DC 및 DD)은, 제2 컨트롤러(130)에 의해 구동되는 펌웨어 또는 소프트웨어 코드(예를 들면, 명령(instruction) 코드, 코드 수행 포인터 등), 펌웨어 또는 소프트웨어의 구동에 필요한 데이터(예를 들면, 메타데이터, 레지스터 설정 값, 어드레스 맵핑 데이터 등), 불휘발성 메모리 장치(150)에 프로그램될 데이터, 호스트 장치(110)로 전송될 데이터 등을 포함할 수 있다.
제2 컨트롤러(130)는 업로드 대상 데이터를 관리하기 위한 업로드 관리 정보를 생성할 수 있다. 업로드 관리 정보는 업로드 대상 데이터가 저장된 제2 휘발성 메모리 장치(140)의 어드레스(이하, 소스 어드레스라 칭함) 정보를 포함할 수 있다. 예를 들면, 업로드 대상 데이터들(DA, DB, DC 및 DD)이 저장된 제2 휘발성 메모리 장치(140)의 어드레스들(VAD1, VAD2, VAD3 및 VAD4)이 소스 어드레스로서 업로드 관리 정보에 포함될 수 있다. 업로드 관리 정보는 업로드 대상 데이터가 저장될 통합 영역(112B)의 어드레스(이하, 타겟 어드레스라 칭함) 정보를 포함할 수 있다. 예를 들면, 업로드 대상 데이터들(DA, DB, DC 및, DD)이 저장될 통합 영역(112B)의 어드레스들(UAD2, UAD3, UAD4 및 UAD5)이 타겟 어드레스로서 업로드 관리 정보에 포함될 수 있다.
제2 컨트롤러(130)는 업로드 관리 정보를 통합 영역 액세스 블럭(161)으로 제공할 수 있다. 그리고 제2 컨트롤러(130)는 업로드 대상 데이터들(DA, DB, DC 및 DD)이 제2 휘발성 메모리 장치(140)로부터 통합 영역(112B)으로 업로드되도록 통합 영역 액세스 블럭(161)을 제어할 수 있다.
통합 영역 액세스 블럭(161)은 제2 컨트롤러(130)의 제어와 제공된 업로드 관리 정보에 따라서 데이터 업로드 동작을 수행할 수 있다. 통합 영역 액세스 블럭(161)은 소스 어드레스들(VAD1, VAD2, VAD3 및 VAD4)에 근거하여 제2 휘발성 메모리 장치(140)를 액세스하고, 업로드 대상 데이터들(DA, DB, DC 및 DD)을 독출할 수 있다. 통합 영역 액세스 블럭(161)은 타겟 어드레스들(UAD2, UAD3, UAD4 및 UAD5)에 근거하여 통합 영역(112B)을 액세스하고, 업로드 대상 데이터들(DA, DB, DC 및 DD)을 저장할 수 있다.
업로드 대상 데이터에 대한 업로드 동작이 통합 영역 액세스 블럭에 의해서 수행되면, 제2 컨트롤러(130)는 절전 모드의 진입으로 인해서 전원 공급이 중단되기 전까지 절전 모드의 진입을 준비할 수 있다. 즉, 제2 컨트롤러(130)는 제2 휘발성 메모리 장치(140)에 저장된 데이터가 분실(loss)되지 않도록 데이터 백업 동작을 수행할 수 있다. 예를 들면, 제2 컨트롤러(130)는 업로드 대상 데이터들(DA, DB, DC 및 DD)을 불휘발성 메모리 장치(150)에 저장하는 백업 동작을 수행할 수 있다.
도 3은 업로드 관리 정보 저장부에 저장되는 업로드 관리 정보를 예시적으로 설명하기 위한 도면이다. 도 4는 업로드 관리 정보 저장부에 저장되는 업로드 관리 정보를 예시적으로 설명하기 위한 또 다른 도면이다. 그리고 도 5는 도 4의 방식으로 업로드 관리 정보가 저장될 때 업로드될 정보에 부가되는 헤더 정보를 설명하기 위한 도면이다.
데이터 저장 장치(도 1의 120)가 절전 모드로부터 정상 모드로 복귀되는 경우에 데이터 저장 장치(120)의 상태가 절전 모드로 진입하기 전의 상태로 즉시 복귀되기 위해서 통합 영역(112B)에 업로드된 데이터가 다운로드 되어야 할 것이다. 앞서 설명된 바와 같이, 데이터 저장 장치(도 1의 120)가 절전 모드로 동작하는 동안 제2 컨트롤러(130)는 전원 공급이 중단되어 비활성화될 수 있다. 그러한 이유로, 업로드 관리 정보는 절전 모드로 동작하는 동안에도 활성화되는 업로드 관리 정보 저장부(180)에 저장될 수 있다.
제2 컨트롤러(130)는 업로드 관리 정보를 다양한 방식으로 생성할 수 있다. 예시적으로, 제2 컨트롤러(130)는 소스 어드레스와 타겟 어드레스의 대응 관계를 나타내는 업로드 관리 정보를 생성할 수 있다. 즉, 제2 컨트롤러(130)는 소스 어드레스와 타겟 어드레스를 1:1 대응시킨 업로드 관리 정보를 생성할 수 있다. 다른 예로서, 제2 컨트롤러(130)는 소스 어드레스의 범위와 타겟 어드레스의 범위를 나타내는 업로드 관리 정보를 생성할 수 있다.
도 3을 참조하면, 소스 어드레스와 타겟 어드레스의 대응 관계를 나타내는 업로드 관리 정보가 도시되어 있다. 제2 컨트롤러(130)는 업로드 대상 데이터(DA)가 저장된 소스 어드레스(VAD1)와 그에 대응하는 타겟 어드레스(UAD2), 업로드 대상 데이터(DB)가 저장된 소스 어드레스(VAD2)와 그에 대응하는 타겟 어드레스(UAD3), 업로드 대상 데이터(DC)가 저장된 소스 어드레스(VAD3)와 그에 대응하는 타겟 어드레스(UAD4) 및 업로드 대상 데이터(DD)가 저장된 소스 어드레스(VAD4)와 그에 대응하는 타겟 어드레스(UAD5)가 각각 대응된 업로드 관리 정보를 생성할 수 있다.
도 4를 참조하면, 소스 어드레스의 범위와 타겟 어드레스의 범위를 나타내는 업로드 관리 정보가 도시되어 있다. 제2 컨트롤러(130)는 소스 어드레스의 시작 어드레스(VAD1)와 종료 어드레스(VAD4), 그리고 타겟 어드레스의 시작 어드레스(UAD2)와 종료 어드레스(UAD5)로 구성된 업로드 관리 정보를 생성할 수 있다. 이러한 방식으로 업로드 관리 정보가 생성되면, 소스 어드레스와 타겟 어드레스의 대응 관계에 대한 부가적인 정보가 더 필요할 것이다. 소스 어드레스와 타겟 어드레스의 대응 관계에 대한 부가적인 정보는 헤더(header) 정보로서 업로드 대상 데이터에 부가될 수 있다.
도 5를 참조하면, 소스 어드레스의 범위와 타겟 어드레스의 범위를 저장하는 방식으로 업로드 관리 정보가 생성되는 경우, 부가되는 헤더 정보(HD)가 도시되어 있다. 제2 컨트롤러(130)에 의해서 생성되는 헤더 정보(HD)는 업로드 관리 정보 저장부(180)에 저장되는 업로드 관리 정보와는 별도로 제2 휘발성 메모리 장치(140)에 저장될 수 있다.
헤더 정보(HD)는 업로드 대상 데이터의 소스 어드레스(SC)와 타겟 어드레스(TG)의 대응 관계를 나타내는 정보를 포함할 수 있다. 헤더 정보(HD)는 바디(body) 정보, 즉, 업로드 해야할 실질적인 데이터(DATA)에 부가될 수 있다. 그리고, 헤더 정보(HD)와 바디 정보(BD)는 하나의 업로드 대상 데이터로 구성될 수 있다.
도 6은 절전 모드에서 정상 모드로 진입하는 경우의 데이터 저장 장치의 동작을 예시적으로 설명하기 위한 블럭도이다. 통합 영역 액세스 블럭(161)은 절전 모드에서 정상 모드로 복귀되는 경우에 데이터 저장 장치(도 1의 120)의 상태가 절전 모드로 진입하기 전의 상태로 즉시 복귀되도록, 통합 영역(112B)의 데이터를 제2 휘발성 메모리 장치(140)로 다운로드할 것이다. 호스트 인터페이스 유닛(도 1의 160)에 포함된 통합 영역 액세스 블럭(161)은 절전 모드 시에도 활성화될 수 있다. 그러한 이유로, 통합 영역 액세스 블럭(161)은 제2 컨트롤러(도 1의 130)가 웨이크-업(wake-up)되는 동안 제2 컨트롤러(130)를 대신하여 업로드된 데이터를 다운로드할 것이다.
통합 영역 액세스 블럭(161)은 제2 컨트롤러(130)의 제어 없이 업로드 관리 정보 저장부(180)에 저장된 업로드 관리 정보를 참조하여 데이터 다운로드 동작을 수행할 수 있다. 통합 영역 액세스 블럭(161)은 타겟 어드레스들(UAD2, UAD3, UAD4 및 UAD5)에 근거하여 통합 영역(112B)을 액세스하고, 업로드 대상 데이터들(DA, DB, DC 및 DD)을 독출할 수 있다. 통합 영역 액세스 블럭(161)은 소스 어드레스들(VAD1, VAD2, VAD3 및 VAD4)에 근거하여 제2 휘발성 메모리 장치(140)를 액세스하고, 업로드 대상 데이터들(DA, DB, DC 및 DD)을 저장할 수 있다.
도 4 및 도 5에서 설명된 방식으로 업로드 관리 정보와 업로드 대상 데이터가 저장된 경우에, 통합 영역 액세스 블럭(161)은 헤더 정보를 추출하고 해독하는 동작을 수행할 수 있다. 예를 들면, 통합 영역 액세스 블럭(161)은 업로드 관리 정보의 타겟 어드레스 범위(UAD2~UAD5)에 해당하는 통합 영역(112B)의 메모리 영역을 차례로 액세스할 수 있다. 통합 영역 액세스 블럭(161)은 업로드 대상 데이터들(DA, DB, DC 및 DD) 각각으로부터 헤더 정보를 추출하고 해독할 수 있다. 그리고 통합 영역 액세스 블럭(161)은 헤더 정보의 해독 결과에 따라서 업로드 대상 데이터들(DA, DB, DC 및 DD)을 각각의 소스 어드레스에 해당하는 제2 휘발성 메모리 장치(140)의 메모리 영역에 저장할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 또 다른 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(200)은 호스트 장치(210) 및 데이터 저장 장치(220)를 포함할 수 있다.
호스트 장치(210)는 제1 컨트롤러(211)를 포함할 수 있다. 제1 컨트롤러(211)는 시스템 영역(212A)과 통합 영역(212B)으로 구분되는 제1 휘발성 메모리 장치(212)를 포함할 수 있다.
데이터 저장 장치(220)는 제2 컨트롤러(230)와 불휘발성 메모리 장치(250)를 포함할 수 있다. 제2 컨트롤러(230)는 컨트롤 유닛(231), 제2 휘발성 메모리 장치(240), 호스트 인터페이스 유닛(260) 및 전원 관리부(270)를 포함할 수 있다. 호스트 인터페이스 유닛(260)은 통합 영역 액세스 블럭(261)을 포함할 수 있다. 전원 관리부(270)는 업로드 관리 정보 저장부(280)를 포함할 수 있다.
컨트롤 유닛(231)은 도 1에 도시된 제2 컨트롤러(130)의 기능과 동작을 수행할 수 있다. 그리고 도 7에 도시된 각각의 구성 요소들은 도 1에 도시된 각각의 구성 요소들과 동일한 기능과 동작을 수행할 수 있다. 그러한 이유로, 각각의 구성 요소들에 기능 및 동작에 대한 상세한 설명은 생략될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
111 : 제1 컨트롤러
112 : 제1 휘발성 메모리 장치
120 : 데이터 저장 장치
130 : 제2 컨트롤러
140 : 제2 휘발성 메모리 장치
150 : 불휘발성 메모리 장치
160 : 호스트 인터페이스 유닛
161 : 통합 영역 액세스 블럭
170 : 전원 관리부
180 : 업로드 관리 정보 저장부

Claims (20)

  1. 제1 휘발성 메모리 장치를 포함하는 호스트 장치; 및
    제2 휘발성 메모리 장치와 불휘발성 메모리 장치를 포함하고, 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되,
    상기 데이터 저장 장치는 정상 모드로부터 절전 모드로 진입하기 전에 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 제1 휘발성 메모리 장치로 업로드하도록 구성된 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 데이터 저장 장치는 상기 절전 모드로부터 상기 정상 모드로 복귀하는 경우, 상기 제1 휘발성 메모리 장치에 업로드된 데이터를 상기 제2 휘발성 메모리 장치로 다운로드하도록 구성된 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 데이터 저장 장치는 상기 제1 휘발성 메모리 장치와 상기 제2 휘발성 메모리 장치를 액세스하기 위한 액세스 블럭을 더 포함하는 데이터 처리 시스템.
  4. 제3항에 있어서,
    상기 데이터 저장 장치는 상기 정상 모드 및 상기 절전 모드에 무관하게 상기 액세스 블럭에 전원을 공급하도록 구성된 전원 관리부를 더 포함하는 데이터 처리 시스템.
  5. 제1항에 있어서,
    상기 데이터 저장 장치는 상기 정상모드로부터 상기 절전 모드로 진입하기 전에 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 불휘발성 메모리 장치에 백업하도록 구성된 데이터 처리 시스템.
  6. 제1 휘발성 메모리 장치를 포함하는 호스트 장치; 및
    상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되,
    상기 데이터 저장 장치는,
    상기 데이터 저장 장치의 동작을 제어하도록 구성된 컨트롤러;
    상기 컨트롤러의 구동에 필요한 데이터를 저장하도록 구성된 제2 휘발성 메모리 장치; 및
    정상 모드로부터 절전 모드로 진입하기 전에, 상기 컨트롤러의 제어에 따라서 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 제1 휘발성 메모리 장치로 업로드하도록 구성된 액세스 블럭을 포함하는 데이터 처리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는 상기 데이터가 저장된 상기 제2 휘발성 메모리 장치의 소스 어드레스와 상기 데이터가 저장될 상기 제1 휘발성 메모리 장치의 타겟 어드레스를 설정하고, 상기 소스 어드레스와 상기 타겟 어드레스로 구성된 업로드 관리 정보를 생성하고, 상기 업로드 관리 정보를 상기 액세스 블럭에 제공하도록 구성된 데이터 처리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는 상기 소스 어드레스와 상기 타겟 어드레스의 대응 관계를 나타내는 상기 업로드 관리 정보를 생성하도록 구성된 데이터 처리 시스템.
  9. 제7항에 있어서,
    상기 컨트롤러는 상기 소스 어드레스의 범위와 상기 타겟 어드레스의 범위를 나타내는 상기 업로드 관리 정보를 생성하도록 구성된 데이터 처리 시스템.
  10. 제9항에 있어서,
    상기 컨트롤러는 상기 소스 어드레스와 상기 타겟 어드레스의 대응 관계를 나타내는 헤더 정보를 상기 제2 휘발성 메모리 장치에 저장된 데이터에 부가하도록 구성된 데이터 처리 시스템.
  11. 제7항에 있어서,
    상기 데이터 저장 장치는 상기 컨트롤러의 제어에 따라서 상기 업로드 관리 정보를 저장하도록 구성된 업로드 관리 정보 저장부를 더 포함하는 데이터 처리 시스템.
  12. 제7항에 있어서,
    상기 절전 모드로부터 상기 정상 모드로 복귀하는 경우, 상기 액세스 블럭은 상기 업로드 관리 정보 저장부에 저장된 상기 업로드 관리 정보를 참조하고, 상기 컨트롤러의 제어 없이 상기 제1 휘발성 메모리 장치에 업로드된 데이터를 상기 제2 휘발성 메모리 장치에 다운로드하도록 구성된 데이터 처리 시스템.
  13. 제7항에 있어서,
    상기 데이터 저장 장치는 상기 절전 모드로 동작하는 동안 상기 액세스 블럭과 상기 업로드 관리 정보 저장부에 전원을 공급하도록 구성된 전원 관리부를 더 포함하는 데이터 처리 시스템.
  14. 제6항에 있어서,
    상기 데이터 저장 장치는 상기 호스트 장치로부터 제공된 데이터를 저장하도록 구성된 불휘발성 메모리 장치를 더 포함하는 데이터 처리 시스템.
  15. 제14항에 있어서,
    상기 정상 모드로부터 상기 절전 모드로 진입하기 전에, 상기 컨트롤러는 상기 제2 휘발성 메모리 장치에 저장된 데이터를 상기 불휘발성 메모리 장치로 백업하도록 구성된 데이터 처리 시스템.
  16. 제6항에 있어서,
    상기 호스트 장치는 상기 제1 휘발성 메모리 장치의 메모리 영역 중 일부를 상기 데이터 저장 장치와 공유하기 위한 통합 영역으로 설정하고, 상기 통합 영역으로 설정된 메모리 영역의 어드레스를 상기 데이터 저장 장치로 제공하도록 구성된 데이터 처리 시스템.
  17. 불휘발성 메모리 장치; 및
    호스트 장치의 요청에 따라서 상기 불휘발성 메모리 장치에 데이터를 저장하거나 상기 불휘발성 메모리 장치에 저장된 데이터를 상기 호스트 장치로 제공하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는,
    컨트롤 유닛;
    상기 컨트롤 유닛의 구동에 필요한 데이터를 저장하도록 구성된 휘발성 메모리 장치; 및
    정상 모드로부터 절전 모드로 진입하기 전에, 상기 컨트롤 유닛의 제어에 따라서 상기 휘발성 메모리 장치에 저장된 데이터를 상기 호스트 장치로 업로드하도록 구성된 액세스 블럭을 포함하며, 상기 호스트 장치와 상기 컨트롤러를 인터페이싱하도록 구성된 호스트 인터페이스 유닛을 포함하는 데이터 저장 장치.
  18. 제17항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로 업로드된 데이터를 상기 휘발성 메모리 장치로 다운로드할 때 참조되는 업로드 관리 정보를 저장하도록 구성된 업로드 관리 정보 저장부를 더 포함하는 데이터 저장 장치.
  19. 제17항에 있어서,
    상기 절전 모드로부터 상기 정상 모드로 복귀하는 경우, 상기 액세스 블럭은 상기 업로드 관리 정보를 참조하고, 상기 컨트롤 유닛의 제어 없이 상기 호스트 장치에 업로드된 데이터를 상기 휘발성 메모리 장치에 다운로드하도록 구성된 데이터 저장 장치.
  20. 제17항에 있어서,
    상기 컨트롤러는 상기 컨트롤 유닛의 제어에 따라서 전원을 공급하도록 구성된 전원 관리부를 더 포함하되,
    상기 전원 관리부는 상기 절전 모드로 동작하는 동안 상기 호스트 인터페이스 유닛과 상기 업로드 관리 정보 저장부에 전원을 공급하도록 구성된 데이터 저장 장치.
KR1020130162439A 2013-12-24 2013-12-24 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 KR102156222B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130162439A KR102156222B1 (ko) 2013-12-24 2013-12-24 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US14/198,248 US9501130B2 (en) 2013-12-24 2014-03-05 Data storage device and data processing system including the same
CN201410337185.5A CN104731725B (zh) 2013-12-24 2014-07-15 数据储存设备和包括数据储存设备的数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130162439A KR102156222B1 (ko) 2013-12-24 2013-12-24 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Publications (2)

Publication Number Publication Date
KR20150074550A true KR20150074550A (ko) 2015-07-02
KR102156222B1 KR102156222B1 (ko) 2020-09-15

Family

ID=53400065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130162439A KR102156222B1 (ko) 2013-12-24 2013-12-24 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Country Status (3)

Country Link
US (1) US9501130B2 (ko)
KR (1) KR102156222B1 (ko)
CN (1) CN104731725B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747462B2 (en) 2016-03-24 2020-08-18 SK Hynix Inc. Data processing system and operating method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149679B1 (ko) * 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9442560B2 (en) * 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
US9448742B2 (en) * 2014-03-27 2016-09-20 Western Digital Technologies, Inc. Communication between a host and a secondary storage device
CN106406493B (zh) 2015-07-30 2020-04-28 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
JP6460940B2 (ja) * 2015-08-06 2019-01-30 東芝メモリ株式会社 記憶装置およびデータ退避方法
KR20170027036A (ko) * 2015-09-01 2017-03-09 에스케이하이닉스 주식회사 데이터 처리 시스템
US9830086B2 (en) * 2016-03-03 2017-11-28 Samsung Electronics Co., Ltd. Hybrid memory controller for arbitrating access to volatile and non-volatile memories in a hybrid memory group
KR102567279B1 (ko) * 2016-03-28 2023-08-17 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템의 파워 다운 인터럽트
US20180329476A1 (en) * 2017-05-09 2018-11-15 Synology Incorporated Method for performing destination power management with aid of source data statistics in storage system, and associated apparatus
US11169953B2 (en) * 2018-02-28 2021-11-09 SK Hynix Inc. Data processing system accessing shared memory by using mailbox
KR102627873B1 (ko) * 2018-10-25 2024-01-23 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20200088713A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11720261B2 (en) * 2020-08-10 2023-08-08 Micron Technology, Inc. Transferring memory system data to a host system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160598A (ja) * 1993-12-03 1995-06-23 Toshiba Corp 計算機システム
EP1065626A1 (fr) * 1999-06-30 2001-01-03 Sagem Sa Gestion de la mémoire d'une carte à puce pour les modes d'économie d'énergie dans un téléphone mobile
KR101139076B1 (ko) * 2007-09-06 2012-04-30 가부시끼가이샤 도시바 메모리 장치 및 파일 시스템
JP2013068992A (ja) * 2011-09-20 2013-04-18 Toshiba Corp メモリ・デバイス、ホスト・デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4302070B2 (ja) 2005-02-25 2009-07-22 Ｏｋｉセミコンダクタ株式会社 電源切換回路、マイクロコンピュータ、携帯端末機器、および電源切換制御方法
KR20110013868A (ko) * 2009-08-04 2011-02-10 삼성전자주식회사 멀티 코멘드 셋 동작 및 우선처리 동작 기능을 갖는 멀티 프로세서 시스템
KR20110019491A (ko) * 2009-08-20 2011-02-28 삼성전자주식회사 데이터 처리 방법 및 데이터 처리 시스템
KR101301840B1 (ko) * 2010-12-08 2013-08-29 삼성전자주식회사 비휘발성 메모리 장치의 데이터 처리 방법
US8977890B2 (en) * 2012-08-31 2015-03-10 Kabushiki Kaisha Toshiba Memory system and control method
US9286985B2 (en) * 2013-02-12 2016-03-15 Kabushiki Kaisha Toshiba Semiconductor device with power mode transitioning operation
KR20150020843A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US9575887B2 (en) * 2013-09-06 2017-02-21 Kabushiki Kaisha Toshiba Memory device, information-processing device and information-processing method
KR20150041873A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 데이터 처리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160598A (ja) * 1993-12-03 1995-06-23 Toshiba Corp 計算機システム
EP1065626A1 (fr) * 1999-06-30 2001-01-03 Sagem Sa Gestion de la mémoire d'une carte à puce pour les modes d'économie d'énergie dans un téléphone mobile
KR101139076B1 (ko) * 2007-09-06 2012-04-30 가부시끼가이샤 도시바 메모리 장치 및 파일 시스템
JP2013068992A (ja) * 2011-09-20 2013-04-18 Toshiba Corp メモリ・デバイス、ホスト・デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747462B2 (en) 2016-03-24 2020-08-18 SK Hynix Inc. Data processing system and operating method thereof

Also Published As

Publication number Publication date
CN104731725A (zh) 2015-06-24
KR102156222B1 (ko) 2020-09-15
US20150178009A1 (en) 2015-06-25
CN104731725B (zh) 2019-04-02
US9501130B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
KR102156222B1 (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US10866797B2 (en) Data storage device and method for reducing firmware update time and data processing system including the device
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
KR102140592B1 (ko) 데이터 저장 장치
US9189397B2 (en) Data storage device including buffer memory
KR20180121187A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9436267B2 (en) Data storage device
US20130159608A1 (en) Bridge chipset and data storage system
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US9606811B2 (en) Operating method of data storage device
US20160062690A1 (en) Data storage device, data processing system including the same, and operating method thereof
US9372741B2 (en) Data storage device and operating method thereof
TWI637270B (zh) 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170110810A (ko) 데이터 처리 시스템 및 그것의 동작 방법
US20150106573A1 (en) Data processing system
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US9524757B2 (en) Data storage device capable of reducing power consumption
US9652403B2 (en) Memory control unit and data storage device including the same
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법
KR20170110808A (ko) 데이터 저장 장치를 포함하는 데이터 처리 시스템
KR20180039340A (ko) 데이터 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant