KR20150020843A - 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20150020843A
KR20150020843A KR1020130097804A KR20130097804A KR20150020843A KR 20150020843 A KR20150020843 A KR 20150020843A KR 1020130097804 A KR1020130097804 A KR 1020130097804A KR 20130097804 A KR20130097804 A KR 20130097804A KR 20150020843 A KR20150020843 A KR 20150020843A
Authority
KR
South Korea
Prior art keywords
power
interface
power supply
controller
host device
Prior art date
Application number
KR1020130097804A
Other languages
English (en)
Inventor
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130097804A priority Critical patent/KR20150020843A/ko
Priority to US14/093,321 priority patent/US20150052374A1/en
Publication of KR20150020843A publication Critical patent/KR20150020843A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 절전 상태에서 전력 소모를 감소시킬 수 있는 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템에 관한 것이다. 상기 데이터 처리 시스템은 호스트 장치; 및 상기 호스트 장치와 인터페이싱하도록 구성된 인터페이스 유닛을 포함하며, 상기 호스트 장치의 요청에 응답하여 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 호스트 장치로 데이터를 제공하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는 상기 호스트 장치가 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급을 중단하도록 구성된다.

Description

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE AND DATA PROCESSING SYSTEM INCLUDING THE SAME}
본 발명은 데이터 처리 시스템에 관한 것으로, 더욱 상세하게는 절전 상태에서 전력 소모를 감소시킬 수 있는 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함) 등을 포함할 수 있다.
데이터 저장 장치는 호스트 장치의 요청이 있을 때, 요청에 응답하여 내부적으로 동작을 수행할 수 있다. 또한 데이터 저장 장치는 호스트 장치의 요청이 없을 때, 절전 상태 또는 유휴(idle) 상태로 동작할 수 있다. 데이터 처리 시스템 전체의 전력을 관리하는 측면에서, 데이터 저장 장치가 절전 상태로 동작하는 동안 최소한의 전력을 소모할 수 있도록 제어하는 것이 중요하다.
본 발명의 실시 예는 전력 소모를 감소시킬 수 있는 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은, 호스트 장치; 및 상기 호스트 장치와 인터페이싱하도록 구성된 인터페이스 유닛을 포함하며, 상기 호스트 장치의 요청에 응답하여 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 호스트 장치로 데이터를 제공하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는 상기 호스트 장치가 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급을 중단하도록 구성된다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 호스트 장치의 요청에 응답하여, 상기 불휘발성 메모리 장치에 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 불휘발성 메모리 장치로부터 독출된 데이터를 상기 호스트 장치로 제공하도록 구성된 컨트롤러; 상기 호스트 장치와 상기 컨트롤러를 인터페이싱하도록 구성된 인터페이스 유닛; 및 상기 컨트롤러의 제어에 따라서 상기 불휘발성 메모리 장치, 상기 컨트롤러 및 상기 인터페이스 유닛에 전원을 공급하도록 구성된 전원 공급기를 포함하되, 상기 컨트롤러는 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급이 중단되도록 상기 전원 공급기를 제어하도록 구성된다.
본 발명의 다른 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치;
호스트 장치의 요청에 응답하여, 상기 불휘발성 메모리 장치에 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 불휘발성 메모리 장치로부터 독출된 데이터를 상기 호스트 장치로 제공하도록 구성된 컨트롤러; 및 내부에서 사용될 전원을 생성하기 위한 전원 블럭을 포함하며, 상기 호스트 장치와 상기 컨트롤러를 인터페이싱하도록 구성된 인터페이스 유닛을 포함하되, 상기 컨트롤러는 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급이 중단되도록 상기 전원 블럭을 제어하도록 구성된다.
본 발명의 실시 예에 따르면 절전 상태로 동작하는 데이터 저장 장치의 전력 소모를 감소시킬 수 있기 때문에 데이터 처리 시스템 전체의 전력 소모가 감소될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 데이터 저장 장치에 포함된 인터페이스 유닛과 전원 공급기를 예시적으로 보여주는 블럭도이다.
도 3은 도 1의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 5는 도 4의 데이터 저장 장치에 포함된 인터페이스 유닛을 예시적으로 보여주는 블럭도이다.
도 6은 도 4의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 도 7의 데이터 저장 장치에 포함된 인터페이스 유닛과 전원 공급기를 예시적으로 보여주는 블럭도이다.
도 9는 도 7의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 11은 도 10의 데이터 저장 장치에 포함된 인터페이스 유닛을 예시적으로 보여주는 블럭도이다.
도 12는 도 10의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(140)를 포함할 수 있다.
예시적으로, 호스트 장치(110)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터, 자동차 엔터테인먼트 시스템 등과 같은 전자 장치들을 포함할 수 있다.
호스트 장치(110)는 컨트롤러(120)와 인터페이스 유닛(130)을 포함할 수 있다. 인터페이스 유닛(130)이 컨트롤러(120)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(130)은 컨트롤러(120)에 포함될 수 있다.
컨트롤러(120)는 호스트 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(120)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 호스트 장치(110)의 제반 동작을 제어할 수 있다.
인터페이스 유닛(130)은 호스트 장치(110)와 데이터 저장 장치(140)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(130)은 UFS(Universal Flash Storage) 프로토콜, USB(Universal Serial Bus) 프로토콜, MMC(Multi-Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial Advanced Technology Attachment) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 인터페이싱할 수 있다.
컨트롤러(120)는 데이터 저장 장치(140)에 데이터를 저장하기 위해서, 액세스 요청(예를 들면, 쓰기 요청)과 데이터를 데이터 저장 장치(140)에 제공하도록 구성될 수 있다. 컨트롤러(120)는 데이터 저장 장치(140)에 저장된 데이터를 독출하기 위해서, 액세스 요청(예를 들면, 읽기 요청)을 데이터 저장 장치(140)에 제공하도록 구성될 수 있고, 데이터 저장 장치(140)로부터 데이터를 제공받도록 구성될 수 있다. 또한 컨트롤러(120)는 데이터 입출력과 연관되지 않은 데이터 저장 장치(140)를 제어하기 위한 다양한 제어 요청들을 데이터 저장 장치(140)로 제공하도록 구성될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 인터페이스 유닛 (130)의 프로토콜에 따라서 데이터 저장 장치(140)에 전달될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 호스트 장치(110)의 인터페이스 유닛(130)과 데이터 저장 장치(140)의 인터페이스 유닛(170) 간의 신호 라인(SGN1)을 통해 전송될 수 있다.
컨트롤러(120)는 호스트 장치(110)의 절전 모드를 제어할 수 있다. 즉, 컨트롤러(120)는 처리해야할 작업이 없을 때 호스트 장치(110)가 슬립(sleep) 모드, 파워 다운(power down) 모드와 같은 절전 모드로 진입할 수 있도록 제어할 수 있다.
호스트 장치(110)가 절전 모드로 진입하는 경우, 컨트롤러(120)는 데이터 저장 장치(140) 역시 절전 모드로 진입하도록 제어할 수 있다. 예시적으로, 컨트롤러(120)는 제어 요청들 중 하나인 절전 모드 진입 요청을 데이터 저장 장치(140)로 제공할 수 있다. 또한, 호스트 장치(110)가 절전 모드로 진입하는 경우, 컨트롤러(120)는 데이터 저장 장치(140)로 인터페이스 제어 신호(IF_CTR1)를 제공할 수 있다. 인터페이스 제어 신호(IF_CTR1)에 의해서 데이터 저장 장치(140)의 인터페이스 유닛(170)에 전원 공급이 중단될 수 있다.
데이터 저장 장치(140)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(140)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 즉, 데이터 저장 장치(140)는 호스트 장치(110)의 기억 장치로 사용될 수 있다.
데이터 저장 장치(140)는 인터페이스 유닛(170)의 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(140)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 저장 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(140)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(140)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(140)는 불휘발성 메모리 장치(150), 컨트롤러(160), 인터페이스 유닛(170) 및 전원 공급기(180)를 포함할 수 있다. 인터페이스 유닛(170)과 전원 공급기(180)가 컨트롤러(160)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(170)과 전원 공급기(180)는 컨트롤러(160)에 포함될 수 있다.
불휘발성 메모리 장치(150)는 데이터 저장 장치(140)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(150)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 불휘발성 메모리 장치(150)는 낸드 플래시 메모리 장치와, 위에서 언급된 다양한 불휘발성 메모리 장치가 조합된 형태로 구성될 수 있다.
컨트롤러(160)는 데이터 저장 장치(140)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(160)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(140)의 제반 동작을 제어할 수 있다. 컨트롤러(160)는 호스트 장치(110)로부터의 요청에 응답하여 불휘발성 메모리 장치(150)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(160)는 불휘발성 메모리 장치(150)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성될 수 있다.
인터페이스 유닛(170)은 데이터 저장 장치(140)와 호스트 장치(110)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(170)은 호스트 장치(110)의 인터페이스 유닛(130)의 프로토콜과 동일한 프로토콜을 통해 인터페이싱할 수 있다.
전원 공급기(180)는 외부 장치로부터 입력된 외부 전원을 데이터 저장 장치(140) 내부에 제공하도록 구성될 수 있다. 예를 들면, 전원 공급기(180)는 외부 전원에 근거하여 생성한 컨트롤러 전원(PWR_C1)을 컨트롤러(160)로 공급할 수 있다. 전원 공급기(180)는 외부 전원에 근거하여 생성한 메모리 전원(PWR_M1)을 불휘발성 메모리 장치(150)로 공급할 수 있다. 또한, 전원 공급기(180)는 외부 전원에 근거하여 생성한 인터페이스 전원(PWR_I1)을 인터페이스 유닛(170)으로 공급할 수 있다.
전원 공급기(180)는 컨트롤러(160)로부터 제공되는 인터페이스 전원 신호(IF_PWR1)에 응답하여 인터페이스 전원(PWR_I1)을 공급하거나 차단할 수 있다. 예를 들면, 전원 공급기(180)는 인터페이스 전원 신호(IF_PWR1)가 활성화되면 인터페이스 전원(PWR_I1)을 인터페이스 유닛(170)에 공급할 수 있다. 다른 예로서, 전원 공급기(180)는 인터페이스 전원 신호(IF_PWR1)가 비활성화되면 인터페이스 전원(PWR_I1)의 공급을 차단할 수 있다.
호스트 장치(110)가 인터페이스 유닛(170)의 동작이 필요하지 않은 경우에 인터페이스 제어 신호(IF_CTR1)를 활성화하게 되면, 컨트롤러(160)는 그러한 인터페이스 제어 신호(IF_CTR1)에 따라서 인터페이스 전원 신호(IF_PWR1)를 비활성화할 수 있다. 즉, 인터페이스 전원 신호(IF_PWR1)는 호스트 장치(110)가 절전 모드로 동작할 때 제공되는 인터페이스 제어 신호(IF_CTR1)에 따라서 전원 공급기(180)로 제공될 수 있다. 이는, 호스트 장치(110)와 데이터 저장 장치(140)가 절전 모드로 동작하는 동안, 인터페이스 유닛(170)에 전원 공급이 차단되어 인터페이스 유닛(170)이 소모하는 전력이 감소될 수 있음을 의미한다.
도 2는 도 1의 데이터 저장 장치에 포함된 인터페이스 유닛과 전원 공급기를 예시적으로 보여주는 블럭도이다.
인터페이스 유닛(170)은 송수신 블럭(171), 위상 고정 루프(Phase Locked Loop: PLL) 블럭(172) 및 스켈치(squelch) 블럭(173)을 포함할 수 있다.
송수신 블럭(171)은 호스트 장치(110)의 인터페이스 유닛(130)과의 신호 전송을 위해서 신호 라인(SGN1)을 통해 전송될 신호를 생성하고, 생성된 신호를 송신하도록 구성될 수 있다. 또한 송수신 블럭(171)은 신호 라인(SGN1)을 통해 전송된 신호를 수신하도록 구성될 수 있다.
위상 고정 루프(PLL) 블럭(172)은 인터페이스 유닛(170)의 신호 전송에 필요한 클럭을 생성하도록 구성될 수 있다.
스켈치 블럭(173)은 신호 라인(SGN1)을 통해 전송된 신호의 전압 레벨을 감지하고, 감지 결과에 따라 전송된 신호가 유효한 신호인지 무효한 신호(예를 들면, 노이즈)인지를 판별하도록 구성될 수 있다.
이러한 송수신 블럭(171), 위상 고정 루프(PLL) 블럭(172), 스켈치 블럭(173)은 아날로그 회로들을 포함하는 물리적 블럭일 수 있다. 그러한 이유로 인터페이스 유닛(170)은 파이(PHY) 유닛(또는 파이(PHY) 블럭)으로도 불릴 수 있다.
전원 공급기(180)는 제어 블럭(181), 제1 전원 생성 블럭(182), 제2 전원 생성 블럭(183) 및 제3 전원 생성 블럭(184)을 포함할 수 있다.
제어 블럭(181)은 컨트롤러(160)로부터 제공되는 제어 신호(도시되지 않음)에 따라 제1 전원 생성 블럭(182)을 제어하도록 구성될 수 있다. 제1 전원 생성 블럭(182)은 제어 블럭(181)의 제어에 따라서 컨트롤러 전원(PWR_C1)을 생성하고, 생성된 컨트롤러 전원(PWR_C1)을 컨트롤러(160)로 공급하도록 구성될 수 있다.
제어 블럭(181)은 컨트롤러(160)로부터 제공되는 제어 신호(도시되지 않음)에 따라 제2 전원 생성 블럭(183)을 제어하도록 구성될 수 있다. 제2 전원 생성 블럭(183)은 제어 블럭(181)의 제어에 따라서 메모리 전원(PWR_M1)을 생성하고, 생성된 메모리 전원(PWR_M1)을 불휘발성 메모리 장치(150)로 공급하도록 구성될 수 있다.
제어 블럭(181)은 컨트롤러(160)로부터 제공되는 인터페이스 전원 신호(IF_PWR1)에 따라 제3 전원 생성 블럭(184)을 제어하도록 구성될 수 있다. 제3 전원 생성 블럭(184)은 인터페이스 전원 신호(IF_PWR1)가 활성화되는 경우 인터페이스 전원(PWR_I1)을 생성하고, 생성된 인터페이스 전원(PWR_I1)을 인터페이스 유닛(170)으로 공급하도록 구성될 수 있다. 제3 전원 생성 블럭(184)은 인터페이스 전원 신호(IF_PWR1)가 비활성화되는 경우 인터페이스 전원(PWR_I1)을 미생성할 뿐만 아니라, 인터페이스 전원(PWR_I1)의 공급을 차단할 수 있다.
도 3은 도 1의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다. 도 1 및 도 3을 참조하여, 호스트 장치(110)와 데이터 저장 장치(140)가 액티브 모드(ACTM)와 절전 모드(PSM)로 동작하는 경우의 제어 신호 및 전원 파형이 예시적으로 설명될 것이다.
호스트 장치(110)가 액티브 모드(ACTM)에서 절전 모드(PSM)로 전환하는 경우, 호스트 장치(110)의 컨트롤러(120)는 절전 모드 진입 요청(PS1)을 데이터 저장 장치(140)로 제공할 수 있다. 이러한 절전 모드 진입 요청(PS1)은 신호 라인(SGN1)을 통해서 명령 형태로 제공될 수 있다.
호스트 장치(110)의 컨트롤러(120)는 절전 모드 진입 요청(PS1)을 제공한 이후에, 데이터 저장 장치(140)의 인터페이스 유닛(170)이 소모하는 전력을 감소시키기 위해서 인터페이스 제어 신호(IF_CTR1)를 활성화시킬 수 있다. 그리고 호스트 장치(110)의 컨트롤러(120)는 활성화된 인터페이스 제어 신호(IF_CTR1)를 데이터 저장 장치(140)로 제공할 수 있다.
데이터 저장 장치(140)의 컨트롤러(160)는 활성화된 인터페이스 제어 신호(IF_CTR1)가 제공되면 인터페이스 전원 신호(IF_PWR1)를 비활성화시킬 수 있다. 그리고 데이터 저장 장치(140)의 컨트롤러(160)는 비활성화된 인터페이스 전원 신호(IF_PWR1)를 전원 공급기(180)로 제공할 수 있다.
전원 공급기(180)는 비활성화된 인터페이스 전원 신호(IF_PWR1)가 제공되면 인터페이스 전원(PWR_I1)을 미생성(예시적으로, 0V로 도시됨)할 뿐만 아니라, 인터페이스 유닛(170)으로 공급되는 인터페이스 전원(PWR_I1)을 차단할 수 있다. 도 3에서는 인터페이스 전원(PWR_I1)이 전압 값(Vi1 또는 접지 전압(0V))으로 도시되어 있으나, 인터페이스 전원(PWR_I1)은 전압 또는 전류 값을 의미할 수 있다. IF_OFF 구간과 같이 인터페이스 유닛(170)으로 공급되는 인터페이스 전원(PWR_I1)이 차단되면 인터페이스 유닛(170)이 더 이상 동작하지 않기 때문에, 호스트 장치(110)와 데이터 저장 장치(140)가 절전 모드(PSM)로 동작하는 동안 소모되는 전력이 감소될 수 있다.
호스트 장치(110)가 절전 모드(PSM)에서 액티브 모드(ACTM)로 전환하는 경우, 호스트 장치(110)의 컨트롤러(120)는 액티브 모드 진입 요청(WK1)을 데이터 저장 장치(140)로 제공할 수 있다. 이러한 액티브 모드 진입 요청(WK1)은 신호 라인(SGN1)을 통해서 명령 형태로 제공될 수 있다.
호스트 장치(110)의 컨트롤러(120)는 액티브 모드 진입 요청(WK1)을 제공함과 동시에(또는 제공한 이후에), 데이터 저장 장치(140)의 인터페이스 유닛(170)이 동작할 수 있도록 인터페이스 제어 신호(IF_CTR1)를 비활성화시킬 수 있다. 그리고 호스트 장치(110)의 컨트롤러(120)는 비활성화된 인터페이스 제어 신호(IF_CTR1)를 데이터 저장 장치(140)로 제공할 수 있다.
데이터 저장 장치(140)의 컨트롤러(160)는 비활성화된 인터페이스 제어 신호(IF_CTR1)가 제공되면 인터페이스 전원 신호(IF_PWR1)를 활성화시킬 수 있다. 그리고 데이터 저장 장치(140)의 컨트롤러(160)는 활성화된 인터페이스 전원 신호(IF_PWR1)를 전원 공급기(180)로 제공할 수 있다.
전원 공급기(180)는 활성화된 인터페이스 전원 신호(IF_PWR1)가 제공되면 인터페이스 전원(PWR_I1)을 생성하고, 생성된 인터페이스 전원(PWR_I1)을 인터페이스 유닛(170)으로 공급할 수 있다.
비록 도시되지는 않았지만, 절전 모드 진입 요청(PS1)이 데이터 저장 장치(140)로 제공되면, 전원 공급기(180)는 컨트롤러(160)의 제어에 따라 절전 상태 또는 대기 상태로 변경될 수 있다. 전원 공급기(180)가 절전 상태 또는 대기 상태로 변경됨에 따라서 소모되는 전력은 감소될 수 있다. 또한, 액티브 모드 진입 요청(WK1)이 데이터 저장 장치(140)로 제공되면, 전원 공급기(180)는 컨트롤러(160)의 제어에 따라 정상 상태로 변경될 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 4를 참조하면, 데이터 처리 시스템(200)은 호스트 장치(210) 및 데이터 저장 장치(240)를 포함할 수 있다.
예시적으로, 호스트 장치(210)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터, 자동차 엔터테인먼트 시스템 등과 같은 전자 장치들을 포함할 수 있다.
호스트 장치(210)는 컨트롤러(220)와 인터페이스 유닛(230)을 포함할 수 있다. 인터페이스 유닛(230)이 컨트롤러(220)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(230)은 컨트롤러(220)에 포함될 수 있다.
컨트롤러(220)는 호스트 장치(210)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(220)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 호스트 장치(210)의 제반 동작을 제어할 수 있다.
인터페이스 유닛(230)은 호스트 장치(210)와 데이터 저장 장치(240)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(230)은 UFS(Universal Flash Storage) 프로토콜, USB(Universal Serial Bus) 프로토콜, MMC(Multi-Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial Advanced Technology Attachment) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 인터페이싱할 수 있다.
컨트롤러(220)는 데이터 저장 장치(240)에 데이터를 저장하기 위해서, 액세스 요청(예를 들면, 쓰기 요청)과 데이터를 데이터 저장 장치(240)에 제공하도록 구성될 수 있다. 컨트롤러(220)는 데이터 저장 장치(240)에 저장된 데이터를 독출하기 위해서, 액세스 요청(예를 들면, 읽기 요청)을 데이터 저장 장치(240)에 제공하도록 구성될 수 있고, 데이터 저장 장치(240)로부터 데이터를 제공받도록 구성될 수 있다. 또한 컨트롤러(220)는 데이터 입출력과 연관되지 않은 데이터 저장 장치(240)를 제어하기 위한 다양한 제어 요청들을 데이터 저장 장치(240)로 제공하도록 구성될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 인터페이스 유닛 (230)의 프로토콜에 따라서 데이터 저장 장치(240)에 전달될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 호스트 장치(210)의 인터페이스 유닛(230)과 데이터 저장 장치(240)의 인터페이스 유닛(270) 간의 신호 라인(SGN2)을 통해 전송될 수 있다.
컨트롤러(220)는 호스트 장치(210)의 절전 모드를 제어할 수 있다. 즉, 컨트롤러(220)는 처리해야할 작업이 없을 때 호스트 장치(210)가 슬립(sleep) 모드, 파워 다운(power down) 모드와 같은 절전 모드로 진입할 수 있도록 제어할 수 있다.
호스트 장치(210)가 절전 모드로 진입하는 경우, 컨트롤러(220)는 데이터 저장 장치(240) 역시 절전 모드로 진입하도록 제어할 수 있다. 예시적으로, 컨트롤러(220)는 제어 요청들 중 하나인 절전 모드 진입 요청을 데이터 저장 장치(240)로 제공할 수 있다. 또한, 호스트 장치(210)가 절전 모드로 진입하는 경우, 컨트롤러(220)는 데이터 저장 장치(240)로 인터페이스 제어 신호(IF_CTR2)를 제공할 수 있다. 인터페이스 제어 신호(IF_CTR2)에 의해서 데이터 저장 장치(240)의 인터페이스 유닛(270)에 전원 공급이 중단될 수 있다.
데이터 저장 장치(240)는 호스트 장치(210)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(240)는 호스트 장치(210)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 즉, 데이터 저장 장치(240)는 호스트 장치(210)의 기억 장치로 사용될 수 있다.
데이터 저장 장치(240)는 인터페이스 유닛(270)의 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(240)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 저장 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(240)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(240)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(240)는 불휘발성 메모리 장치(250), 컨트롤러(260), 인터페이스 유닛(270) 및 전원 공급기(280)를 포함할 수 있다. 인터페이스 유닛(270)과 전원 공급기(280)가 컨트롤러(260)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(270)과 전원 공급기(280)는 컨트롤러(260)에 포함될 수 있다.
불휘발성 메모리 장치(250)는 데이터 저장 장치(240)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(250)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 불휘발성 메모리 장치(250)는 낸드 플래시 메모리 장치와, 위에서 언급된 다양한 불휘발성 메모리 장치가 조합된 형태로 구성될 수 있다.
컨트롤러(260)는 데이터 저장 장치(240)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(260)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(240)의 제반 동작을 제어할 수 있다. 컨트롤러(260)는 호스트 장치(210)로부터의 요청에 응답하여 불휘발성 메모리 장치(250)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(260)는 불휘발성 메모리 장치(250)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성될 수 있다.
인터페이스 유닛(270)은 데이터 저장 장치(240)와 호스트 장치(210)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(270)은 호스트 장치(210)의 인터페이스 유닛(230)의 프로토콜과 동일한 프로토콜을 통해 데이터 저장 장치(240)와 호스트 장치(210)를 인터페이싱할 수 있다.
전원 공급기(280)는 외부 장치로부터 입력된 외부 전원을 데이터 저장 장치(240) 내부에 제공하도록 구성될 수 있다. 예를 들면, 전원 공급기(280)는 외부 전원에 근거하여 생성한 컨트롤러 전원(PWR_C2)을 컨트롤러(260)로 공급할 수 있다. 전원 공급기(280)는 외부 전원에 근거하여 생성한 메모리 전원(PWR_M2)을 불휘발성 메모리 장치(250)로 공급할 수 있다. 비록 도시되지는 않았지만, 전원 공급기(280)는 컨트롤러(260)로부터 제공되는 제어 신호에 따라서 컨트롤러 전원(PWR_C2)와 메모리 전원(PWR_M2)을 생성할 수 있다.
인터페이스 유닛(270)은 내부에서 사용될 전원을 생성하기 위한 전원 블럭을 포함할 수 있다. 인터페이스 유닛(270)에 포함된 전원 블럭(도시되지 않음)은 컨트롤러(260)로부터 제공되는 인터페이스 전원 신호(IF_PWR2)에 응답하여 내부 전원을 공급하거나 차단할 수 있다. 예를 들면, 인터페이스 유닛(270)에 포함된 전원 블럭은 인터페이스 전원 신호(IF_PWR2)가 활성화되면 내부 전원을 생성할 수 있고, 생성된 내부 전원을 인터페이스 유닛(270)의 기능 블럭에 공급할 수 있다. 다른 예로서, 인터페이스 유닛(270)에 포함된 전원 블럭은 인터페이스 전원 신호(IF_PWR2)가 비활성화되면 내부 전원을 미생성할 뿐만 아니라, 인터페이스 유닛(270)의 기능 블럭에 공급되는 전원을 차단할 수 있다.
호스트 장치(210)가 인터페이스 유닛(270)의 동작이 필요하지 않은 경우에 인터페이스 제어 신호(IF_CTR2)를 활성화하게 되면, 컨트롤러(260)는 그러한 인터페이스 제어 신호(IF_CTR2)에 따라서 인터페이스 전원 신호(IF_PWR2)를 비활성화할 수 있다. 즉, 인터페이스 전원 신호(IF_PWR2)는 호스트 장치(110)가 절전 모드로 동작할 때 제공되는 인터페이스 제어 신호(IF_CTR2)에 따라서 인터페이스 유닛(270)으로 제공될 수 있다. 이는, 호스트 장치(210)와 데이터 저장 장치(240)가 절전 모드로 동작하는 동안, 인터페이스 유닛(270)에 전원 공급이 차단되어 인터페이스 유닛(270)이 소모하는 전력이 감소될 수 있음을 의미한다.
도 5는 도 4의 데이터 저장 장치에 포함된 인터페이스 유닛을 예시적으로 보여주는 블럭도이다.
인터페이스 유닛(270)은 송수신 블럭(271), 위상 고정 루프(Phase Locked Loop: PLL) 블럭(272), 스켈치(squelch) 블럭(273) 및 전원 블럭(274)을 포함할 수 있다.
송수신 블럭(271)은 호스트 장치(210)의 인터페이스 유닛(230)과의 신호 전송을 위해서 신호 라인(SGN2)을 통해 전송될 신호를 생성하고, 생성된 신호를 송신하도록 구성될 수 있다. 또한 송수신 블럭(271)은 신호 라인(SGN2)을 통해 전송된 신호를 수신하도록 구성될 수 있다.
위상 고정 루프(PLL) 블럭(272)은 인터페이스 유닛(270)의 신호 전송에 필요한 클럭을 생성하도록 구성될 수 있다.
스켈치 블럭(273)은 신호 라인(SGN2)을 통해 전송된 신호의 전압 레벨을 감지하고, 감지 결과에 따라 전송된 신호가 유효한 신호인지 무효한 신호(예를 들면, 노이즈)인지를 판별하도록 구성될 수 있다.
이러한 송수신 블럭(271), 위상 고정 루프(PLL) 블럭(272), 스켈치 블럭(273)은 아날로그 회로들을 포함하는 물리적 블럭일 수 있다. 그러한 이유로 인터페이스 유닛(270)은 파이(PHY) 유닛(또는 파이(PHY) 블럭)으로도 불릴 수 있다.
전원 블럭(274)은 외부 전원에 근거하여 인터페이스 유닛(270)의 내부 기능 블럭들(271, 272 및 273)에 공급될 전원들을 생성하고, 생성된 전원들을 공급하도록 구성될 수 있다. 예를 들면, 전원 블럭(274)은 송수신 블럭 전원(PWR_TR2)을 생성하고, 생성된 송수신 블럭 전원(PWR_TR2)을 송수신 블럭(271)에 공급하도록 구성될 수 있다. 다른 예로서, 전원 블럭(274)은 위상 고정 루프 블럭 전원(PWR_P2)을 생성하고, 생성된 위상 고정 루프 블럭 전원(PWR_P2)을 위상 고정 루프(PLL) 블럭(272)에 공급하도록 구성될 수 있다. 다른 예로서, 전원 블럭(274)은 스켈치 블럭 전원(PWR_S2)을 생성하고, 생성된 스켈치 블럭 전원(PWR_S2)을 스켈치 블럭(273)에 공급하도록 구성될 수 있다.
전원 블럭(274)은 컨트롤러(260)로부터 제공되는 인터페이스 전원 신호(IF_PWR2)에 따라 인터페이스 유닛(270)의 내부 기능 블럭들(271, 272 및 273)에 공급될 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 생성하고, 생성된 전원들을 내부 기능 블럭들(271, 272 및 273)에 공급하도록 구성될 수 있다. 예를 들면, 전원 블럭(274)은 인터페이스 전원 신호(IF_PWR2)가 활성화되는 경우 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 생성하고, 생성된 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 내부 기능 블럭들(271, 272 및 273) 각각에 공급하도록 구성될 수 있다. 다른 예로서, 전원 블럭(274)은 인터페이스 전원 신호(IF_PWR2)가 비활성화되는 경우 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 미생성할 뿐만 아니라, 전원들(PWR_TR2, PWR_P2 및 PWR_S2)의 공급을 차단할 수 있다.
도 6은 도 4의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다. 도 4 내지 도 6을 참조하여, 호스트 장치(210)와 데이터 저장 장치(240)가 액티브 모드(ACTM)와 절전 모드(PSM)로 동작하는 경우의 제어 신호 및 인터페이스 유닛(270)의 내부 전원 파형이 예시적으로 설명될 것이다.
호스트 장치(210)가 액티브 모드(ACTM)에서 절전 모드(PSM)로 전환하는 경우, 호스트 장치(210)의 컨트롤러(220)는 절전 모드 진입 요청(PS2)을 데이터 저장 장치(240)로 제공할 수 있다. 이러한 절전 모드 진입 요청(PS2)은 신호 라인(SGN2)을 통해서 명령 형태로 제공될 수 있다.
호스트 장치(210)의 컨트롤러(220)는 절전 모드 진입 요청(PS2)을 제공한 이후에, 데이터 저장 장치(240)의 인터페이스 유닛(270)이 소모하는 전력을 감소시키기 위해서 인터페이스 제어 신호(IF_CTR2)를 활성화시킬 수 있다. 그리고 호스트 장치(210)의 컨트롤러(220)는 활성화된 인터페이스 제어 신호(IF_CTR2)를 데이터 저장 장치(240)로 제공할 수 있다.
데이터 저장 장치(240)의 컨트롤러(260)는 활성화된 인터페이스 제어 신호(IF_CTR2)가 제공되면 인터페이스 전원 신호(IF_PWR2)를 비활성화시킬 수 있다. 그리고 데이터 저장 장치(240)의 컨트롤러(260)는 비활성화된 인터페이스 전원 신호(IF_PWR2)를 인터페이스 유닛(270)으로 제공할 수 있다.
인터페이스 유닛(270)의 전원 블럭(274)은 비활성화된 인터페이스 전원 신호(IF_PWR2)가 제공되면 내부 기능 블럭들(271, 272 및 273)에 공급될 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 미생성(예시적으로, 0V로 도시됨)할 뿐만 아니라, 내부 기능 블럭들(271, 272 및 273)으로 공급되는 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 차단할 수 있다. 도 6에서는 내부 기능 블럭들(271, 272 및 273)에 공급될 전원들(PWR_TR2, PWR_P2 및 PWR_S2)이 전압 값(Vtr2, Vp2, Vs2 또는 접지 전압(0V))으로 도시되어 있으나, 전원들(PWR_TR2, PWR_P2 및 PWR_S2)은 전압 또는 전류 값을 의미할 수 있다. IF_OFF 구간과 같이 인터페이스 유닛(270)의 내부 기능 블럭들(271, 272 및 273)으로 공급되는 전원들(PWR_TR2, PWR_P2 및 PWR_S2)이 차단되면 인터페이스 유닛(270)이 더 이상 동작하지 않기 때문에, 호스트 장치(210)와 데이터 저장 장치(240)가 절전 모드(PSM)로 동작하는 동안 소모되는 전력이 감소될 수 있다.
호스트 장치(210)가 절전 모드(PSM)에서 액티브 모드(ACTM)로 전환하는 경우, 호스트 장치(210)의 컨트롤러(220)는 액티브 모드 진입 요청(WK2)을 데이터 저장 장치(240)로 제공할 수 있다. 이러한 액티브 모드 진입 요청(WK2)은 신호 라인(SGN2)을 통해서 명령 형태로 제공될 수 있다.
호스트 장치(210)의 컨트롤러(220)는 액티브 모드 진입 요청(WK2)을 제공함과 동시에(또는 제공한 이후에), 데이터 저장 장치(240)의 인터페이스 유닛(270)이 동작할 수 있도록 인터페이스 제어 신호(IF_CTR2)를 비활성화시킬 수 있다. 그리고 호스트 장치(210)의 컨트롤러(220)는 비활성화된 인터페이스 제어 신호(IF_CTR2)를 데이터 저장 장치(240)로 제공할 수 있다.
데이터 저장 장치(240)의 컨트롤러(260)는 비활성화된 인터페이스 제어 신호(IF_CTR2)가 제공되면 인터페이스 전원 신호(IF_PWR2)를 활성화시킬 수 있다. 그리고 데이터 저장 장치(240)의 컨트롤러(260)는 활성화된 인터페이스 전원 신호(IF_PWR2)를 인터페이스 유닛(270)으로 제공할 수 있다.
인터페이스 유닛(270)의 전원 블럭(274)은 활성화된 인터페이스 전원 신호(IF_PWR2)가 제공되면 내부 기능 블럭들(271, 272 및 273)에 공급될 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 생성하고, 생성된 전원들(PWR_TR2, PWR_P2 및 PWR_S2)을 내부 기능 블럭들(271, 272 및 273) 각각에 공급할 수 있다.
비록 도시되지는 않았지만, 절전 모드 진입 요청(PS2)이 데이터 저장 장치(240)로 제공되면, 전원 공급기(280)는 컨트롤러(260)의 제어에 따라 절전 상태 또는 대기 상태로 변경될 수 있다. 전원 공급기(280)가 절전 상태 또는 대기 상태로 변경됨에 따라서 소모되는 전력은 감소될 수 있다. 또한, 액티브 모드 진입 요청(WK2)이 데이터 저장 장치(240)로 제공되면, 전원 공급기(280)는 컨트롤러(260)의 제어에 따라 정상 상태로 변경될 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(300)은 호스트 장치(310) 및 데이터 저장 장치(340)를 포함할 수 있다.
예시적으로, 호스트 장치(310)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터, 자동차 엔터테인먼트 시스템 등과 같은 전자 장치들을 포함할 수 있다.
호스트 장치(310)는 컨트롤러(320)와 인터페이스 유닛(330)을 포함할 수 있다. 인터페이스 유닛(330)이 컨트롤러(320)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(330)은 컨트롤러(320)에 포함될 수 있다.
컨트롤러(320)는 호스트 장치(310)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(320)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 호스트 장치(310)의 제반 동작을 제어할 수 있다.
인터페이스 유닛(330)은 호스트 장치(310)와 데이터 저장 장치(340)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(330)은 UFS(Universal Flash Storage) 프로토콜, USB(Universal Serial Bus) 프로토콜, MMC(Multi-Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial Advanced Technology Attachment) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 인터페이싱할 수 있다.
컨트롤러(320)는 데이터 저장 장치(340)에 데이터를 저장하기 위해서, 액세스 요청(예를 들면, 쓰기 요청)과 데이터를 데이터 저장 장치(340)에 제공하도록 구성될 수 있다. 컨트롤러(320)는 데이터 저장 장치(340)에 저장된 데이터를 독출하기 위해서, 액세스 요청(예를 들면, 읽기 요청)을 데이터 저장 장치(340)에 제공하도록 구성될 수 있고, 데이터 저장 장치(340)로부터 데이터를 제공받도록 구성될 수 있다. 또한 컨트롤러(320)는 데이터 입출력과 연관되지 않은 데이터 저장 장치(340)를 제어하기 위한 다양한 제어 요청들을 데이터 저장 장치(340)로 제공하도록 구성될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 인터페이스 유닛 (330)의 프로토콜에 따라서 데이터 저장 장치(340)에 전달될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 호스트 장치(310)의 인터페이스 유닛(330)과 데이터 저장 장치(340)의 인터페이스 유닛(370) 간의 신호 라인(SGN3)을 통해 전송될 수 있다.
컨트롤러(320)는 호스트 장치(310)의 절전 모드를 제어할 수 있다. 즉, 컨트롤러(320)는 처리해야할 작업이 없을 때 호스트 장치(310)가 슬립(sleep) 모드, 파워 다운(power down) 모드와 같은 절전 모드로 진입할 수 있도록 제어할 수 있다.
호스트 장치(310)가 절전 모드로 진입하는 경우, 컨트롤러(320)는 데이터 저장 장치(340) 역시 절전 모드로 진입하도록 제어할 수 있다. 예시적으로, 컨트롤러(320)는 제어 요청들 중 하나인 절전 모드 진입 요청을 데이터 저장 장치(340)로 제공할 수 있다. 절전 모드 진입 요청에 의해서 데이터 저장 장치(340)의 인터페이스 유닛(370)에 전원 공급이 중단될 수 있다. 호스트 장치(310)가 절전 모드에서 액티브 모드로 진입하는 경우, 컨트롤러(320)는 데이터 저장 장치(340)를 초기화 또는 리셋(reset)시킬 수 있다. 이러한 경우, 컨트롤러(320)는 신호 라인(SGN3)을 통해 리셋 신호(RST3)를 데이터 저장 장치(340)로 제공할 수 있다. 리셋 신호(RST3)에 의해서 데이터 저장 장치(340)의 인터페이스 유닛(370)에 전원 공급이 재개될 수 있다.
데이터 저장 장치(340)는 호스트 장치(310)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(340)는 호스트 장치(310)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 즉, 데이터 저장 장치(340)는 호스트 장치(310)의 기억 장치로 사용될 수 있다.
데이터 저장 장치(340)는 인터페이스 유닛(370)의 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(340)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 저장 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(340)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(340)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(340)는 불휘발성 메모리 장치(350), 컨트롤러(360), 인터페이스 유닛(370) 및 전원 공급기(380)를 포함할 수 있다. 인터페이스 유닛(370)과 전원 공급기(380)가 컨트롤러(360)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(370)과 전원 공급기(380)는 컨트롤러(360)에 포함될 수 있다.
불휘발성 메모리 장치(350)는 데이터 저장 장치(340)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(350)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 불휘발성 메모리 장치(350)는 낸드 플래시 메모리 장치와, 위에서 언급된 다양한 불휘발성 메모리 장치가 조합된 형태로 구성될 수 있다.
컨트롤러(360)는 데이터 저장 장치(340)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(360)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(340)의 제반 동작을 제어할 수 있다. 컨트롤러(360)는 호스트 장치(310)로부터의 요청에 응답하여 불휘발성 메모리 장치(350)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(360)는 불휘발성 메모리 장치(350)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성될 수 있다.
인터페이스 유닛(370)은 데이터 저장 장치(340)와 호스트 장치(310)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(370)은 호스트 장치(310)의 인터페이스 유닛(330)의 프로토콜과 동일한 프로토콜을 통해 인터페이싱할 수 있다.
전원 공급기(380)는 외부 장치로부터 입력된 외부 전원을 데이터 저장 장치(340) 내부에 제공하도록 구성될 수 있다. 예를 들면, 전원 공급기(380)는 외부 전원에 근거하여 생성한 컨트롤러 전원(PWR_C3)을 컨트롤러(360)로 공급할 수 있다. 전원 공급기(380)는 외부 전원에 근거하여 생성한 메모리 전원(PWR_M3)을 불휘발성 메모리 장치(350)로 공급할 수 있다. 또한, 전원 공급기(380)는 외부 전원에 근거하여 생성한 인터페이스 전원(PWR_I3)을 인터페이스 유닛(370)으로 공급할 수 있다.
전원 공급기(380)는 컨트롤러(360)로부터 제공되는 인터페이스 전원 신호(IF_PWR3)에 응답하여 인터페이스 전원(PWR_I3)을 공급하거나 차단할 수 있다. 예를 들면, 전원 공급기(380)는 인터페이스 전원 신호(IF_PWR3)가 활성화되면 인터페이스 전원(PWR_I3)을 인터페이스 유닛(370)에 공급할 수 있다. 다른 예로서, 전원 공급기(380)는 인터페이스 전원 신호(IF_PWR3)가 비활성화되면 인터페이스 전원(PWR_I3)의 공급을 차단할 수 있다.
호스트 장치(310)가 절전 모드로 진입하는 경우 인터페이스 유닛(370)의 동작이 필요하지 않을 것이다. 호스트 장치(310)가 절전 모드 진입 신호를 제공하면, 컨트롤러(360)는 절전 모드 진입 신호에 따라서 인터페이스 전원 신호(IF_PWR3)를 비활성화할 수 있다. 즉, 인터페이스 전원 신호(IF_PWR3)는 호스트 장치(110)가 절전 모드로 동작할 때 제공되는 절전 모드 진입 신호에 따라서 전원 공급기(380)로 제공될 수 있다. 이는, 호스트 장치(310)와 데이터 저장 장치(340)가 절전 모드로 동작하는 동안, 인터페이스 유닛(370)에 전원 공급이 차단되어 인터페이스 유닛(370)이 소모하는 전력이 감소될 수 있음을 의미한다.
도 8은 도 7의 데이터 저장 장치에 포함된 인터페이스 유닛과 전원 공급기를 예시적으로 보여주는 블럭도이다.
인터페이스 유닛(370)은 송수신 블럭(371), 위상 고정 루프(Phase Locked Loop: PLL) 블럭(372) 및 스켈치(squelch) 블럭(373)을 포함할 수 있다.
송수신 블럭(371)은 호스트 장치(310)의 인터페이스 유닛(330)과의 신호 전송을 위해서 신호 라인(SGN3)을 통해 전송될 신호를 생성하고, 생성된 신호를 송신하도록 구성될 수 있다. 또한 송수신 블럭(371)은 신호 라인(SGN3)을 통해 전송된 신호를 수신하도록 구성될 수 있다.
위상 고정 루프(PLL) 블럭(372)은 인터페이스 유닛(370)의 신호 전송에 필요한 클럭을 생성하도록 구성될 수 있다.
스켈치 블럭(373)은 신호 라인(SGN3)을 통해 전송된 신호의 전압 레벨을 감지하고, 감지 결과에 따라 전송된 신호가 유효한 신호인지 무효한 신호(예를 들면, 노이즈)인지를 판별하도록 구성될 수 있다.
이러한 송수신 블럭(371), 위상 고정 루프(PLL) 블럭(372), 스켈치 블럭(373)은 아날로그 회로들을 포함하는 물리적 블럭일 수 있다. 그러한 이유로 인터페이스 유닛(370)은 파이(PHY) 유닛(또는 파이(PHY) 블럭)으로도 불릴 수 있다.
전원 공급기(380)는 제어 블럭(381), 제1 전원 생성 블럭(382), 제2 전원 생성 블럭(383) 및 제3 전원 생성 블럭(384)을 포함할 수 있다.
제어 블럭(381)은 컨트롤러(160)로부터 제공되는 제어 신호(도시되지 않음)에 따라 제1 전원 생성 블럭(382)을 제어하도록 구성될 수 있다. 제1 전원 생성 블럭(382)은 제어 블럭(381)의 제어에 따라서 컨트롤러 전원(PWR_C3)을 생성하고, 생성된 컨트롤러 전원(PWR_C3)을 컨트롤러(360)로 공급하도록 구성될 수 있다.
제어 블럭(381)은 컨트롤러(360)로부터 제공되는 제어 신호(도시되지 않음)에 따라 제2 전원 생성 블럭(383)을 제어하도록 구성될 수 있다. 제2 전원 생성 블럭(383)은 제어 블럭(381)의 제어에 따라서 메모리 전원(PWR_M3)을 생성하고, 생성된 메모리 전원(PWR_M3)을 불휘발성 메모리 장치(350)로 공급하도록 구성될 수 있다.
제어 블럭(381)은 컨트롤러(360)로부터 제공되는 인터페이스 전원 신호(IF_PWR3)에 따라 제3 전원 생성 블럭(384)을 제어하도록 구성될 수 있다. 제3 전원 생성 블럭(384)은 인터페이스 전원 신호(IF_PWR3)가 활성화되는 경우 인터페이스 전원(PWR_I3)을 생성하고, 생성된 인터페이스 전원(PWR_I3)을 인터페이스 유닛(370)으로 공급하도록 구성될 수 있다. 제3 전원 생성 블럭(384)은 인터페이스 전원 신호(IF_PWR3)가 비활성화되는 경우 인터페이스 전원(PWR_I3)을 미생성할 뿐만 아니라, 인터페이스 전원(PWR_I3)의 공급을 차단할 수 있다.
도 9는 도 7의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다. 도 7 및 도 9를 참조하여, 호스트 장치(310)와 데이터 저장 장치(340)가 액티브 모드(ACTM)와 절전 모드(PSM)로 동작하는 경우의 제어 신호 및 전원 파형이 예시적으로 설명될 것이다.
호스트 장치(310)가 액티브 모드(ACTM)에서 절전 모드(PSM)로 전환하는 경우, 호스트 장치(310)의 컨트롤러(320)는 절전 모드 진입 요청(PS3)을 데이터 저장 장치(340)로 제공할 수 있다. 이러한 절전 모드 진입 요청(PS3)은 신호 라인(SGN3)을 통해서 명령 형태로 제공될 수 있다.
데이터 저장 장치(340)의 컨트롤러(360)는 절전 모드 진입 요청(PS3)이 제공되면 인터페이스 전원 신호(IF_PWR3)를 비활성화시킬 수 있다. 그리고 데이터 저장 장치(340)의 컨트롤러(360)는 비활성화된 인터페이스 전원 신호(IF_PWR3)를 전원 공급기(380)로 제공할 수 있다.
전원 공급기(380)는 비활성화된 인터페이스 전원 신호(IF_PWR3)가 제공되면 인터페이스 전원(PWR_I3)을 미생성(예시적으로, 0V로 도시됨)할 뿐만 아니라, 인터페이스 유닛(370)으로 공급되는 인터페이스 전원(PWR_I3)을 차단할 수 있다. 도 9에서는 인터페이스 전원(PWR_I3)이 전압 값(Vi3 또는 접지 전압(0V))으로 도시되어 있으나, 인터페이스 전원(PWR_I3)은 전압 또는 전류 값을 의미할 수 있다. IF_OFF 구간과 같이 인터페이스 유닛(370)으로 공급되는 인터페이스 전원(PWR_I3)이 차단되면 인터페이스 유닛(370)이 더 이상 동작하지 않기 때문에, 호스트 장치(310)와 데이터 저장 장치(340)가 절전 모드(PSM)로 동작하는 동안 소모되는 전력이 감소될 수 있다.
호스트 장치(310)가 절전 모드(PSM)에서 액티브 모드(ACTM)로 전환하는 경우, 호스트 장치(310)의 컨트롤러(320)는 데이터 저장 장치(340)를 리셋(또는 초기화)시킬 수 있다. 이러한 경우, 컨트롤러(320)는 신호 라인(SGN3)을 통해 활성화된 리셋 신호(RST3)를 데이터 저장 장치(340)로 제공할 수 있다.
데이터 저장 장치(340)의 컨트롤러(360)는 리셋 신호(RST3)에 응답하여 리셋(또는 초기화) 동작을 수행할 수 있다. 리셋(또는 초기화) 동작이 수행되면, 비활성화된 인터페이스 전원 신호(IF_PWR3)는 초기화 상태로 활성화될 수 있다. 데이터 저장 장치(340)의 컨트롤러(360)는 리셋(또는 초기화) 동작 이후에 활성화된 인터페이스 전원 신호(IF_PWR3)를 전원 공급기(380)로 제공할 수 있다.
전원 공급기(380)는 활성화된 인터페이스 전원 신호(IF_PWR3)가 제공되면 인터페이스 전원(PWR_I3)을 생성하고, 생성된 인터페이스 전원(PWR_I3)을 인터페이스 유닛(370)으로 공급할 수 있다. 즉, 리셋 신호(RST3)에 의해서 데이터 저장 장치(340)의 인터페이스 유닛(370)에 전원이 다시 공급될 수 있다.
비록 도시되지는 않았지만, 절전 모드 진입 요청(PS3)이 데이터 저장 장치(340)로 제공되면, 전원 공급기(380)는 컨트롤러(360)의 제어에 따라 절전 상태 또는 대기 상태로 변경될 수 있다. 전원 공급기(380)가 절전 상태 또는 대기 상태로 변경됨에 따라서 소모되는 전력은 감소될 수 있다. 또한, 리셋 신호(RST3)가 데이터 저장 장치(340)로 제공되면, 전원 공급기(380)는 컨트롤러(360)의 제어에 따라 초기화 상태 또는 정상 상태로 변경될 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 데이터 처리 시스템(400)은 호스트 장치(410) 및 데이터 저장 장치(440)를 포함할 수 있다.
예시적으로, 호스트 장치(410)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터, 자동차 엔터테인먼트 시스템 등과 같은 전자 장치들을 포함할 수 있다.
호스트 장치(410)는 컨트롤러(420)와 인터페이스 유닛(430)을 포함할 수 있다. 인터페이스 유닛(430)이 컨트롤러(420)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(430)은 컨트롤러(420)에 포함될 수 있다.
컨트롤러(420)는 호스트 장치(410)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(420)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 호스트 장치(410)의 제반 동작을 제어할 수 있다.
인터페이스 유닛(430)은 호스트 장치(410)와 데이터 저장 장치(440)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(430)은 UFS(Universal Flash Storage) 프로토콜, USB(Universal Serial Bus) 프로토콜, MMC(Multi-Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial Advanced Technology Attachment) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 인터페이싱할 수 있다.
컨트롤러(420)는 데이터 저장 장치(440)에 데이터를 저장하기 위해서, 액세스 요청(예를 들면, 쓰기 요청)과 데이터를 데이터 저장 장치(440)에 제공하도록 구성될 수 있다. 컨트롤러(420)는 데이터 저장 장치(440)에 저장된 데이터를 독출하기 위해서, 액세스 요청(예를 들면, 읽기 요청)을 데이터 저장 장치(440)에 제공하도록 구성될 수 있고, 데이터 저장 장치(440)로부터 데이터를 제공받도록 구성될 수 있다. 또한 컨트롤러(420)는 데이터 입출력과 연관되지 않은 데이터 저장 장치(440)를 제어하기 위한 다양한 제어 요청들을 데이터 저장 장치(440)로 제공하도록 구성될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 인터페이스 유닛 (430)의 프로토콜에 따라서 데이터 저장 장치(440)에 전달될 수 있다. 이러한 액세스 요청, 데이터, 제어 요청들은 호스트 장치(410)의 인터페이스 유닛(430)과 데이터 저장 장치(440)의 인터페이스 유닛(470) 간의 신호 라인(SGN4)을 통해 전송될 수 있다.
컨트롤러(420)는 호스트 장치(410)의 절전 모드를 제어할 수 있다. 즉, 컨트롤러(420)는 처리해야할 작업이 없을 때 호스트 장치(410)가 슬립(sleep) 모드, 파워 다운(power down) 모드와 같은 절전 모드로 진입할 수 있도록 제어할 수 있다.
호스트 장치(410)가 절전 모드로 진입하는 경우, 컨트롤러(420)는 데이터 저장 장치(440) 역시 절전 모드로 진입하도록 제어할 수 있다. 예시적으로, 컨트롤러(420)는 제어 요청들 중 하나인 절전 모드 진입 요청을 데이터 저장 장치(440)로 제공할 수 있다. 절전 모드 진입 요청에 의해서 데이터 저장 장치(440)의 인터페이스 유닛(470)에 전원 공급이 중단될 수 있다. 호스트 장치(310)가 절전 모드에서 액티브 모드로 진입하는 경우, 컨트롤러(420)는 데이터 저장 장치(440)를 초기화 또는 리셋(reset)시킬 수 있다. 이러한 경우, 컨트롤러(420)는 신호 라인(SGN4)을 통해 리셋 신호(RST4)를 데이터 저장 장치(440)로 제공할 수 있다. 리셋 신호(RST4)에 의해서 데이터 저장 장치(440)의 인터페이스 유닛(470)에 전원 공급이 재개될 수 있다.
데이터 저장 장치(440)는 호스트 장치(410)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(440)는 호스트 장치(410)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 즉, 데이터 저장 장치(440)는 호스트 장치(410)의 기억 장치로 사용될 수 있다.
데이터 저장 장치(440)는 인터페이스 유닛(470)의 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(440)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 저장 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(440)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(440)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(440)는 불휘발성 메모리 장치(450), 컨트롤러(460), 인터페이스 유닛(470) 및 전원 공급기(480)를 포함할 수 있다. 인터페이스 유닛(470)과 전원 공급기(480)가 컨트롤러(460)의 외부에 구성되는 것으로 도시되어 있으나, 인터페이스 유닛(470)과 전원 공급기(480)는 컨트롤러(460)에 포함될 수 있다.
불휘발성 메모리 장치(450)는 데이터 저장 장치(440)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(450)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 불휘발성 메모리 장치(450)는 낸드 플래시 메모리 장치와, 위에서 언급된 다양한 불휘발성 메모리 장치가 조합된 형태로 구성될 수 있다.
컨트롤러(460)는 데이터 저장 장치(440)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(460)는 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(440)의 제반 동작을 제어할 수 있다. 컨트롤러(460)는 호스트 장치(410)로부터의 요청에 응답하여 불휘발성 메모리 장치(450)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(460)는 불휘발성 메모리 장치(450)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성될 수 있다.
인터페이스 유닛(470)은 데이터 저장 장치(440)와 호스트 장치(410)를 인터페이싱하도록 구성될 수 있다. 예시적으로, 인터페이스 유닛(470)은 호스트 장치(410)의 인터페이스 유닛(430)의 프로토콜과 동일한 프로토콜을 통해 인터페이싱할 수 있다.
전원 공급기(480)는 외부 장치로부터 입력된 외부 전원을 데이터 저장 장치(440) 내부에 제공하도록 구성될 수 있다. 예를 들면, 전원 공급기(480)는 외부 전원에 근거하여 생성한 컨트롤러 전원(PWR_C4)을 컨트롤러(460)로 공급할 수 있다. 전원 공급기(480)는 외부 전원에 근거하여 생성한 메모리 전원(PWR_M4)을 불휘발성 메모리 장치(450)로 공급할 수 있다. 비록 도시되지는 않았지만, 전원 공급기(480)는 컨트롤러(460)로부터 제공되는 제어 신호에 따라서 컨트롤러 전원(PWR_C4)과 메모리 전원(PWR_M4)을 생성할 수 있다.
인터페이스 유닛(470)은 내부에서 사용될 전원을 생성하기 위한 전원 블럭을 포함할 수 있다. 인터페이스 유닛(470)에 포함된 전원 블럭(도시되지 않음)은 컨트롤러(460)로부터 제공되는 인터페이스 전원 신호(IF_PWR4)에 응답하여 내부 전원을 공급하거나 차단할 수 있다. 예를 들면, 인터페이스 유닛(470)에 포함된 전원 블럭은 인터페이스 전원 신호(IF_PWR4)가 활성화되면 내부 전원을 생성할 수 있고, 생성된 내부 전원을 인터페이스 유닛(470)의 기능 블럭에 공급할 수 있다. 다른 예로서, 인터페이스 유닛(470)에 포함된 전원 블럭은 인터페이스 전원 신호(IF_PWR4)가 비활성화되면 내부 전원을 미생성할 뿐만 아니라, 인터페이스 유닛(470)의 기능 블럭에 공급되는 전원을 차단할 수 있다.
호스트 장치(410)가 절전 모드로 진입하는 경우 인터페이스 유닛(470)의 동작이 필요하지 않을 것이다. 호스트 장치(410)가 절전 모드 진입 신호를 제공하면, 컨트롤러(460)는 절전 모드 진입 신호에 따라서 인터페이스 전원 신호(IF_PWR4)를 비활성화할 수 있다. 즉, 인터페이스 전원 신호(IF_PWR4)는 호스트 장치(410)가 절전 모드로 동작할 때 제공되는 절전 모드 진입 신호에 따라서 전원 공급기(480)로 제공될 수 있다. 이는, 호스트 장치(410)와 데이터 저장 장치(440)가 절전 모드로 동작하는 동안, 인터페이스 유닛(470)에 전원 공급이 차단되어 인터페이스 유닛(470)이 소모하는 전력이 감소될 수 있음을 의미한다.
도 11은 도 10의 데이터 저장 장치에 포함된 인터페이스 유닛을 예시적으로 보여주는 블럭도이다.
인터페이스 유닛(470)은 송수신 블럭(471), 위상 고정 루프(Phase Locked Loop: PLL) 블럭(472), 스켈치(squelch) 블럭(473) 및 전원 블럭(474)을 포함할 수 있다.
송수신 블럭(471)은 호스트 장치(410)의 인터페이스 유닛(430)과의 신호 전송을 위해서 신호 라인(SGN4)을 통해 전송될 신호를 생성하고, 생성된 신호를 송신하도록 구성될 수 있다. 또한 송수신 블럭(471)은 신호 라인(SGN4)을 통해 전송된 신호를 수신하도록 구성될 수 있다.
위상 고정 루프(PLL) 블럭(472)은 인터페이스 유닛(470)의 신호 전송에 필요한 클럭을 생성하도록 구성될 수 있다.
스켈치 블럭(473)은 신호 라인(SGN4)을 통해 전송된 신호의 전압 레벨을 감지하고, 감지 결과에 따라 전송된 신호가 유효한 신호인지 무효한 신호(예를 들면, 노이즈)인지를 판별하도록 구성될 수 있다.
이러한 송수신 블럭(471), 위상 고정 루프(PLL) 블럭(472), 스켈치 블럭(473)은 아날로그 회로들을 포함하는 물리적 블럭일 수 있다. 그러한 이유로 인터페이스 유닛(470)은 파이(PHY) 유닛(또는 파이(PHY) 블럭)으로도 불릴 수 있다.
전원 블럭(474)은 외부 전원에 근거하여 인터페이스 유닛(470)의 내부 기능 블럭들(471, 472 및 473)에 공급될 전원들을 생성하고, 생성된 전원들을 공급하도록 구성될 수 있다. 예를 들면, 전원 블럭(474)은 송수신 블럭 전원(PWR_TR4)을 생성하고, 생성된 송수신 블럭 전원(PWR_TR4)을 송수신 블럭(471)에 공급하도록 구성될 수 있다. 다른 예로서, 전원 블럭(474)은 위상 고정 루프 블럭 전원(PWR_P4)을 생성하고, 생성된 위상 고정 루프 블럭 전원(PWR_P4)을 위상 고정 루프(PLL) 블럭(472)에 공급하도록 구성될 수 있다. 다른 예로서, 전원 블럭(474)은 스켈치 블럭 전원(PWR_S4)을 생성하고, 생성된 스켈치 블럭 전원(PWR_S4)을 스켈치 블럭(473)에 공급하도록 구성될 수 있다.
전원 블럭(474)은 컨트롤러(460)로부터 제공되는 인터페이스 전원 신호(IF_PWR4)에 따라 인터페이스 유닛(470)의 내부 기능 블럭들(471, 472 및 473)에 공급될 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 생성하고, 생성된 전원들을 내부 기능 블럭들(471, 472 및 473)에 공급하도록 구성될 수 있다. 예를 들면, 전원 블럭(474)은 인터페이스 전원 신호(IF_PWR4)가 활성화되는 경우 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 생성하고, 생성된 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 내부 기능 블럭들(471, 472 및 473) 각각에 공급하도록 구성될 수 있다. 다른 예로서, 전원 블럭(474)은 인터페이스 전원 신호(IF_PWR4)가 비활성화되는 경우 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 미생성할 뿐만 아니라, 전원들(PWR_TR4, PWR_P4 및 PWR_S4)의 공급을 차단할 수 있다.
도 12는 도 10의 데이터 처리 시스템의 동작을 설명하기 위한 타이밍도이다. 도 10 내지 도 12를 참조하여, 호스트 장치(410)와 데이터 저장 장치(440)가 액티브 모드(ACTM)와 절전 모드(PSM)로 동작하는 경우의 제어 신호 및 인터페이스 유닛(470)의 내부 전원 파형이 예시적으로 설명될 것이다.
호스트 장치(410)가 액티브 모드(ACTM)에서 절전 모드(PSM)로 전환하는 경우, 호스트 장치(410)의 컨트롤러(420)는 절전 모드 진입 요청(PS4)을 데이터 저장 장치(440)로 제공할 수 있다. 이러한 절전 모드 진입 요청(PS4)은 신호 라인(SGN4)을 통해서 명령 형태로 제공될 수 있다.
데이터 저장 장치(440)의 컨트롤러(460)는 절전 모드 진입 요청(PS4)이 제공되면 인터페이스 전원 신호(IF_PWR4)를 비활성화시킬 수 있다. 그리고 데이터 저장 장치(440)의 컨트롤러(460)는 비활성화된 인터페이스 전원 신호(IF_PWR4)를 인터페이스 유닛(470)으로 제공할 수 있다.
인터페이스 유닛(470)의 전원 블럭(474)은 비활성화된 인터페이스 전원 신호(IF_PWR4)가 제공되면 내부 기능 블럭들(471, 472 및 473)에 공급될 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 미생성(예시적으로, 0V로 도시됨)할 뿐만 아니라, 내부 기능 블럭들(471, 472 및 473)으로 공급되는 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 차단할 수 있다. 도 12에서는 내부 기능 블럭들(471, 472 및 473)에 공급될 전원들(PWR_TR4, PWR_P4 및 PWR_S4)이 전압 값(Vtr4, Vp4, Vs4 또는 접지 전압(0V))으로 도시되어 있으나, 전원들(PWR_TR4, PWR_P4 및 PWR_S4)은 전압 또는 전류 값을 의미할 수 있다. IF_OFF 구간과 같이 인터페이스 유닛(470)의 내부 기능 블럭들(471, 472 및 473)으로 공급되는 전원들(PWR_TR4, PWR_P4 및 PWR_S4)이 차단되면 인터페이스 유닛(470)이 더 이상 동작하지 않기 때문에, 호스트 장치(410)와 데이터 저장 장치(440)가 절전 모드(PSM)로 동작하는 동안 소모되는 전력이 감소될 수 있다.
호스트 장치(410)가 절전 모드(PSM)에서 액티브 모드(ACTM)로 전환하는 경우, 호스트 장치(410)의 컨트롤러(420)는 데이터 저장 장치(440)를 리셋(또는 초기화)시킬 수 있다. 이러한 경우, 컨트롤러(420)는 신호 라인(SGN4)을 통해 활성화된 리셋 신호(RST4)를 데이터 저장 장치(440)로 제공할 수 있다.
데이터 저장 장치(440)의 컨트롤러(460)는 리셋 신호(RST4)에 응답하여 리셋(또는 초기화) 동작을 수행할 수 있다. 리셋(또는 초기화) 동작이 수행되면, 비활성화된 인터페이스 전원 신호(IF_PWR4)는 초기화 상태로 활성화될 수 있다. 데이터 저장 장치(440)의 컨트롤러(460)는 리셋(또는 초기화) 동작 이후에 활성화된 인터페이스 전원 신호(IF_PWR4)를 인터페이스 유닛(470)으로 제공할 수 있다.
인터페이스 유닛(470)의 전원 블럭(474)은 활성화된 인터페이스 전원 신호(IF_PWR4)가 제공되면 내부 기능 블럭들(471, 472 및 473)에 공급될 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 생성하고, 생성된 전원들(PWR_TR4, PWR_P4 및 PWR_S4)을 내부 기능 블럭들(471, 472 및 473) 각각에 공급할 수 있다.
비록 도시되지는 않았지만, 절전 모드 진입 요청(PS4)이 데이터 저장 장치(440)로 제공되면, 전원 공급기(480)는 컨트롤러(460)의 제어에 따라 절전 상태 또는 대기 상태로 변경될 수 있다. 전원 공급기(480)가 절전 상태 또는 대기 상태로 변경됨에 따라서 소모되는 전력은 감소될 수 있다. 또한, 리셋 신호(RST4)가 데이터 저장 장치(440)로 제공되면, 전원 공급기(480)는 컨트롤러(460)의 제어에 따라 초기화 상태 또는 정상 상태로 변경될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 호스트 장치의 컨트롤러
130 : 호스트 장치의 인터페이스 유닛
140 : 데이터 저장 장치
150 : 불휘발성 메모리 장치
160 : 데이터 저장 장치의 컨트롤러
170 : 데이터 저장 장치의 인터페이스 유닛
180 : 전원 공급기

Claims (20)

  1. 호스트 장치; 및
    상기 호스트 장치와 인터페이싱하도록 구성된 인터페이스 유닛을 포함하며, 상기 호스트 장치의 요청에 응답하여 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 호스트 장치로 데이터를 제공하도록 구성된 데이터 저장 장치를 포함하되,
    상기 데이터 저장 장치는 상기 호스트 장치가 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급을 중단하도록 구성된 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 호스트 장치는 상기 절전 모드로 동작하는 동안 인터페이스 제어 신호를 활성화하도록 구성되고,
    상기 데이터 저장 장치는 상기 활성화된 인터페이스 제어 신호에 따라서 상기 인터페이스 유닛에 전원 공급을 중단하도록 구성된 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 호스트 장치는 액티브 모드에서 상기 절전 모드로 전환하는 경우에 상기 데이터 저장 장치가 절전 모드로 동작하도록 제어하기 위한 절전 모드 진입 요청을 상기 데이터 저장 장치에 제공하도록 구성된 데이터 처리 시스템.
  4. 제3항에 있어서,
    상기 호스트 장치는 상기 절전 모드 진입 요청을 제공한 이후에 상기 인터페이스 제어 신호를 활성화하도록 구성된 데이터 처리 시스템.
  5. 제1항에 있어서,
    상기 호스트 장치는 액티브 모드로 동작하는 동안 인터페이스 제어 신호를 비활성화하도록 구성되고,
    상기 데이터 저장 장치는 상기 비활성화된 인터페이스 제어 신호에 따라서 상기 인터페이스 유닛에 전원을 공급하도록 구성된 데이터 처리 시스템.
  6. 제5항에 있어서,
    상기 호스트 장치는 상기 절전 모드에서 상기 액티브 모드로 전환하는 경우에 상기 데이터 저장 장치가 액티브 모드로 동작하도록 제어하기 위한 액티브 모드 진입 요청을 상기 데이터 저장 장치에 제공하도록 구성된 데이터 처리 시스템.
  7. 제6항에 있어서,
    상기 호스트 장치는 상기 액티브 모드 진입 요청을 제공함과 동시에 상기 인터페이스 제어 신호를 비활성화하도록 구성된 데이터 처리 시스템.
  8. 제1항에 있어서,
    상기 호스트 장치는 상기 절전 모드에서 액티브 모드로 전환하는 경우에 상기 데이터 저장 장치를 리셋시키기 위한 리셋 신호를 제공하도록 구성된 데이터 처리 시스템.
  9. 제8항에 있어서,
    상기 데이터 저장 장치는 상기 리셋 신호에 따라서 상기 인터페이스 유닛에 전원 공급을 재개하도록 구성된 데이터 처리 시스템.
  10. 불휘발성 메모리 장치;
    호스트 장치의 요청에 응답하여, 상기 불휘발성 메모리 장치에 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 불휘발성 메모리 장치로부터 독출된 데이터를 상기 호스트 장치로 제공하도록 구성된 컨트롤러;
    상기 호스트 장치와 상기 컨트롤러를 인터페이싱하도록 구성된 인터페이스 유닛; 및
    상기 컨트롤러의 제어에 따라서 상기 불휘발성 메모리 장치, 상기 컨트롤러 및 상기 인터페이스 유닛에 전원을 공급하도록 구성된 전원 공급기를 포함하되,
    상기 컨트롤러는 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급이 중단되도록 상기 전원 공급기를 제어하도록 구성된 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 절전 모드 진입 요청이 제공된 이후에 상기 인터페이스 유닛으로의 전원 공급을 제어하기 위한 인터페이스 전원 신호를 비활성화하고,
    상기 전원 공급기는 상기 비활성화된 인터페이스 전원 신호에 따라서 상기 인터페이스 유닛에 공급될 전원을 미생성하도롤 구성된 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 절전 모드 진입 요청이 제공된 이후에 상기 호스트 장치로부터 제공되는 활성화된 인터페이스 제어 신호에 따라서 상기 인터페이스 전원 신호를 비활성화도록 구성된 데이터 저장 장치.
  13. 제11항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 액티브 모드 진입 요청이 제공된 이후에 상기 인터페이스 전원 신호를 활성화하고,
    상기 전원 공급기는 상기 활성화된 인터페이스 전원 신호에 따라서 상기 인터페이스 유닛에 전원 공급을 재개하도록 구성된 데이터 저장 장치.
  14. 제11항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 리셋 신호가 제공되면 상기 인터페이스 전원 신호를 활성화하고,
    상기 전원 공급기는 상기 활성화된 인터페이스 전원 신호에 따라서 상기 인터페이스 유닛에 전원 공급을 재개하도록 구성된 데이터 저장 장치.
  15. 불휘발성 메모리 장치;
    호스트 장치의 요청에 응답하여, 상기 불휘발성 메모리 장치에 상기 호스트 장치로부터 제공된 데이터를 저장하거나, 상기 불휘발성 메모리 장치로부터 독출된 데이터를 상기 호스트 장치로 제공하도록 구성된 컨트롤러; 및
    내부에서 사용될 전원을 생성하기 위한 전원 블럭을 포함하며, 상기 호스트 장치와 상기 컨트롤러를 인터페이싱하도록 구성된 인터페이스 유닛을 포함하되,
    상기 컨트롤러는 절전 모드로 동작하는 동안 상기 인터페이스 유닛에 전원 공급이 중단되도록 상기 전원 블럭을 제어하도록 구성된 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 절전 모드 진입 요청이 제공된 이후에 상기 인터페이스 유닛으로의 전원 공급을 제어하기 위한 인터페이스 전원 신호를 비활성화하고,
    상기 전원 블럭은 상기 비활성화된 인터페이스 전원 신호에 따라서 상기 인터페이스 유닛의 기능 블럭에 공급될 전원을 미생성하도록 구성된 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 컨트롤러는 상기 절전 모드 진입 요청이 제공된 이후에 상기 호스트 장치로부터 제공되는 활성화된 인터페이스 제어 신호에 따라서 상기 인터페이스 전원 신호를 비활성화하도록 구성된 데이터 저장 장치.
  18. 제16항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 액티브 모드 진입 요청이 제공된 이후에 상기 인터페이스 전원 신호를 활성화하고,
    상기 전원 블럭은 상기 활성화된 인터페이스 전원 신호에 따라서 상기 인터페이스 유닛의 기능 블럭에 전원 공급을 재개하도록 구성된 데이터 저장 장치.
  19. 제16항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 리셋 신호가 제공되면 상기 인터페이스 전원 신호를 활성화하고,
    상기 전원 블럭은 상기 활성화된 인터페이스 전원 신호에 따라서 상기 인터페이스 유닛의 기능 블럭에 전원 공급을 재개하도록 구성된 데이터 저장 장치.
  20. 제15항에 있어서,
    상기 컨트롤러의 제어에 따라서 상기 불휘발성 메모리 장치 및 상기 컨트롤러에 전원을 공급하도록 구성된 전원 공급기를 더 포함하는 데이터 저장 장치.
KR1020130097804A 2013-08-19 2013-08-19 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 KR20150020843A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130097804A KR20150020843A (ko) 2013-08-19 2013-08-19 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US14/093,321 US20150052374A1 (en) 2013-08-19 2013-11-29 Data storage device and data processing system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130097804A KR20150020843A (ko) 2013-08-19 2013-08-19 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20150020843A true KR20150020843A (ko) 2015-02-27

Family

ID=52467707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130097804A KR20150020843A (ko) 2013-08-19 2013-08-19 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Country Status (2)

Country Link
US (1) US20150052374A1 (ko)
KR (1) KR20150020843A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050195A (ko) * 2016-11-04 2018-05-14 삼성전자주식회사 저장 장치 및 이를 포함하는 데이터 처리 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156222B1 (ko) * 2013-12-24 2020-09-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050195A (ko) * 2016-11-04 2018-05-14 삼성전자주식회사 저장 장치 및 이를 포함하는 데이터 처리 시스템

Also Published As

Publication number Publication date
US20150052374A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
US9286985B2 (en) Semiconductor device with power mode transitioning operation
US8923088B2 (en) Solid state storage device with sleep control circuit
KR102140592B1 (ko) 데이터 저장 장치
KR102114109B1 (ko) 데이터 저장 장치
EP3872641B1 (en) Storage device and method of operating the storage device
US11514955B2 (en) Power management integrated circuit with dual power feed
KR20150074550A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
KR102225313B1 (ko) 데이터 저장 장치의 동작 방법
US10666419B2 (en) Semiconductor circuit and semiconductor system
US20160062690A1 (en) Data storage device, data processing system including the same, and operating method thereof
US9324444B2 (en) Data storage device
US11630587B2 (en) Storage device and a data backup method thereof
KR20150057397A (ko) 데이터 저장 장치
KR20110026800A (ko) 데이터 저장 장치 및 그것을 구비한 컴퓨터 시스템
KR20150020843A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
KR102155611B1 (ko) 데이터 저장 장치
KR20170142483A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11977746B2 (en) Storage device and a data backup method thereof
US20170372759A1 (en) Active control circuit, internal voltage generation circuit, memory apparatus and system using the same
CN117707432A (zh) 实现NVMe协议的功耗状态的方法及存储设备
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법
JP2004038796A (ja) 多機能ｉｃカード及びその制御方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid