KR20170110810A - 데이터 처리 시스템 및 그것의 동작 방법 - Google Patents

데이터 처리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170110810A
KR20170110810A KR1020160035043A KR20160035043A KR20170110810A KR 20170110810 A KR20170110810 A KR 20170110810A KR 1020160035043 A KR1020160035043 A KR 1020160035043A KR 20160035043 A KR20160035043 A KR 20160035043A KR 20170110810 A KR20170110810 A KR 20170110810A
Authority
KR
South Korea
Prior art keywords
data
area
control unit
shared area
memory
Prior art date
Application number
KR1020160035043A
Other languages
English (en)
Other versions
KR102595233B1 (ko
Inventor
신숭선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160035043A priority Critical patent/KR102595233B1/ko
Priority to US15/210,704 priority patent/US10747462B2/en
Publication of KR20170110810A publication Critical patent/KR20170110810A/ko
Application granted granted Critical
Publication of KR102595233B1 publication Critical patent/KR102595233B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Abstract

본 발명은 저장 매체로서 불휘발성 메모리 장치를 사용하는 데이터 저장 장치를 포함하는 데이터 처리 시스템 및 그것의 동작 방법에 관한 것이다. 상기 데이터 처리 시스템은, 독점 영역과 공유 영역을 포함하는 제1 휘발성 메모리와, 제1 컨트롤 유닛을 포함하는 호스트 장치; 및 제2 컨트롤 유닛을 포함하고, 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하는 데이터 저장 장치를 포함하되, 상기 제1 컨트롤 유닛은, 식별 정보와 상태 정보를 포함하는 헤더 정보를 상기 데이터 저장 장치에 저장될 데이터에 부가하고, 상기 제2 컨트롤 유닛의 요청에 따라서 상기 헤더 정보가 부가된 상기 데이터를 상기 공유 영역에 저장한다.

Description

데이터 처리 시스템 및 그것의 동작 방법{DATA PROCESSING SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 저장 매체로서 불휘발성 메모리 장치를 사용하는 데이터 저장 장치를 포함하는 데이터 처리 시스템 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 호스트 장치의 휘발성 메모리 장치를 공유하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은, 독점 영역과 공유 영역을 포함하는 제1 휘발성 메모리와, 제1 컨트롤 유닛을 포함하는 호스트 장치; 및 제2 컨트롤 유닛을 포함하고, 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하는 데이터 저장 장치를 포함하되, 상기 제1 컨트롤 유닛은, 식별 정보와 상태 정보를 포함하는 헤더 정보를 상기 데이터 저장 장치에 저장될 데이터에 부가하고, 상기 제2 컨트롤 유닛의 요청에 따라서 상기 헤더 정보가 부가된 상기 데이터를 상기 공유 영역에 저장한다.
본 발명의 실시 예에 따른 독점 영역과 공유 영역을 포함하는 제1 휘발성 메모리와, 제1 컨트롤 유닛을 포함하는 호스트 장치; 및 제2 휘발성 메모리, 버퍼 영역과 메인 영역을 포함하는 불휘발성 메모리 장치 및 제2 컨트롤 유닛을 포함하는 데이터 저장 장치를 포함하는 데이터 처리 시스템의 동작 방법은, 상기 제1 컨트롤 유닛은, 식별 정보와 상태 정보를 포함하는 헤더 정보를 상기 데이터 저장 장치에 저장될 데이터에 부가하고, 상기 제2 컨트롤 유닛의 요청에 따라서 상기 헤더 정보가 부가된 상기 데이터를 상기 공유 영역에 저장하고, 상기 제2 컨트롤 유닛은 상기 상태 정보에 근거하여 상기 공유 영역에 저장된 데이터를, 상기 공유 영역에서 상기 버퍼 영역으로 이동시키거나, 상기 공유 영역에서 상기 메인 영역으로 이동시킨다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 휘발성 메모리 장치가 확장될 수 있고, 확장된 메모리 영역을 이용한 단계적 데이터 저장 동작이 수행될 수 있기 때문에, 데이터 저장 장치의 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 버퍼 프로그램과 메인 프로그램을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 확장된 저장 장치 메모리를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 호스트 장치의 데이터 생성을 설명하기 위한 도면이다.
도 5는 공유 영역에 저장되는 데이터의 헤더 정보를 설명하기 위한 도면이다.
도 6 내지 도 8은 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 저장 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(1000)은 호스트 장치(100)를 포함할 수 있다. 호스트 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 전자 장치들을 포함할 수 있다.
호스트 장치(100)는 호스트 장치 컨트롤 유닛(110)과 호스트 장치 휘발성 메모리(120)를 포함할 수 있다. 설명의 편의를 위해서, 호스트 장치 휘발성 메모리(120)는 "호스트 메모리(120)"로 칭해질 것이다. 호스트 메모리(120)가 호스트 장치 컨트롤 유닛(110)의 외부에 구성되는 것으로 도시되어 있으나, 호스트 메모리(120)는 호스트 장치 컨트롤 유닛(110)에 포함될 수 있다.
호스트 장치 컨트롤 유닛(110)은 호스트 장치(100)의 제반 동작을 제어할 수 있다. 호스트 장치 컨트롤 유닛(110)은 호스트 메모리(120)의 독점 영역(121)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 호스트 장치 컨트롤 유닛(110)은 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)로 구성될 수 있다.
호스트 메모리(120)는 호스트 장치 컨트롤 유닛(110)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 호스트 메모리(120)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 호스트 메모리(120)는 호스트 장치 컨트롤 유닛(110)의 동작 메모리(working memory)로서 동작할 수 있다. 호스트 메모리(120)는 DRAM 또는 SRAM과 같은 랜덤 액세스 메모리로 구성될 수 있다.
호스트 메모리(120)는 독점 영역(121)과 공유 영역(123)으로 구분될 수 있다.
독점 영역(121)은 호스트 장치 컨트롤 유닛(110)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 독점 영역(121)은 호스트 장치 컨트롤 유닛(110)에게 사용 권한이 독점적으로 부여된 메모리 영역일 수 있다.
공유 영역(123)은, 호스트 장치 컨트롤 유닛(110) 그리고 데이터 저장 장치(200)의 컨트롤러(300), 즉, 저장 장치 컨트롤 유닛(420) 모두에 의해서 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 공유 영역(123)은 호스트 장치 컨트롤 유닛(110) 그리고 저장 장치 컨트롤 유닛(420) 모두에게 사용 권한이 부여된 메모리 영역일 수 있다. 또는, 공유 영역(123)은 저장 장치 컨트롤 유닛(420)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 공유 영역(123)은 호스트 장치(100)가 데이터 저장 장치(200)에 대여해준 메모리 영역일 수 있다.
호스트 장치 컨트롤 유닛(110)은 호스트 메모리(120)의 메모리 영역 중 일부를 공유 영역(123)으로 설정할 수 있다. 호스트 장치 컨트롤 유닛(110)에 의해서 공유 영역(123)이 설정될 때마다, 공유 영역(123)의 크기는 고정되거나 가변될 수 있다. 호스트 장치 컨트롤 유닛(110)은 공유 영역(123)으로 설정된 메모리 영역의 크기 정보 또는 어드레스 정보를 호스트 인터페이스(HIF)를 통해서 데이터 저장 장치(120)로 제공할 수 있다.
데이터 처리 시스템(1000)은 데이터 저장 장치(200)를 포함할 수 있다. 데이터 저장 장치(200)는 호스트 장치(100)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(200)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(200)는 호스트 장치(100)와의 전송 프로토콜을 의미하는 호스트 인터페이스(HIF)에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(200)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(200)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(200)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(200)는 불휘발성 메모리 장치(300)를 포함할 수 있다.
불휘발성 메모리 장치(300)는 데이터 저장 장치(200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
불휘발성 메모리 장치(300)는 버퍼 영역(311)과 메인 영역(313)을 포함하는 메모리 셀 영역(310)을 포함할 수 있다. 버퍼 영역(311)과 메인 영역(313) 각각은 복수의 메모리 셀들을 포함할 수 있다.
메모리 셀들 각각은 셀당 1-비트의 데이터를 저장할 수 있는 싱글 레벨 셀(single level cell: SLC)로 구성될 수 있다. 싱글 레벨 셀(SLC)은 소거 상태의 문턱 전압을 갖도록 소거되거나, 하나의 프로그램 상태에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
메모리 셀들 각각은 셀당 2-비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell: MLC)로 구성될 수 있다. 멀티 레벨 셀(MLC)은 소거 상태의 문턱 전압을 갖도록 소거되거나, 복수의 프로그램 상태들 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
예시적으로, 버퍼 영역(311)에 포함된 메모리 셀들은 셀당 1-비트 데이터를 저장할 수 있고, 메인 영역(313)에 포함된 메모리 셀들은 셀당 2-비트 이상의 데이터를 저장할 수 있다. 다른 예로서, 버퍼 영역(311)에 포함된 메모리 셀들은 셀당 2-비트 데이터를 저장할 수 있고, 메인 영역(313)에 포함된 메모리 셀들은 셀당 3-비트 이상의 데이터를 저장할 수 있다. 즉, 버퍼 영역(311)에 포함된 메모리 셀들의 셀당 저장가능한 비트의 수는 메인 영역(313)에 포함된 메모리 셀들의 셀당 저장가능한 비트의 수보다 작을 수 있다.
버퍼 영역(311)과 메인 영역(313)에 포함된 메모리 셀들의 셀당 저장 가능한 비트의 수가 서로 다르다는 것은, 버퍼 영역(311)과 메인 영역(313)이 서로 다른 타입(type)의 메모리 장치로 구성될 수 있음을 의미할 수 있다. 예를 들면, 버퍼 영역(311)은 싱글 레벨 셀(SLC) 메모리 장치로 구성되고, 메인 영역(313)은 멀티 레벨 셀(MLC) 메모리 장치로 구성될 수 있다.
버퍼 영역(311)과 메인 영역(313)에 포함된 메모리 셀들의 셀당 저장 가능한 비트의 수가 서로 다르다는 것은, 버퍼 영역(311)과 메인 영역(313)이 하이브리드 메모리 장치에 포함된 메모리 셀 영역임을 의미할 수 있다. 하이브리드 메모리 장치란 메모리 셀이 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC) 중 어느 하나로 선택되어 사용될 수 있는 메모리 장치를 의미한다. 이러한 경우, 버퍼 영역(311)은 싱글 레벨 셀(SLC) 방식으로 사용되고, 메인 영역(313)은 멀티 레벨 셀(MLC) 방식으로 사용될 수 있다.
버퍼 영역(311)에 포함된 메모리 셀들은 메인 영역(313)에 포함된 메모리 셀들과 서로 다른 방식으로 액세스될 수 있다. 예시적으로, 버퍼 영역(311)에 포함된 메모리 셀들이 셀당 1-비트 데이터를 저장하고, 메인 영역(313)에 속한 메모리 셀들이 셀당 2-비트 데이터를 저장하는 경우를 가정하자. 이러한 경우, 버퍼 영역(311)에 포함된 메모리 셀들은 싱글 레벨 셀(SLC) 방식으로 프로그램되고, 메인 영역(313)에 포함된 메모리 셀들은 멀티 레벨 셀(MLC) 방식으로 프로그램될 수 있다. 또한, 버퍼 영역(311)에 포함된 메모리 셀들은 싱글 레벨 셀(SLC) 방식으로 읽혀지고, 메인 영역(313)에 포함된 메모리 셀들은 멀티 레벨 셀(MLC) 방식으로 읽혀질 수 있다.
버퍼 영역(311)에 포함된 메모리 셀들의 셀당 저장 가능한 비트의 수가 메인 영역(313)에 포함된 메모리 셀들의 셀당 저장 가능한 비트 수보다 작기 때문에, 버퍼 영역(311)에 포함된 메모리 셀들의 프로그램 속도는 메인 영역(313)에 포함된 메모리 셀들의 프로그램 속도보다 빠를 수 있다.
도 2에 도시된 바와 같이, 컨트롤러(200)는 버퍼 영역(311)과 메인 영역(313)의 특성을 이용하여, 버퍼 프로그램 동작(BP)과 메인 프로그램 동작(MP)을 수행할 수 있다.
즉, 컨트롤러(200)는 호스트 장치(400)로부터 쓰기 요청된 데이터(이하, 쓰기 데이터라 칭함)를 버퍼 영역(311)에 우선적으로 프로그램할 수 있다. 이를 버퍼 프로그램 동작(BP)이라 정의한다. 버퍼 프로그램 동작(BP)에 사용되는 버퍼 영역(311)은 로그 영역이라 불릴 수 있다.
컨트롤러(200)는 버퍼 프로그램 동작(BP)을 완료하고, 쓰기 요청에 대한 응답을 호스트 장치(400)로 전송할 수 있다. 컨트롤러(200)는 호스트 장치(400)의 쓰기 요청에 대해 응답을 전송한 이후에, 버퍼 영역(311)에 저장된 쓰기 데이터를 메인 영역(313)으로 이동시킬 수 있다. 예를 들면, 컨트롤러(200)는, 호스트 장치(400)로부터 요청이 없는 유휴 시간 동안, 버퍼 영역(311)에 저장된 쓰기 데이터를 읽고, 읽혀진 쓰기 데이터를 메인 영역(313)에 프로그램할 수 있다. 이를 메인 프로그램 동작(MP)이라 정의한다. 메인 프로그래램 동작(MP)에 사용되는 메인 영역(313)은 데이터 영역 또는 영구 저장 영역이라 불릴 수 있다.
데이터 저장 장치(200)는 컨트롤러(400)를 포함할 수 있다. 컨트롤러(400)는 호스트 인터페이스 유닛(410), 저장 장치 컨트롤 유닛(420), 저장 장치 휘발성 메모리(430) 및 메모리 컨트롤 유닛(440)을 포함할 수 있다. 설명의 편의를 위해서, 저장 장치 휘발성 메모리(430)는 "저장 장치 메모리(430)"로 칭해질 것이다.
호스트 인터페이스 유닛(410)은 호스트 장치(100)와 데이터 저장 장치(200)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(410)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치(100)와 통신할 수 있다.
저장 장치 컨트롤 유닛(420)은 컨트롤러(400)의 제반 동작을 제어할 수 있다. 저장 장치 컨트롤 유닛(420)은 저장 장치 메모리(430)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 저장 장치 컨트롤 유닛(220)은 호스트 인터페이스 유닛(210)을 통해서 전송된 호스트 장치(100)의 리퀘스트를 분석하고 처리할 수 있다. 저장 장치 컨트롤 유닛(110)은 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)로 구성될 수 있다.
저장 장치 메모리(430)는 저장 장치 컨트롤 유닛(420)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 저장 장치 메모리(430)는 저장 장치 컨트롤 유닛(420)에게 사용 권한이 독점적으로 부여된 메모리 영역일 수 있다. 저장 장치 메모리(430)는 DRAM 또는 SRAM과 같은 랜덤 액세스 메모리로 구성될 수 있다.
저장 장치 메모리(430)는 저장 장치 컨트롤 유닛(420)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 저장 장치 메모리(430)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 저장 장치 메모리(430)는 저장 장치 컨트롤 유닛(420)의 동작 메모리(working memory)로서 동작할 수 있다.
저장 장치 메모리(430)는 호스트 장치(100)로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치(100)로 전송될 데이터를 임시 저장할 수 있다. 즉, 저장 장치 메모리(430)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
메모리 컨트롤 유닛(440)은 저장 장치 컨트롤 유닛(420)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(440)은 불휘발성 메모리 장치(300)의 동작을 제어하기 위한 제어 신호들, 예를 들면, 커맨드, 어드레스, 클럭 신호 등을 생성하고, 불휘발성 메모리 장치(300)로 제공할 수 있다. 메모리 컨트롤 유닛(440)은 메모리 인터페이스 유닛으로도 불릴 수 있다.
도 3은 본 발명의 실시 예에 따른 확장된 저장 장치 메모리를 설명하기 위한 도면이다.
앞서 설명한 바와 같이, 공유 영역(123)은 호스트 장치 컨트롤 유닛(110)과 저장 장치 컨트롤 유닛(420)에 의해서 액세스 또는 사용될 수 있는 공유 가능한 메모리 영역일 수 있다. 공유 영역(123)이 공유 가능한 메모리 영역이기 때문에, 공유 영역(123)은 저장 장치 메모리(430)의 확장 영역으로 인식되고 사용될 수 있다.
저장 장치 컨트롤 유닛(420)은 저장 장치 메모리(430)의 메모리 영역을 독점적으로 사용할 수 있는 메모리 영역으로 인식하고 어드레스를 할당할 수 있다. 예를 들면, 저장 장치 컨트롤 유닛(420)은 저장 장치 메모리(430)의 크기에 따라서 저장 장치 메모리(430)를 액세스하기 위한 어드레스, 즉, 로컬 어드레스들(ADD0~ADDm)을 할당할 수 있다.
또한, 저장 장치 컨트롤 유닛(420)은 공유 영역(123)을 확장된 메모리 영역으로 인식하고 어드레스를 할당할 수 있다. 예를 들면, 저장 장치 컨트롤 유닛(420)은 공유 영역(123)의 크기에 따라서 공유 영역(123)을 액세스하기 위한 어드레스, 즉, 리모트 어드레스들(ADD(m+1)~ADDn)을 할당할 수 있다.
저장 장치 컨트롤 유닛(420)은 로컬 어드레스들(ADD0~ADDm)과 리모트 어드레스들(ADD(m+1)~ADDn)의 순차적인 할당을 통해서 저장 장치 메모리(430)와 공유 영역(123)을 하나의 메모리 영역으로 인식할 수 있다. 즉, 저장 장치 컨트롤 유닛(420)은 확장 메모리(EXTM)를 사용 가능한 메모리 영역으로 인식할 수 있다.
저장 장치 컨트롤 유닛(420)은, 호스트 장치 컨트롤 유닛(110)으로부터 데이터 쓰기 요청이 있을 때, 확장 메모리(EXTM)의 공유 영역(123)을 데이터 버퍼 메모리로 사용할 수 있다. 즉, 저장 장치 컨트롤 유닛(420)은 확장 메모리(EXTM)의 공유 영역(123)을 이용해서 호스트 장치 컨트롤 유닛(110)으로부터 쓰기 요청된 데이터를 저장할 수 있다. 예를 들면, 저장 장치 컨트롤 유닛(420)은, 공유 영역(123)에 데이터를 저장하도록 호스트 장치 컨트롤 유닛(110)에 요청하고, 공유 영역(123)에 저장된 데이터를 버퍼 영역(311)에 저장하고 그리고 버퍼 영역(311)에 저장된 데이터를 메인 영역(313)에 저장하는 단계적 저장 동작을 수행할 수 있다. 저장 장치 컨트롤 유닛(420)의 단계적 저장 동작은 이하에서 상세히 설명될 것이다.
도 4는 본 발명의 실시 예에 따른 호스트 장치의 데이터 생성을 설명하기 위한 도면이다. 그리고 도 5는 공유 영역에 저장되는 데이터의 헤더 정보를 설명하기 위한 도면이다.
호스트 메모리(120)의 독점 영역(121)에 로딩된 소프트웨어는 사용자의 제어에 따라서 호스트 장치 컨트롤 유닛(110)에 의해서 구동될 수 있다. 소프트웨어는 자원 할당을 위해서 태스크(TSK)라 불리는 단위로 구동될 수 있다. 호스트 장치 컨트롤 유닛(110)과, 호스트 장치 컨트롤 유닛(110)에 의해서 구동되는 소프트웨어, 즉, 태스크(TSK)는 이하에서 동일시될 수 있다.
태스크(TSK)는 사용자의 제어에 따르는 연산을 처리하고 데이터(D)를 생성할 수 있다. 태스크(TSK)는 데이터(D)에 헤더 정보(H)를 부가할 수 있다. 데이터(D)와 헤더 정보(H)를 포함하는 데이터(DT)를 데이터 저장 장치(200)에 저장하고자 하는 경우, 태스크(TSK)는(즉, 호스트 장치 컨트롤 유닛(110)은), 저장 장치 컨트롤 유닛(420)의 요청에 따라서, 데이터(DT)를 공유 영역(123)에 저장할 수 있다.
태스크(TSK)는 자신에 의해서 생성된 데이터임을 나타내는 식별 정보(ID)를 헤더 정보(H)로서 데이터(D)에 부가할 수 있다. 태스크(TSK)는, 처리하는 연산에 따라서, 여러 개의 데이터를 생성할 수 있다. 이러한 경우, 태스크(TSK)는 동일한 식별 정보(ID)를 여러 개의 데이터에 부가할 수 있다. 즉, 동일한 식별 정보(ID)가 부여된 여러 개의 데이터는 동일한 태스크(TSK)에 의해서 생성된 것을 의미할 수 있다.
태스크(TSK)는 데이터의 상태 정보(ST)를 헤더 정보(H)로서 데이터(D)에 부가할 수 있다. 도 5에 도시된 바와 같이, 상태 정보(ST)는 데이터의 저장을 지시하는 정보(즉, CONT, COMP 및 ABRT 중 어느 하나)를 포함할 수 있다.
예를 들면, 상태 정보(CONT)가 부가된 데이터(D)는 태스크(TSK)에 의해서 계속적으로 업데이트되는 데이터를 의미할 수 있다. 또는 상태 정보(CONT)가 부가된 데이터(D)는 완성되지 않은 데이터, 즉, 태스크(TSK)에 의해서 생성되는(또는 생성될) 여러 개의 데이터 중 하나임을 의미할 수 있다. 따라서, 상태 정보(CONT)가 부가된 데이터(D)는 저장이 대기 또는 보류될 수 있다.
다른 예로서, 상태 정보(COMP)가 부가된 데이터(D)는 태스크(TSK)에 의해서 생성이 완료된 데이터를 의미할 수 있다. 즉, 상태 정보(COMP)가 부가된 데이터(D)는 태스크(TSK)에 의해서 생성이 완성된 데이터 또는 부분적으로 생성이 완성된 데이터를 의미할 수 있다. 따라서, 상태 정보(COMP)가 부가된 데이터(D)는 바로 저장될 수 있다. 만약, 태스크(TSK)에 의해서 여러 개의 데이터가 생성된 경우, 상태 정보(COMP)가 부가된 데이터(D)와, 상태 정보(COMP)가 부가된 데이터(D)와 동일한 식별 정보(ID)를 갖는 데이터 모두는 바로 저장될 수 있다.
다른 예로서, 상태 정보(ABRT)가 부가된 데이터(D)는 태스크(TSK)에 의해서 생성이 중단된 데이터를 의미할 수 있다. 따라서, 상태 정보(ABRT)가 부가된 데이터(D)는 저장이 중단될 수 있다. 즉, 상태 정보(ABRT)가 부가된 데이터(D)는 무효(invalid) 데이터로 처리될 수 있다. 만약, 태스크(TSK)에 의해서 여러 개의 데이터가 생성된 경우, 상태 정보(ABRT)가 부가된 데이터(D)와, 상태 정보(ABRT)가 부가된 데이터(D)와 동일한 식별 정보(ID)를 갖는 데이터 모두는 저장이 중단될 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 저장 방법을 설명하기 위한 도면이다. 도 6은, 공유 영역(123)에 저장된 데이터를 버퍼 영역(311)에 버퍼 프로그램(BP)하는 저장 장치 컨트롤 유닛(420)의 저장 동작을 보여준다. 도 6을 설명함에 있어서, 설명의 편의를 위해서, 공유 영역(123)은 5개의 데이터를 저장할 수 있는 크기로 가정할 것이다.
도 6의 인덱스와 같이, 사각형으로 도시된 데이터는 식별 정보(ID)를 "1"로 부가하는 제1 태스크에 의해서 생성된 데이터를 의미하고, 육각형으로 도시된 데이터는 식별 정보(ID)를 "2"로 부가하는 제2 태스크에 의해서 생성된 데이터를 의미할 수 있다. 또한, 도 6의 인덱스와 같이, 데이터는 도시된 패턴에 따라서 상태 정보(CONT, COMP 및 ABRT 중 어느 하나)를 포함할 수 있다.
제1 태스크에 의해서 생성된 ①, ② 및 ③번 데이터와 제2 태스크에 의해서 생성된 ① 및 ②번 데이터를 저장해야 하는 저장 장치 컨트롤 유닛(420)은, 데이터를 공유 영역(123)에 저장하도록, 제1 태스크 및 제2 태스크(즉, 호스트 장치 컨트롤 유닛(110))에 요청할 수 있다. 이러한 요청에 따라서, 제1 태스크는 식별 정보(ID)로서 "1"을 갖는 ①, ② 및 ③번 데이터를 공유 영역(123)에 저장할 수 있고, 제2 태스크는 식별 정보(ID)로서 "2"를 갖는 ① 및 ②번 데이터를 공유 영역(123)에 저장할 수 있다.
앞서 언급한 가정에 따르면, 공유 영역(123)은 제1 태스크에 의해서 생성된 ①, ② 및 ③번 데이터와 제2 태스크에 의해서 생성된 ① 및 ②번 데이터로 가득 채워질 것이다. 공유 영역(123)이 데이터로 가득찬 상태에서, 제1 태스크에 의해서 생성된 ④번 데이터와 제2 태스크에 의해서 생성된 ③번 데이터를 저장해야 하는 저장 장치 컨트롤 유닛(420)은, 제1 태스크에 의해서 생성된 ④번 데이터와, 제2 태스크에 의해서 생성된 ③번 데이터를 저장하기 위해서 버퍼 프로그램을 수행할 수 있다.
즉, 저장 장치 컨트롤 유닛(420)은, 공유 영역(123)에 저장된 데이터 중에서 상태 정보(CONT)가 부가된 데이터, 예를 들면, 식별 정보(ID) "1"을 갖는 ①번 데이터와, 식별 정보(ID) "2"를 갖는 ①번 데이터를 희생 데이터(VIC)로 선택할 수 있다. 저장 장치 컨트롤 유닛(420)은 식별 정보(ID) "1"을 갖는 ①번 데이터와, 식별 정보(ID) "2"를 갖는 ①번 데이터를 공유 영역(123)에서 읽어오고, 버퍼 영역(311)에 저장할 수 있다. 그리고 저장 장치 컨트롤 유닛(420)은, 식별 정보(ID) "1"을 갖는 ④번 데이터와, 식별 정보(ID) "2"를 갖는 ③번 데이터를 공유 영역(123)에 저장하도록, 제1 태스크 및 제2 태스크(즉, 호스트 장치 컨트롤 유닛(110))에 요청할 수 있다.
공유 영역(123)이 가득찬 경우에, 이러한 동작을 통해서, 상태 정보(CONT)가 부가된 데이터 중에서 적어도 하나는 공유 영역(123)에서 버퍼 영역(311)으로 이동될 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 저장 방법을 설명하기 위한 도면이다. 도 7은, 상태 정보(COMP)가 부가된 데이터에 의해서 메인 프로그램(MP) 동작을 수행하는 저장 장치 컨트롤 유닛(420)의 저장 동작을 보여준다. 도 7을 설명함에 있어서, 제1 태스크에 의해서 생성된 ① 및 ②번 데이터와, 제2 태스크에 의해서 생성된 ①, ② 및 ③번 데이터는, 도 6에서 설명된 것과 같이, 버퍼 영역(311)에 버퍼 프로그램된 것을 가정할 것이다.
도 7의 인덱스와 같이, 사각형으로 도시된 데이터는 식별 정보(ID)를 "1"로 부가하는 제1 태스크에 의해서 생성된 데이터를 의미하고, 육각형으로 도시된 데이터는 식별 정보(ID)를 "2"로 부가하는 제2 태스크에 의해서 생성된 데이터를 의미할 수 있다. 또한, 도 7의 인덱스와 같이, 데이터는 도시된 패턴에 따라서 상태 정보(CONT, COMP 및 ABRT 중 어느 하나)를 포함할 수 있다.
제1 태스크에 의해서 생성된 ③, ④ 및 ⑤번 데이터와 제2 태스크에 의해서 생성된 ④ 및 ⑤번 데이터를 저장해야 하는 저장 장치 컨트롤 유닛(420)은, 데이터를 공유 영역(123)에 저장하도록, 제1 태스크 및 제2 태스크(즉, 호스트 장치 컨트롤 유닛(110))에 요청할 수 있다. 이러한 요청에 따라서, 제1 태스크는 식별 정보(ID) "1"을 갖는 ③, ④ 및 ⑤번 데이터를 공유 영역(123)에 저장할 수 있고, 제2 태스크는 식별 정보(ID) "2"를 갖는 ④ 및 ⑤번 데이터를 공유 영역(123)에 저장할 수 있다.
저장 장치 컨트롤 유닛(420)은, 공유 영역(123)에 저장된 데이터의 상태 정보(ST)를 체크할 수 있다. 예시된 바와 같이, 식별 정보(ID) "2"를 갖는 ⑤번 데이터는 상태 정보(COMP)가 부가된 데이터일 수 있다. 식별 정보(ID) "2"를 갖는 ⑤번 데이터의 상태 정보(COMP)에 근거하여, 저장 장치 컨트롤 유닛(420)은 제2 태스크에 의해서 데이터의 생성이 완료된 것으로 또는 부분적으로 완료된 것으로 판단할 수 있다. 저장 장치 컨트롤 유닛(420)은, 제2 태스크에 의해서 생성된 데이터를 영구히 저장하기 위해서, 상태 정보(COMP)가 부가된 식별 정보(ID) "2"를 갖는 ⑤번 데이터와, 상태 정보(COMP)가 부가된 ⑤번 데이터와 동일한 식별 정보(ID) "2"를 갖는 ①, ②, ③ 및 ④번 데이터 모두를 메인 영역(313)에 플러쉬(flush)(FL)하는 메인 프로그램을 수행할 수 있다.
즉, 저장 장치 컨트롤 유닛(420)은 식별 정보(ID) "2"를 갖는 ①, ② 및 ③번 데이터를 버퍼 영역(311)에서 읽어오고, 식별 정보(ID) "2"를 갖는 ④ 및 ⑤번 데이터를 공유 영역(123)에서 읽어올 수 있다. 그리고 저장 장치 컨트롤 유닛(420)은 읽혀진 데이터 모두를 메인 영역(313)에 저장할 수 있다.
이러한 동작을 통해서, 상태 정보(COMP)가 부가된 데이터가 적어도 하나라도 공유 영역(123)에 저장되거나 생성되면, 상태 정보(COMP)가 부가된 데이터와 동일한 식별 정보(ID)를 갖는 모든 데이터는 공유 영역(123)과 버퍼 영역(311)에서 메인 영역(313)으로 바로 이동될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 저장 방법을 설명하기 위한 도면이다. 도 8은, 상태 정보(ABRT)가 부가된 데이터에 의해서 데이터를 무효화 처리하는 저장 장치 컨트롤 유닛(420)의 저장 동작을 보여준다. 도 8을 설명함에 있어서, 제1 태스크에 의해서 생성된 ①, ② 및 ③번 데이터와, 제2 태스크에 의해서 생성된 ① 및 ②번 데이터는, 도 6에서 설명된 것과 같이, 버퍼 영역(311)에 버퍼 프로그램된 것을 가정할 것이다.
도 8의 인덱스와 같이, 사각형으로 도시된 데이터는 식별 정보(ID)를 "1"로 부가하는 제1 태스크에 의해서 생성된 데이터를 의미하고, 육각형으로 도시된 데이터는 식별 정보(ID)를 "2"로 부가하는 제2 태스크에 의해서 생성된 데이터를 의미할 수 있다. 또한, 도 8의 인덱스와 같이, 데이터는 도시된 패턴에 따라서 상태 정보(CONT, COMP 및 ABRT 중 어느 하나)를 포함할 수 있다.
제1 태스크에 의해서 생성된 ④ 및 ⑤번 데이터와 제2 태스크에 의해서 생성된 ③, ④ 및 ⑤번 데이터를 저장해야 하는 저장 장치 컨트롤 유닛(420)은, 데이터를 공유 영역(123)에 저장하도록, 제1 태스크 및 제2 태스크(즉, 호스트 장치 컨트롤 유닛(110))에 요청할 수 있다. 이러한 요청에 따라서, 제1 태스크는 식별 정보(ID) "1"을 갖는 ④ 및 ⑤번 데이터를 공유 영역(123)에 저장할 수 있고, 제2 태스크는 식별 정보(ID) "2"를 갖는 ③, ④ 및 ⑤번 데이터를 공유 영역(123)에 저장할 수 있다.
저장 장치 컨트롤 유닛(420)은, 공유 영역(123)에 저장된 데이터의 상태 정보(ST)를 체크할 수 있다. 예시된 바와 같이, 식별 정보(ID) "1"을 갖는 ⑤번 데이터는 상태 정보(ABRT)가 부가된 데이터일 수 있다. 식별 정보(ID) "1"을 갖는 ⑤번 데이터의 상태 정보(COMP)에 근거하여, 저장 장치 컨트롤 유닛(420)은 제1 태스크에 의해서 데이터의 생성이 중단된 것으로 판단할 수 있다. 저장 장치 컨트롤 유닛(420)은, 제1 태스크에 의해서 생성된 데이터가 영구히 저장되지 않도록하기 위해서, 상태 정보(ABRT)가 부가된 식별 정보(ID) "1"을 갖는 ⑤번 데이터와, 상태 정보(ABRT)가 부가된 ⑤번 데이터와 동일한 식별 정보(ID) "1"을 갖는 ①, ②, ③ 및 ④번 데이터 모두를 무효화(INV)시킬 수 있다. 즉, 저장 장치 컨트롤 유닛(420)은 식별 정보(ID) "1"을 갖는 ① 내지 ⑤번 데이터 모두를 무효화(INV) 처리할 수 있다.
이러한 동작을 통해서, 상태 정보(ABRT)가 부가된 데이터가 적어도 하나라도 공유 영역(123)에 저장되거나 생성되면, 상태 정보(ABRT)가 부가된 데이터와 동일한 식별 정보(ID)를 갖는 모든 데이터는 메인 영역(313)에 저장되지 않고, 무효 데이터로 처리될 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
호스트 장치(2100)는 독점 영역(2111)과 공유 영역(2213)으로 구분되는 휘발성 메모리(2110)를 포함할 수 있다. 공유 영역(2113)은 호스트 장치(2100)와 SSD(2200)에 의해서 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 공유 영역(2113)은 호스트 장치(2100)와 데이터 저장 장치(2200) 모두에게 사용 권한이 부여된 메모리 영역일 수 있다. 사용 권한이 공유됨에 따라서, 공유 영역(2113)은 SSD(2200)의 휘발성 메모리 장치(도 10의 2215 참조) 또는 버퍼 메모리 장치(2220)의 확장 영역으로 인식되고, 사용될 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260) 및 통합 영역 액세스 컨트롤러(2270)를 포함할 수 있다.
SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어할 수 있다. 또한, SSD 컨트롤러(2210)는, 도 6 내지 도 8을 참조하여 설명된 본 발명의 실시 예에 따른 단계적 저장 동작을 수행할 수 있다. 따라서, SSD(2200)의 동작 속도가 향상될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss), UFS(universal flash storage) 등의 커넥터로 구성될 수 있다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스(2211), 호스트 인터페이스(2212), ECC 유닛(2213), 마이크로 컨트롤 유닛(2214), 그리고 램(2215)을 포함할 수 있다.
메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스(2211)는 마이크로 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(2211)는 마이크로 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스(2212)는 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스(2212)는 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
1000 : 데이터 처리 시스템
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 저장 장치 컨트롤 유닛
230 : 저장 장치 휘발성 메모리
240 : 메모리 컨트롤 유닛
300 : 불휘발성 메모리 장치
310 : 메모리 셀 영역
311 : 버퍼 영역
313 : 메인 영역
400 : 호스트 장치
410 : 호스트 장치 컨트롤 유닛
420 : 호스트 장치 휘발성 메모리
421 : 독점 영역
423 : 공유 영역

Claims (16)

  1. 독점 영역과 공유 영역을 포함하는 제1 휘발성 메모리와, 제1 컨트롤 유닛을 포함하는 호스트 장치; 및
    제2 컨트롤 유닛을 포함하고, 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하는 데이터 저장 장치를 포함하되,
    상기 제1 컨트롤 유닛은, 식별 정보와 상태 정보를 포함하는 헤더 정보를 상기 데이터 저장 장치에 저장될 데이터에 부가하고, 상기 제2 컨트롤 유닛의 요청에 따라서 상기 헤더 정보가 부가된 상기 데이터를 상기 공유 영역에 저장하는 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 데이터 저장 장치는 제2 휘발성 메모리와, 버퍼 영역과 메인 영역을 포함하는 불휘발성 메모리 장치를 더 포함하되,
    상기 제2 컨트롤 유닛은 상기 상태 정보에 근거하여 상기 공유 영역에 저장된 데이터를, 상기 공유 영역에서 상기 버퍼 영역으로 이동시키거나, 상기 공유 영역에서 상기 메인 영역으로 이동시키는 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 제2 컨트롤 유닛은, 상기 공유 영역이 가득찬 경우에, 완성되지 않은 상태를 의미하는 제1 상태 정보가 부가된 데이터 중에서 적어도 하나를 상기 공유 영역에서 상기 버퍼 영역으로 이동시키는 데이터 처리 시스템.
  4. 제3항에 있어서,
    상기 제2 컨트롤 유닛은 상기 제1 상태 정보가 부가된 데이터 중에서 적어도 하나를 상기 공유 영역에서 읽어 오고, 읽어 온 데이터를 상기 버퍼 영역에 저장하는 데이터 처리 시스템.
  5. 제2항에 있어서,
    상기 제2 컨트롤 유닛은, 완성된 상태 또는 부분적으로 완성된 상태를 의미하는 제2 상태 정보가 부가된 데이터가 상기 공유 영역에 저장된 것으로 판단되면, 상기 제2 상태 정보가 부가된 데이터의 식별 정보와 동일한 식별 정보가 부가된 모든 데이터를 상기 공유 영역과 상기 버퍼 영역에서 상기 메인 영역으로 이동시키는 데이터 처리 시스템.
  6. 제5항에 있어서,
    상기 제2 컨트롤 유닛은, 상기 제2 상태 정보가 부가된 데이터의 식별 정보와 동일한 식별 정보가 부가된 데이터를 상기 공유 영역과 상기 버퍼 영역에서 각각 읽어 오고, 읽어 온 데이터를 상기 메인 영역에 저장하는 데이터 처리 시스템.
  7. 제2항에 있어서,
    상기 컨트롤 유닛은, 생성이 중단된 상태를 의미하는 제3 상태 정보가 부가된 데이터가 상기 공유 영역에 저장된 것으로 판단되면, 상기 제3 상태 정보가 부가된 데이터의 식별 정보와 동일한 식별 정보가 부가된 모든 데이터를 무효화 시키는 데이터 처리 시스템.
  8. 제2항에 있어서,
    상기 제2 컨트롤 유닛은 상기 공유 영역을 액세스하기 위한 리모트 어드레스들과 상기 제2 휘발성 메모리를 액세스하기 위한 로컬 어드레스들을 순차적으로 할당하는 데이터 처리 시스템.
  9. 제2항에 있어서,
    상기 버퍼 영역에 포함된 메모리 셀들의 셀당 저장 가능한 비트의 수와, 상기 메인 영역에 포함된 메모리 셀들의 셀당 저장 가능한 비트의 수는 서로 다른 데이터 처리 시스템.
  10. 제2항에 있어서,
    상기 버퍼 영역은 메모리 셀당 1-비트의 데이터를 저장하는 메모리 셀들을 포함하고,
    상기 메인 영역은 메모리 셀당 2-비트 이상의 데이터를 저장하는 메모리 셀들을 포함하는 데이터 처리 시스템.
  11. 독점 영역과 공유 영역을 포함하는 제1 휘발성 메모리와, 제1 컨트롤 유닛을 포함하는 호스트 장치; 및 제2 휘발성 메모리, 버퍼 영역과 메인 영역을 포함하는 불휘발성 메모리 장치 및 제2 컨트롤 유닛을 포함하는 데이터 저장 장치를 포함하는 데이터 처리 시스템의 동작 방법에 있어서:
    상기 제1 컨트롤 유닛은, 식별 정보와 상태 정보를 포함하는 헤더 정보를 상기 데이터 저장 장치에 저장될 데이터에 부가하고, 상기 제2 컨트롤 유닛의 요청에 따라서 상기 헤더 정보가 부가된 상기 데이터를 상기 공유 영역에 저장하고,
    상기 제2 컨트롤 유닛은 상기 상태 정보에 근거하여 상기 공유 영역에 저장된 데이터를, 상기 공유 영역에서 상기 버퍼 영역으로 이동시키거나, 상기 공유 영역에서 상기 메인 영역으로 이동시키는 데이터 처리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 제2 컨트롤 유닛은, 상기 공유 영역이 가득찬 경우에, 완성되지 않은 상태를 의미하는 제1 상태 정보가 부가된 데이터 중에서 적어도 하나를 상기 공유 영역에서 상기 버퍼 영역으로 이동시키는 데이터 처리 시스템의 동작 방법.
  13. 제12항에 있어서,
    상기 제2 컨트롤 유닛은 상기 제1 상태 정보가 부가된 데이터 중에서 적어도 하나를 상기 공유 영역에서 읽어 오고, 읽어 온 데이터를 상기 버퍼 영역에 저장하는 데이터 처리 시스템의 동작 방법.
  14. 제11항에 있어서,
    상기 제2 컨트롤 유닛은, 완성된 상태 또는 부분적으로 완성된 상태를 의미하는 제2 상태 정보가 부가된 데이터가 상기 공유 영역에 저장된 것으로 판단되면, 상기 제2 상태 정보가 부가된 데이터의 식별 정보와 동일한 식별 정보가 부가된 모든 데이터를 상기 공유 영역과 상기 버퍼 영역에서 상기 메인 영역으로 이동시키는 데이터 처리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 제2 컨트롤 유닛은, 상기 제2 상태 정보가 부가된 데이터의 식별 정보와 동일한 식별 정보가 부가된 데이터를 상기 공유 영역과 상기 버퍼 영역에서 각각 읽어 오고, 읽어 온 데이터를 상기 메인 영역에 저장하는 데이터 처리 시스템의 동작 방법.
  16. 제11항에 있어서,
    상기 컨트롤 유닛은, 생성이 중단된 상태를 의미하는 제3 상태 정보가 부가된 데이터가 상기 공유 영역에 저장된 것으로 판단되면, 상기 제3 상태 정보가 부가된 데이터의 식별 정보와 동일한 식별 정보가 부가된 모든 데이터를 무효화 시키는 데이터 처리 시스템의 동작 방법.
KR1020160035043A 2016-03-24 2016-03-24 데이터 처리 시스템 및 그것의 동작 방법 KR102595233B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160035043A KR102595233B1 (ko) 2016-03-24 2016-03-24 데이터 처리 시스템 및 그것의 동작 방법
US15/210,704 US10747462B2 (en) 2016-03-24 2016-07-14 Data processing system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160035043A KR102595233B1 (ko) 2016-03-24 2016-03-24 데이터 처리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170110810A true KR20170110810A (ko) 2017-10-12
KR102595233B1 KR102595233B1 (ko) 2023-10-30

Family

ID=59898528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035043A KR102595233B1 (ko) 2016-03-24 2016-03-24 데이터 처리 시스템 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10747462B2 (ko)
KR (1) KR102595233B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111382098A (zh) * 2018-12-28 2020-07-07 富士通个人电脑株式会社 信息处理系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928169B2 (en) * 2014-05-07 2018-03-27 Sandisk Technologies Llc Method and system for improving swap performance
KR102523967B1 (ko) * 2016-03-25 2023-04-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR102340094B1 (ko) * 2017-03-31 2021-12-17 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
JP2023012773A (ja) 2021-07-14 2023-01-26 キオクシア株式会社 メモリシステムおよび制御方法
JP7448585B2 (ja) 2022-05-31 2024-03-12 トヨタ自動車株式会社 情報処理装置、情報処理方法、及び情報処理プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169553A1 (en) * 2008-12-27 2010-07-01 Kabushiki Kaisha Toshiba Memory system, controller, and method of controlling memory system
US20130111145A1 (en) * 2011-11-02 2013-05-02 Mark Ish Mapping of valid and dirty flags in a caching system
US20130166820A1 (en) * 2011-12-22 2013-06-27 Fusion-Io, Inc. Methods and appratuses for atomic storage operations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941613B2 (en) * 2007-05-31 2011-05-10 Broadcom Corporation Shared memory architecture
KR20090102192A (ko) 2008-03-25 2009-09-30 삼성전자주식회사 메모리 시스템 및 그것의 데이터 저장 방법
KR101639672B1 (ko) * 2010-01-05 2016-07-15 삼성전자주식회사 무한 트랜잭션 메모리 시스템 및 그 동작 방법
JP5722685B2 (ja) * 2011-04-12 2015-05-27 株式会社日立製作所 半導体装置、不揮発性メモリ装置の制御方法
US9076530B2 (en) * 2013-02-07 2015-07-07 Seagate Technology Llc Non-volatile write buffer data retention pending scheduled verification
KR102156222B1 (ko) 2013-12-24 2020-09-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US9507722B2 (en) * 2014-06-05 2016-11-29 Sandisk Technologies Llc Methods, systems, and computer readable media for solid state drive caching across a host bus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169553A1 (en) * 2008-12-27 2010-07-01 Kabushiki Kaisha Toshiba Memory system, controller, and method of controlling memory system
US20130111145A1 (en) * 2011-11-02 2013-05-02 Mark Ish Mapping of valid and dirty flags in a caching system
US20130166820A1 (en) * 2011-12-22 2013-06-27 Fusion-Io, Inc. Methods and appratuses for atomic storage operations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111382098A (zh) * 2018-12-28 2020-07-07 富士通个人电脑株式会社 信息处理系统
CN111382098B (zh) * 2018-12-28 2024-02-23 富士通个人电脑株式会社 信息处理系统

Also Published As

Publication number Publication date
US20170277473A1 (en) 2017-09-28
KR102595233B1 (ko) 2023-10-30
US10747462B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
US8843697B2 (en) Operating method of data storage device
KR102595233B1 (ko) 데이터 처리 시스템 및 그것의 동작 방법
TW201732597A (zh) 資料儲存裝置和其操作方法
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20160025292A (ko) 데이터 저장 장치, 그것을 포함하는 데이터 처리 시스템 및 그것의 동작 방법
KR20150055413A (ko) 데이터 저장 장치
KR20170051563A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
US20150106573A1 (en) Data processing system
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20220103340A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102634776B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법
KR102425470B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102434840B1 (ko) 데이터 저장 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102609473B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant