TW201732597A - 資料儲存裝置和其操作方法 - Google Patents

資料儲存裝置和其操作方法 Download PDF

Info

Publication number
TW201732597A
TW201732597A TW105121073A TW105121073A TW201732597A TW 201732597 A TW201732597 A TW 201732597A TW 105121073 A TW105121073 A TW 105121073A TW 105121073 A TW105121073 A TW 105121073A TW 201732597 A TW201732597 A TW 201732597A
Authority
TW
Taiwan
Prior art keywords
access frequency
mapping
access
weight
segment
Prior art date
Application number
TW105121073A
Other languages
English (en)
Other versions
TWI716417B (zh
Inventor
宋光鍾
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201732597A publication Critical patent/TW201732597A/zh
Application granted granted Critical
Publication of TWI716417B publication Critical patent/TWI716417B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

一種資料儲存裝置，包括非揮發性記憶體裝置，其包括主映射表，該主映射表包括多個映射段；以及控制器，其包括子映射表，該子映射表僅包括主映射表的多個映射段的一部分，該控制器適用於更新主映射表的各個映射段的存取頻率；並且用於基於各個映射段的更新的存取頻率確定是否擦除子映射表的映射段。

Description

資料儲存裝置和其操作方法
本申請主張於2016年3月10日向韓國智慧財產權局提交的申請號為10-2016-0028781的韓國專利申請的優先權，其全部公開透過引用併入本文。
各種實施例一般地係關於一種半導體裝置，並且更特別地係關於一種資料儲存裝置及其操作方法。
近來，電腦環境範例轉變為普遍存在的計算系統，使得能夠隨時隨地使用電腦系統。由此，便攜電子設備，諸如行動電話、數位相機以及筆記型電腦的使用已經快速地增加。一般地，這樣的便攜電子設備使用具有記憶體裝置的資料儲存裝置。資料儲存裝置係作為便攜電子設備的次要存放裝置。
使用記憶體裝置的資料儲存裝置提供的優點是：由於不具有機械驅動部件，所以穩定性和持久性優秀、資訊存取速度高並且功耗低。具有這樣的優點的資料儲存裝置包括通用序列匯流排（USB, universal serial bus）記憶體裝置、具有各種介面的儲存卡以及固態驅動器（SSD, solid state drive）。
由於便攜電子設備播放諸如音樂檔或者視頻檔的大容量檔案，要求資料儲存裝置具有大儲存容量。資料儲存裝置使用具有高度集成的記憶體單元的記憶體裝置作為儲存介質，以確保大儲存容量，例如作為非揮發性記憶體裝置中的一個的閃速記憶體裝置。
各種實施例係關於一種能夠更有效地管理高存取請求可能性的映射表段的資料儲存裝置及其操作方法。
在一個實施例中，一種資料儲存裝置可以包括：非揮發性記憶體裝置，其包括主映射表，該主映射表包括多個映射段；以及控制器，其包括子映射表，該子映射表僅包括主映射表的多個映射段的一部分，該控制器適用於更新主映射表的各個映射段的存取頻率；並且用於基於各個映射段的更新的存取頻率確定是否擦除子映射表的映射段。
在一個實施例中，一種資料儲存裝置可以包括：非揮發性記憶體裝置，其包括主映射表，該主映射表包括多個映射段；控制單元，其適用於根據從主機裝置接收的請求控制非揮發性記憶體裝置；主隨機存取記憶體，其包括子映射表，該子映射表包括主映射表的多個映射段中的一部分映射段；以及存取頻率管理單元，其適用於更新主映射表的多個映射段的存取頻率，其中，該控制單元基於各個映射段的存取頻率確定是否擦除子映射表的映射段。
在一個實施例中，一種資料儲存裝置的操作方法，該資料儲存裝置包括主映射表的非揮發性記憶體裝置，該主映射表包括多個映射段和控制非揮發性記憶體裝置的控制器，該方法可以包括：確定是否從主機裝置請求存取；以及當從主機裝置請求存取時，更新多個映射表段中的多個映射段的存取頻率。
根據實施例，構建映射表的多個映射表段的存取頻率可以根據來自主機裝置的存取請求而即時更新，並且高存取請求可能性的映射表段可以透過參照即時更新的存取頻率載入隨機存取記憶體，由此能夠快速應答來自主機裝置的存取請求。
以下，將提供實施例的各種實例參考附圖在下文中描述資料儲存裝置及其操作方法。
然而，本發明可以不同的形式實現且不應被解釋為限於在本文中示出的實施例。而是，這些實施例作為示例被提供使得本公開將是徹底且完整的，並且將向本領域技術人員完全地表達本發明的各個方面和特徵。
將理解的是，雖然本文中術語“第一”、“第二”、“第三”等可以用於描述各種元件，這些元件不應這些術語限制。這些術語是用於區別一元件與另一元件。因此，只要不背離本發明的精神和範圍，下文描述的第一元件也可以稱為第二元件或第三元件。
附圖不一定按比例，並且在一些情況下，為了清楚地示出實施例的特徵，比例可能已經被擴大。
應理解，當被一個元件“連接至”或“聯接至”另一個元件時，可以是該元件直接地連接或聯接至另一個元件，或者兩者間存在中間元件。此外，當被一個元件被稱作在兩個元件“之間”時應當理解為，該一個元件可以是兩個元件之間的唯一的元件，或者也可以存在一個以上中間元件。
本文使用的術語僅是出於描述特定實施例而不意在限制本發明。如在本文中使用的，單數形式意在也包括複數形式，除非上下文有清楚的相反指示。此外，將理解的是，當在本說明書中使用時，術語“包括”是指提及的元件的存在，但不用於排除一個以上其他元件的存在或增加。在本文中使用時，術語“和/或”包括一個以上相關列出專案的任何和所有組合。
除非有相反說明，包括本文使用的科技術語的所有的專案具有與本發明所屬技術領域技術人員通常所理解的相同意義。此外，將理解的是，諸如在常用詞典裡定義的那些術語應當解釋為具有與其在相關技術上下文中的意義一致的意義，並且不應理解為理想化或過於正式的感覺，除非在本文中明確地如此定義。
在下列說明中，陳述了大量特殊的細節，以提供本發明的透徹理解。本發明可以在沒有部分或全部所述特殊細節的情況下實施。在其他情況下，為了不使本發明被不必要地模糊，不詳細描述公知的工藝結構和/或工藝。
還應注意，在一些情況下，對本領域技術人員顯然的是，除非另有具體說明，結合一個實施例描述的特徵或元件可以單獨使用或者與另一個實施例的其他特徵或元件組合使用。
以下，將參考附圖詳細地描述本發明的各種實施例。
圖1是示出根據本發明的一個實施例的資料儲存裝置10的方塊圖。圖2是示出圖1的非揮發性記憶體裝置100中的主映射表的示例的簡圖。圖3是示出圖1的主隨機存取記憶體220中的子映射表的示例的簡圖，並且圖4是示出圖1的子隨機存取記憶體235中的存取頻率表的簡圖。
根據圖1的實施例，資料儲存裝置10可以儲存待被主機裝置（未示出）存取的資料，主機裝置諸如行動電話、MP3播放機、筆記型電腦、桌上型電腦、遊戲機、電視（TV）、車載資訊系統等。資料儲存裝置10也可以稱作儲存系統。
資料儲存裝置10可以製造為與主機裝置電聯接的介面的協定的各種記憶體裝置中的任一種。例如，資料儲存裝置10可以構造為各種記憶體裝置中的任一種，諸如固態驅動器、MMC形式的多媒體卡、eMMC、RS-MMC和微型-MMC、SD形式的安全數位卡、小型-SD和微型-SD、通用序列匯流排（USB）儲存裝置、通用閃速儲存（UFS, universal flash storage）裝置、個人電腦儲存卡國際聯合會（PCMCIA, Personal Computer Memory Card International Association）卡型儲存裝置、周邊元件連接（PCI, peripheral component interconnection）卡型儲存裝置、高速PCI（PCI-E, PCI express）卡型儲存裝置、標準快閃記憶體（CF, compact flash）卡、智慧媒體卡、記憶棒等。
資料儲存裝置10可以被製造而作為各種封裝類型中的任一種。例如，資料儲存裝置10可以製造為各種封裝類型中的任一種，諸如封裝堆疊（POP, package-on-package）、系統級封裝（SIP, system-in-package）、片上系統（SOC, system-on-chip）、多晶片封裝（MCP, multi-chip package）、板上晶片（COB, chip-on-board）、晶片級製造封裝（WFP, wafer-level fabricated package）和晶片級堆疊封裝（WSP, wafer-level stack package）。
資料儲存裝置10可以包括非揮發性記憶體裝置100和控制器200。
非揮發性記憶體裝置100可以作為資料儲存裝置10的儲存介質操作。根據記憶體單元，非揮發性記憶體裝置100可以由各種非揮發性記憶體裝置中的任一種構造，諸如NAND閃速記憶體裝置、NOR閃速記憶體裝置、使用鐵電電容的鐵電隨機存取記憶體（FRAM, ferroelectric random access memory）、使用隧道磁電阻（TMR, tunneling magneto-resistive）層的磁隨機存取記憶體（MRAM, magnetic random access memory）、使用硫化物合金的相變隨機存取記憶體（PCRAM, phase change random access memory）和使用過渡金屬化合物的電阻式隨機存取記憶體（ReRAM, resistive random access memory）。
非揮發性記憶體裝置100可以包括主映射表MMT。主映射表MMT可以包括位址映射資訊，已將從主機裝置請求存取的邏輯區塊位址（LBA, logical block addresses）（以下，稱作邏輯位址）轉換或映射至非揮發性記憶體裝置100的物理區塊位址（PBA, physical block addresses）（以下，稱作物理位址）中。位址映射資訊可以包括邏輯區塊位址至物理區塊位址（L2P）資訊和/或物理區塊位址至邏輯區塊位址（P2L）資訊。在本實施例中，出於示例的目的，假定位址映射資訊包括L2P資訊。
根據圖2的實施例，主映射表MMT可以劃分為段單元。例如，主映射表MMT可以由多個映射表段構建。在本實施例中，出於示例的目的，假定主映射表MMT由20個映射表段MTSG0至MTSG19構建。
映射表段MTSG0至MTSG19中的每個可以包括多個L2P資訊。如圖2所示的包括在各個映射表段MTSG0至MTSG19中的L2P資訊的數量可以相同。然而，我們注意到在其他實施例中，映射表段MTSG0至MTSG19可以包括不同數量的L2P資訊。在本實施例中，出於示例的目的，假定映射表段MTSG0至MTSG19包括相同數量的L2P資訊。
例如，如圖2所示的，映射表段MTSG0至MTSG19中的每個可以包括k個L2P資訊。映射表段MTSG0至MTSG19中的每個可以由起始邏輯位址和相鄰邏輯位址的數量表示。
映射表段MTSG0至MTSG19的一部分，例如，包括最近請求存取的邏輯位址或經常被主機裝置請求存取的邏輯位址的L2P資訊的映射表段可以載入控制器200的主隨機存取記憶體220中。稍後將對此詳細地描述。
再次參照圖1，控制器200可以包括控制單元210、主隨機存取記憶體220、以及存取頻率管理單元230。
控制單元210可以控制控制器200的一般操作。控制單元210可以分析並處理從主機裝置輸入的信號、命令或者請求。例如，當從主機裝置接收讀取請求和將從其讀取資料的邏輯位址時，控制單元210可以存取非揮發性記憶體裝置100以從接收的邏輯位址讀取資料。同樣地，當從主機裝置接收寫入請求和待寫入資料的邏輯位址時，控制單元210可以基於接收的邏輯位址在非揮發性記憶體裝置100中儲存資料。由此，控制單元210可以解碼並驅動韌體或裝載於主隨機存取記憶體220的軟體。控制單元210可以以硬體形式或者硬體與軟體的組合形式實現。
主隨機存取記憶體220可以儲存將被控制單元210驅動的韌體（或者軟體）。同樣地，主隨機存取記憶體220可以儲存驅動韌體必要的資料（或者軟體），例如，中繼資料。也就是說，主隨機存取記憶體220可以作為控制單元210的工作記憶體運行。
主隨機存取記憶體220可以暫時地儲存將從主機裝置傳輸至非揮發性記憶體裝置100的資料或者從非揮發性記憶體裝置100傳輸至主機裝置的資料。換言之，主隨機存取記憶體220可以作為緩衝記憶體操作。
主隨機存取記憶體220可以包括子映射表SMT。子映射表SMT可以由包括最近請求存取的邏輯位址或經常被主機裝置請求存取的邏輯位址的L2P資訊的映射表段構建。換言之，為了快速應答來自主機裝置的存取請求，在整個非揮發性記憶體裝置100的映射表段MTSG0至MTSG19中，主隨機存取記憶體220可以儲存具有更高被主機裝置請求存取的可能性的映射表段構建的子映射表SMT。例如，主隨機存取記憶體220中的子映射表SMT由主映射表MMT的映射表段MTSG0至MTSG19中的一部分映射表段MTSG3至MTSG7構建。
這樣，由於主隨機存取記憶體220中的子映射表SMT由主映射表MMT的映射表段MTSG0至MTSG19中的一部分映射表段構建，如圖3所示，主隨機存取記憶體220中的子映射表SMT的大小小於非揮發性記憶體裝置100中主映射表MMT的大小。僅出於示例目的，圖3示出子映射表SMT的實例。我們注意到構建子映射表SMT的映射表段不需要是連續或順序的。
構建子映射表SMT的映射表段可以連續改變。例如，在子映射表SMT中不存在對應於最近請求從主機裝置存取的邏輯位址的映射表段的情況下，可以擦除構建子映射表SMT的映射表段中具有低存取頻率（例如，請求存取的可能性低）的映射表段，並且對應於最近請求從主機裝置存取的邏輯位址的映射表段可以重新儲存在擦除的空白區域。
即，為了快速應答來自主機裝置的存取請求，子映射表SMT可以持續更新以增加具有高存取請求可能性的映射表段。為了有效地更新子映射表SMT，可以計算各個映射表段的即時存取頻率。
再次參照圖1，存取頻率管理單元230可以非揮發性記憶體裝置100中的主映射表MMT各個映射表段MTSG0至MTSG19的即時存取頻率。存取頻率管理單元230可以包括子隨機存取記憶體235、存取頻率調節器233和補償信號產生器231。
子隨機存取記憶體235可以包括存取頻率表AFT。根據圖4的實施例，存取頻率表AFT可以包括各個映射表段MTSG0至MTSG19的存取頻率。雖然存取頻率可以以本實施例所示地以數位形式表示，應注意的是存取頻率的表示不僅特定限定為這樣的形式。
存取頻率調節器233可以更新各個映射表段MTSG0至MTSG19的存取頻率。例如，存取頻率調節器233可以根據來自主機裝置的存取請求或從補償信號產生器231輸入的補償信號增加或者減少各個映射表段MTSG0至MTSG19的存取頻率。例如，存取頻率調節器233可以根據來自主機裝置的最新存取請求增加或者減少各個映射表段MTSG0至MTSG19的存取頻率。
例如，如圖4所示，存取頻率調節器233可以將映射表段MTSG11的存取頻率更新為1，將映射表段MTSG12的存取頻率更新為5，將映射表段MTSG13的存取頻率更新為6，將映射表段MTSG14的存取頻率更新為4，並且將映射表段MTSG15的存取頻率更新為3。下文，作為僅出於示例目的實例，包括已經請求從主機裝置存取的邏輯位址的L2P資訊的映射表段將稱作“存取映射表段”。
存取頻率調節器233可以透過對存取映射表段、存取映射表段的在先映射表段和後續映射表段分別應用不同權重而更新存取頻率。例如，存取頻率調節器233可以對存取映射表段應於第一權重、可以對存取映射表段的後續映射表段應用小於第一權重的第二權重，並且可以對存取映射表段應用小於第一權重和第二權重的第三權重。然而，應注意的是本實施例不限於上述的權重分配。例如，第三權重可以大於第二權重。
另外，在映射表段MTSG0至MTSG19中的至少一個映射表段的存取頻率超過預定閾值的情況下，存取頻率調節器233可以使全部映射表段MTSG0至MTSG19的存取頻率減少即時預先增量從而防止溢出。即時預先增量可以指當映射表段MTSG0至MTSG19中的至少一個映射表段超過預定閾值時所增加的增量。
再次參照圖1，補償信號產生器231可以輸入生成在資料儲存裝置10內部或者控制器200內部的時脈信號CLK。補償信號產生器231可以在預定間隔的每個時脈信號CLK生成補償信號，並且可以將生成的補償信號輸出至存取頻率調節器233。
當補償信號從補償信號產生器231輸入時，存取頻率調節器233可以使全部映射表段MTSG0至MTSG19的存取頻率減少預定減量。據此，能夠防止映射表段MTSG0至MTSG19的存取頻率無限地增加。
圖5示出根據本發明的一個實施例的更新存取頻率的過程。在一個實施例中，預定時間之期間內，存取頻率的更新過程可以根據來自主機裝置的存取請求和從補償信號產生器231輸入的補償信號中的至少一個而執行。在圖5中，“索引”值0至19是指映射表段MTSG0至MTSG19，“LBA”是指請求從主機裝置存取的邏輯位址，並且“標記”從補償信號產生器231以預定時間間隔輸出的補償信號。作為示例，假定每5秒生成一次補償信號“標記”。
根據1、2和5的實施例，如果在時間T+1從主機裝置請求存取特定邏輯位址10k+n（n為包括0的正整數），存取頻率調節器233可以透過對包括請求存取的特定邏輯位址10k+n的L2P資訊的映射表段MTSG10應用3的權重，對映射表段MTSG10的後續映射表段MTSG11施加2的權重並且對映射表段MTSG10的在先映射表段MTSG9施加1的權重來更新存取頻率。
其後，如果在時間T+4從主機裝置再次請求存取特定邏輯位址8k+n（n為包括0的正整數），存取頻率調節器233可以透過對包括請求存取的特定邏輯位址10k+n的L2P資訊的映射表段MTSG8應用3的權重，對映射表段MTSG8的後續映射表段MTSG9施加2的權重，並且對映射表段MTSG8的在先映射表段MTSG7施加1的權重來更新存取頻率。
其後，如果在時間T+5從補償信號產生器231輸入補償信號，存取頻率調節器233可以使全部映射表段MTSG0至MTSG19的存取頻率減少預定減量（例如，1的減量）。此時，僅可以減少等於或者大於1的存取頻率，並且0的存取頻率可以保持為0而不減少為負值。
其後，以相似的方式，可以回應於在時間T+6、T+7、T+8、T+9和T+11來自主機裝置的特定邏輯位址12k+n、13k+n、14k+n、15k+n和12k+n的存取請求增加存取頻率，並且可以回應於在時間T+10和T+15輸入的補償信號而減少存取頻率。假定時間T+15是當前時間，圖5將示出當前存取頻率表AFT中的存取頻率。
再次參照圖1，控制單元210可以透過參考存取頻率管理單元230的子隨機存取記憶體235中的存取頻率表AFT管理主隨機存取記憶體220中的子映射表SMT。
例如，如果主機裝置請求存取特定邏輯位址，控制單元210可以透過掃描子映射表SMT確定包括特定邏輯位址的L2P資訊的映射表段是否儲存在子映射表SMT中。
如果對應於特定邏輯位址的映射表段儲存在子映射表SMT中，控制單元210可以透過參照子映射表SMT識別對應於特定邏輯位址的非揮發性記憶體裝置100的物理位址。
然而，如果對應於特定邏輯位址的映射表段未儲存在子映射表SMT中，控制單元210可以透過掃描非揮發性記憶體裝置100的整個主映射表MMT而識別對應於特定邏輯位址的非揮發性記憶體裝置100的物理位址。此時，由於特定邏輯位址是已經最近請求從主機裝置存取的邏輯位址並且未儲存在子映射表SMT中，所以控制單元210可以在掃描主映射表MMT的資訊之後，在主隨機存取記憶體220的子映射表SMT中儲存包括特定邏輯位址的L2P資訊的映射表段。
如果子映射表SMT中沒有空白區域，則已經儲存在子映射表SMT中的映射表段中的一個可以首先擦除，並且隨後對應於特定邏輯位址的映射表段可以儲存在擦除的區域中。由此，控制單元210可以透過參照存取頻率表AFT在已經儲存在子映射表SMT中的映射表段中確定擦除的映射表段。
也就是說，控制單元210可以透過參照存取頻率表AFT在已經儲存在子映射表SMT中的映射表段中擦除具有最低存取頻率的映射表段，並且可以在對應的擦除的空白區域中儲存包括已經最近請求存取的邏輯位址的L2P資訊的映射表段。以這樣的方式，子映射表SMT可以基於來自主機的最近的請求一直更新以包括具有高存取頻率的映射表段。
現在參照圖6提供根據本發明的另一個實施例的資料儲存裝置10。在本實施例中，將省略與上述實施例重複的內容的詳細描述。
根據圖6的實施例，資料儲存裝置10可以包括非揮發性記憶體裝置100和控制器200。
非揮發性記憶體裝置100可以包括主映射表MMT。
控制器200可以包括控制單元210、隨機存取記憶體220、和存取頻率管理單元230。隨機存取記憶體220可以包括子映射表SMT和存取頻率表AFT。
存取頻率管理單元230可以包括補償信號產生器231和存取頻率調節器233。存取頻率管理單元230可以更新隨機存取記憶體220中的存取頻率表AFT。例如，存取頻率調節器233可以更新隨機存取記憶體220中的存取頻率表AFT中的存取頻率。可以根據來自主機裝置（未示出）的存取請求和從補償信號產生器231輸入的補償信號中的至少一個而更新存取頻率。
圖7是根據本發明的一個實施例的資料儲存裝置的操作方法的流程圖。更具體地，圖7示出圖1或者圖6中的資料儲存裝置10的操作方法中管理映射表段的存取頻率的方法。
因此，在步驟S710，存取頻率管理單元230的存取頻率調節器233可以確定是否從主機裝置請求存取（A）或者補償信號是否從補償信號產生器231輸入（B）。作為步驟S710的確定結果，如果已經從主機裝置接收存取請求，則隨後可以執行步驟S720。在步驟S720，存取頻率調節器233可以透過對包括對應於請求從主機裝置存取的邏輯位址的L2P資訊的映射表段（下文，稱作請求存取的映射表段）施加預定權重而更新所有映射表段的存取頻率。
存取頻率調節器233可以透過對請求從主機裝置存取的存取映射表段、請求存取的映射表段的在先映射表段和後續映射表段分別應用各個預定權重而更新存取頻率。例如，待應用於請求存取的映射表段的權重可以是第一權重，待應用於請求存取的映射表段的後續映射表段的權重可以是第二權重，並且待應用於請求存取的映射表段的在先映射表段的權重可以是第三權重。同樣地，例如，第一權重可以大於第二權重並且第二權重可以大於第三權重。
在步驟S730，存取頻率調節器233可以確定映射表段的存取頻率中是否存在超過預定閾值的存取頻率。作為確定結果，當存在至少一個超過預定閾值的存取頻率時，可以執行步驟S740。否則，可以結束圖7所示的操作。
在步驟S740，存取頻率調節器233可以使所有映射表段的存取頻率減少即時預先增量。然後，可以結束圖7所示的操作。
同時，如果在步驟S710確定從補償信號產生器231輸入補償信號，則可以執行步驟S750。
在步驟S750，存取頻率調節器233可以使全部映射表段的存取頻率減少預定減量。然後，可以結束圖7所示的操作。
圖8是示出根據本發明的一個實施例的包括資料儲存裝置1200的資料處理系統1000的方塊圖。
根據圖8的實施例，資料處理系統1000可以包括主機裝置1100和資料儲存裝置1200。
資料儲存裝置1200可以包括控制器1210和非揮發性記憶體裝置1220。資料儲存裝置1200可以聯接至主機裝置1100，諸如行動電話、MP3播放機、筆記型電腦、桌上型電腦、遊戲機、電視、車載資訊系統等。資料儲存裝置1200可以是或者包括儲存系統。
控制器1210可以包括經由內部匯流排IB可操作地連接的主機介面單元1211、控制單元1212、存取頻率管理單元1213、記憶體介面單元1214、隨機存取記憶體1215、以及錯誤糾正碼（ECC, error correction code）單元1216。
存取頻率管理單元1213可以更新非揮發性記憶體裝置1220的各個映射表段的存取頻率。
隨機存取記憶體1215可作為控制單元1212的工作記憶體。隨機存取記憶體1215可作為暫時地儲存從非揮發性記憶體裝置1220讀取的資料或者主機裝置1100提供的資料的緩衝記憶體。同樣地，隨機存取記憶體1215可以載入透過對應於主機裝置1100最近存取的邏輯位址或者最常存取的邏輯位址的映射表段構建的子映射表。
控制單元1212可以透過參考存取頻率管理單元1213更新的映射表段的存取頻率有效地管理隨機存取記憶體1215中載入的子映射表。
主機介面單元1211可以連接主機裝置1100和控制器1210。例如，主機介面單元1211可透過諸如，以下的各種介面協定中的一個與主機裝置1100通信：通用序列匯流排（USB）協定、通用閃速儲存（UFS）協定、多媒體卡（MMC）協定、周邊元件連接（PCI）協議、高速PCI（PCI-E）協定、並行高級技術附件（PATA）協定、串列高級技術附件（SATA）協定、小型電腦系統介面（SCSI）協定、以及串列SCSI（SAS）協議。
記憶體介面單元1214可以連接控制器1210和非揮發性記憶體裝置1220。記憶體介面單元1214可以向非揮發性記憶體裝置1220提供命令和位址。此外，記憶體介面單元1214可以與非揮發性記憶體裝置1220交換資料。
錯誤糾正碼（ECC）單元1216可以將ECC-編碼資料被儲存在非揮發性記憶體裝置1220中。同樣地，錯誤糾正碼（ECC）單元1216可以將ECC-解碼資料從非揮發性記憶體裝置1220讀取出來。錯誤糾正碼（ECC）單元1216可以包括在記憶體介面單元1214中。
控制器1210和非揮發性記憶體裝置1220可以製造為各種資料儲存裝置中的任一種。例如，控制器1210和非揮發性記憶體裝置1220可以集成為一個半導體裝置，並且可以製造為MMC形式的多媒體卡、eMMC、RS-MMC和微型-MMC、SD形式的安全數位卡、小型-SD和微型-SD、通用序列匯流排（USB）儲存裝置、通用閃速儲存（UFS）裝置、個人電腦儲存卡國際聯合會（PCMCIA）卡型儲存裝置、標準快閃記憶體（CF）卡、智慧媒體卡、記憶棒等中的任一種。
圖9是示出根據本發明的一個實施例的包括固態驅動器（SSD）2200的資料處理系統2000的方塊圖。
根據圖9的實施例，資料處理系統2000可以包括主機裝置2100和固態驅動器（SSD）2200。
SSD可以包括SSD控制器2210、緩衝記憶體裝置2220、非揮發性記憶體裝置2231-223n、電源2240、信號連接器2250、和電源連接器2260。
SSD控制器2210可以回應於來自主機裝置2100的存取非揮發性記憶體裝置2231-223n。
緩衝記憶體裝置2220可以暫時地儲存待儲存在非揮發性記憶體裝置2231-223n中的資料。此外，緩衝記憶體裝置2220可以暫時地儲存從非揮發性記憶體裝置2231-223n讀取的資料。暫時地儲存在緩衝記憶體裝置2220中的資料可以在SSD控制器2210的控制下傳輸至主機裝置2100或者非揮發性記憶體裝置2231-223n。
非揮發性記憶體裝置2231-223n可作為SSD 2200的儲存介質。非揮發性記憶體裝置2231-223n可以透過多個通道CH1-CHn分別地聯接至SSD控制器2210。一個以上非揮發性記憶體裝置可以聯接至一個通道。聯接至各個通道的非揮發性記憶體裝置可以聯接至同一個信號和資料匯流排。
電源2240可以將透過電源連接器2260輸入的電源PWR提供至SSD 2200內部。電源2240可以包括輔助電源2241。當發生突然的斷電時，輔助電源2241可以供給電力以使SSD 2200正常地停止。輔助電源2241可以包括具有能夠充電電源PWR的大電容量的電容器。
SSD控制器2210可以透過信號連接器2250與主機裝置2100交換信號SGL。信號SGL可以包括命令、位址、資料等。信號連接器2250可以根據主機裝置2100和SSD 2200之間的介面方案，由諸如平行高級技術附件（PATA）、串列高級技術附件（SATA）、小型電腦系統介面（SCSI）、串列SCSI（SAS）、周邊元件連接PCI和高速PCI（PCI-E）協議中的一個的連接器構造。
圖10是示出圖9的SSD控制器2210的實例構造的簡圖。
根據圖10的實施例，SSD控制器2210可以包括經由內部匯流排IB可操作地連接的記憶體介面單元2211、主機介面單元2212、錯誤糾正碼（ECC）單元2213、控制單元2214、隨機存取記憶體2215、以及存取頻率管理單元2216。
記憶體介面單元2211可以向圖9的非揮發性記憶體裝置2231-223n提供控制信號，諸如指令和位址。另外記憶體介面單元2211可以與非揮發性記憶體裝置2231-223n交換資料。記憶體介面單元2211可以在控制單元2214的控制下將從圖9的緩衝記憶體裝置2220傳遞的資料分佈到各個通道CH1-CHn。此外，記憶體介面單元2211可以在控制單元2214的控制下，將從非揮發性記憶體裝置2231-223n讀取的資料轉移至緩衝記憶體裝置2220。
主機介面單元2212可以提供與主機裝置2100以特定協定通信的介面。例如，主機介面單元2212可以透過平行高級技術附件（PATA）協定、串列高級技術附件（SATA）協定、小型電腦系統介面（SCSI）協定、串列SCSI（SAS）協定、周邊元件連接PCI協定和高速PCI（PCI-E）協定中的任意一個與主機裝置2100通信。
此外，主機介面單元2212可以執行支援主機裝置2100將SSD 2200識別為硬碟驅動器（HDD, hard disk drive）的磁片模擬功能。
控制單元2214可以分析並處理從主機裝置2100輸入的信號SGL。控制單元2214可以根據用於驅動SSD 2200的韌體或者軟體控制緩衝記憶體裝置2220和非揮發性記憶體裝置2231-223n的操作。
隨機存取記憶體2215可作為控制單元2214的工作記憶體。隨機存取記憶體2215可以載入透過對應於主機裝置2100最近存取的邏輯位址或者最常存取的邏輯位址的映射表段構建的子映射表。
存取頻率管理單元2216可以更新非揮發性記憶體裝置2231-223n的各個映射表段的存取頻率。
控制單元2214可以透過參考存取頻率管理單元2216更新的映射表段的存取頻率有效地管理隨機存取記憶體2215中載入的子映射表。
ECC單元2213可以在儲存在緩衝記憶體裝置2220中的資料之中生成待傳輸至非揮發性記憶體裝置2231-223n的同位資料。生成的同位資料可以與資料一起儲存在非揮發性記憶體裝置2231-223n中。ECC單元 2213可以檢測從非揮發性記憶體裝置2231-223n讀取的資料的錯誤。當檢測的錯誤在可糾正範圍內時，ECC單元2213可以糾正檢測的錯誤。
圖11是示出根據本發明的一個實施例的安裝資料儲存裝置3300的電腦系統3000的方塊圖。
根據圖11的實施例，電腦系統3000可以包括皆電聯接至系統匯流排3700的網路介面卡3100、中央處理單元（CPU）3200、資料儲存裝置3300、隨機存取記憶體（RAM）3400、唯讀記憶體（ROM）3500、和使用者介面3600。資料儲存裝置3300可以構造為圖1或者圖6所示的資料儲存裝置10、圖8所示的資料儲存裝置1200或者圖9所示的SSD 2200。
網路介面卡3100可以提供電腦系統3000與外部網路之間的介面。中央處理單元3200可以執行驅動寄存在RAM3400或者應用程式中的作業系統的一般計算處理。
資料儲存裝置3300可以儲存電腦系統3000中需要的一般資料。例如，用於驅動電腦系統3000的作業系統、應用程式、各種程式模組、程式資料和使用者資料可以儲存在資料儲存裝置3300中。
RAM3400可作為電腦系統3000的工作記憶體。在啟動時，從資料儲存裝置3300讀取的作業系統、應用程式、驅動程式必要的各種程式模組和程式資料可以載入RAM3400中。
可以在作業系統被驅動之前啟動的基本輸入/輸出系統（BIOS, basic input/output system）儲存在ROM3500中。電腦系統3000和使用者之間的資訊交換可以透過使用者介面3600實現。
圖12是示出根據本發明的一個實施例的包括在資料儲存裝置10中的非揮發性記憶體裝置100的配置的方塊圖。
根據圖12的實施例，非揮發性記憶體裝置100可以包括記憶體單元陣列110、行解碼器120、列解碼器130、資料讀取/寫入區塊140、控制邏輯150和電壓產生器160。
記憶體單元陣列110可以包括設置在字線WL1-WLm和位線BL1-BLn互相交錯的區域的記憶體單元。記憶體單元可以分組成存取單元，諸如作為擦除單元的儲存區塊以及作為程式設計和讀取單元的頁面。
行解碼器120可以透過字線WL1-WLm聯接至記憶體單元陣列110。行解碼器120可以根據控制邏輯150的控制操作。行解碼器120可以解碼由外部裝置（未示出）提供的位址。行解碼器120可以基於解碼結果選擇和驅動字線WL1-WLm。例如，行解碼器120可以將由電壓產生器160提供的字線電壓提供至字線WL1-WLm。
列解碼器130可以透過位線BL1-BLn聯接至記憶體單元陣列110。列解碼器130可以根據控制邏輯150的控制操作。列解碼器130可以解碼外部裝置提供的位址。列解碼器130可以基於解碼結果，將位線BL1-BLn聯接至分別對應於位線BL1-BLn的資料讀取/寫入區塊140的讀取/寫入電路。同樣地，列解碼器130可以基於解碼結果驅動位線BL1-BLn。
資料讀取/寫入區塊140可以根據控制邏輯150的控制而運行。資料讀取/寫入區塊140可以根據操作模式作為寫入驅動器或者感知放大器而運行。例如，在寫入操作中，資料讀取/寫入區塊140可以操作為寫入驅動器，將外部裝置提供的資料儲存在記憶體單元陣列110中。作為另一個示例，在讀取操作中，資料讀取/寫入區塊140可以操作為感知放大器，以從記憶體單元陣列110讀取資料。
電壓產生器160可以生成待在非揮發性記憶體裝置100內部操作中使用的電壓。電壓產生器160生成的電壓可以用於記憶體單元陣列110的記憶體單元。例如，程式設計操作中生成的程式設計電壓可以適用於待執行程式設計操作的記憶體單元的字線。作為另一個示例，在擦除操作中生成的擦除電壓可以適用於待執行擦除操作的記憶體單元的阱區。作為再一個示例，讀取操作中生成的讀取電壓可以適用於待執行讀取操作的記憶體單元的字線。
控制邏輯150可以基於外部裝置提供的控制信號控制非揮發性記憶體裝置100的一般操作。例如，控制邏輯150可以控制非揮發性記憶體裝置100的主操作，諸如：例如非揮發性記憶體裝置100的讀取、寫入和擦除操作。
儘管已經如上描述了各種實施例，但是，本領域技術人員應當理解，這些實施例僅為本發明的示例。因此，本文描述的其資料儲存裝置和操作方法不應該限於該實施例。
對於本領域技術人員將明顯的是，在不脫離如申請專利範圍所限定的本發明的精神和範圍的情況下可以做出各種改變和變型。
10‧‧‧資料儲存裝置
100‧‧‧非揮發性記憶體裝置
110‧‧‧記憶體單元陣列
120‧‧‧行解碼器
130‧‧‧列解碼器
140‧‧‧資料讀取/寫入區塊
150‧‧‧控制邏輯
160‧‧‧電壓產生器
200‧‧‧控制器
210‧‧‧控制單元
220‧‧‧隨機存取記憶體
230‧‧‧存取頻率管理單元
231‧‧‧補償信號產生器
233‧‧‧存取頻率調節器
235‧‧‧子隨機存取記憶體
1000‧‧‧資料處理系統
1100‧‧‧主機裝置
1200‧‧‧資料儲存裝置
1210‧‧‧控制器
1211‧‧‧主機介面單元
1212‧‧‧控制單元
1213‧‧‧存取頻率管理單元
1214‧‧‧記憶體介面單元
1215‧‧‧隨機存取記憶體
1216‧‧‧錯誤糾正碼單元
1220‧‧‧非揮發性記憶體裝置
2000‧‧‧資料處理系統
2100‧‧‧主機裝置
2200‧‧‧固態驅動器
2210‧‧‧固態驅動器控制器
2211‧‧‧記憶體介面單元
2212‧‧‧主機介面單元
2213‧‧‧錯誤糾正碼單元
2214‧‧‧控制單元
2215‧‧‧隨機存取記憶體
2216‧‧‧存取頻率管理單元
2220‧‧‧緩衝記憶體裝置
2231~223n‧‧‧非揮發性記憶體裝置
2240‧‧‧電源
2241‧‧‧輔助電源
2250‧‧‧信號連接器
2260‧‧‧電源連接器
3000‧‧‧電腦系統
3100‧‧‧網路介面卡
3200‧‧‧中央處理單元
3300‧‧‧資料儲存裝置
3400‧‧‧隨機存取記憶體
3500‧‧‧唯讀記憶體
3600‧‧‧使用者介面
3700‧‧‧系統匯流排
A‧‧‧是否從主機裝置請求存取
B‧‧‧補償信號是否從補償信號產生器231輸入
IB‧‧‧內部匯流排
S710, S720, S730‧‧‧步驟
S740, S750‧‧‧步驟
［圖1］是示出根據本發明的一個實施例的資料儲存裝置的方塊圖。 ［圖2］是示出根據本發明的一個實施例的圖1的非揮發性記憶體裝置中的主映射表的簡圖。 ［圖3］是示出根據本發明的一個實施例的圖1的主隨機存取記憶體中的子映射表的簡圖。 ［圖4］是示出根據本發明的一個實施例的圖1的子隨機存取記憶體中存取頻率表的簡圖。 ［圖5］是示出根據本發明的一個實施例的映射表段的存取頻率的更新處理的簡圖。 ［圖6］是示出根據本發明的另一個實施例的資料儲存裝置的方塊圖。 ［圖7］是根據本發明的一個實施例的資料儲存裝置的操作方法的流程圖。 ［圖8］是示出根據本發明的一個實施例的包括資料儲存裝置的資料處理系統的方塊圖。 ［圖9］是示出根據本發明的一個實施例的包括固態驅動器（SSD）的資料處理系統的方塊圖。 ［圖10］是示出根據本發明的一個實施例的圖9的SSD控制器的方塊圖。 ［圖11］是示出根據本發明的一個實施例的包括資料儲存裝置的電腦系統的方塊圖。 ［圖12］是示出根據本發明的一個實施例的包括在資料儲存裝置中的非揮發性記憶體裝置的方塊圖。
10‧‧‧資料儲存裝置
100‧‧‧非揮發性記憶體裝置
200‧‧‧控制器
210‧‧‧控制單元
220‧‧‧主隨機存取記憶體
230‧‧‧存取頻率管理單元
231‧‧‧補償信號產生器
233‧‧‧存取頻率調節器
235‧‧‧子隨機存取記憶體

Claims (21)

  1. 一種資料儲存裝置，包括： 非揮發性記憶體裝置，其包括主映射表，該主映射表包括多個映射段；以及 控制器，其包括子映射表，該子映射表包括該主映射表的多個映射段中的一部分，其中 該控制器適用於更新該主映射表的各個映射段的存取頻率；並且 用於基於各個映射段的更新的存取頻率確定是否擦除該子映射表的映射段。
  2. 如請求項1所述的資料儲存裝置，其中該控制器包括存取頻率管理單元，該存取頻率管理單元包括： 子隨機存取記憶體，其包括存取頻率表，該存取頻率表包括主映射表的映射段的存取頻率；以及 存取頻率調節器，其適用於根據來自主機裝置的存取請求增加存取頻率。
  3. 如請求項2所述的資料儲存裝置， 其中該存取頻率管理單元進一步包括： 補償信號產生器，其適用於以預定時間間隔生成補償信號，並且將補償信號輸出至該存取頻率調節器，並且 其中，該存取頻率調節器根據補償信號使存取頻率減少預定減量。
  4. 如請求項2所述的資料儲存裝置，其中存取頻率調節器對主映射表的映射段中對應於請求從主機裝置存取的邏輯位址的第一映射段應用第一權重，對該第一映射段後續的第二映射段應用第二權重，並且對第一映射段之前的第三映射段應用第三權重，從而增加第一映射段、第二映射段和第三映射段的存取頻率。
  5. 如請求項4所述的資料儲存裝置，其中該第一權重大於該第二權重和該第三權重，並且該第二權重大於該第三權重。
  6. 如請求項2所述的資料儲存裝置，其中當存取頻率表的存取頻率中的至少一個存取頻率超過預定閾值時，存取頻率調節器使所有的存取頻率減少即時預先增量。
  7. 如請求項1所述的資料儲存裝置，其中多個映射段中的每個包括多個邏輯區塊位址至物理區塊位址（L2P）資訊。
  8. 如請求項1所述的資料儲存裝置，其中該控制器進一步包括主隨機存取記憶體，該主隨機存取記憶體包括： 存取頻率表，其包括主映射表的各個映射段的存取頻率。
  9. 如請求項8所述的資料儲存裝置，其中該存取頻率管理單元包括： 補償信號產生器，其適用於以預定時間間隔生成和輸出補償信號；以及 存取頻率調節器，其適用於根據來自主機裝置的存取請求增加存取頻率，並且根據補償信號使存取頻率減少預定減量。
  10. 如請求項1所述的資料儲存裝置，其中該子映射表被包括在控制器中的主隨機存取記憶體中。
  11. 一種資料儲存裝置，包括： 非揮發性記憶體裝置，其包括主映射表，該主映射表包括多個映射段； 控制單元，其適用於根據從主機裝置接收的請求控制非揮發性記憶體裝置； 主隨機存取記憶體，其包括子映射表，該子映射表包括主映射表的多個映射段中的一部分映射段；以及 存取頻率管理單元，其適用於更新主映射表的多個映射段的存取頻率， 其中，該控制單元基於各個映射段的存取頻率確定是否擦除子映射表的映射段。
  12. 如請求項11所述的資料儲存裝置，其中該存取頻率管理單元包括： 子隨機存取記憶體，其包括存取頻率表，該存取頻率表由主映射表的多個映射段的存取頻率組成； 補償信號產生器，其適用於以預定時間間隔生成和輸出補償信號；以及 存取頻率調節器，其適用於根據來自主機裝置的存取請求增加存取頻率，並且基於補償信號使存取頻率減少預定減量。
  13. 如請求項12所述的資料儲存裝置，其中當存取頻率表的存取頻率中的至少一個存取頻率超過預定閾值時，存取頻率調節器使所有的存取頻率減少即時預先增量。
  14. 如請求項12所述的資料儲存裝置，其中存取頻率調節器對主映射表的多個映射段中對應於請求從主機裝置存取的邏輯位址的第一映射段應用第一權重，對該第一映射段後續的第二映射段應用第二權重，並且對第一映射段之前的第三映射段應用第三權重，從而增加第一映射段、第二映射段和第三映射段的存取頻率。
  15. 如請求項14所述的資料儲存裝置，其中該第一權重大於該第二權重和該第三權重，並且該第二權重大於該第三權重。
  16. 如請求項11所述的資料儲存裝置，其中該主隨機存取記憶體進一步包括存取頻率表，該存取頻率表包括主映射表的各個映射段的存取頻率。
  17. 如請求項16所述的資料儲存裝置，其中該存取頻率管理單元包括： 補償信號產生器，其適用於以預定時間間隔生成和輸出補償信號；以及 存取頻率調節器，其適用於根據來自主機裝置的存取請求增加存取頻率，並且基於補償信號使存取頻率減少預定減量。
  18. 一種資料儲存裝置的操作方法，該資料儲存裝置包括主映射表的非揮發性記憶體裝置，該主映射表包括多個映射段和控制非揮發性記憶體裝置的控制器，該方法包括： 決定是否從主機裝置請求存取；以及 當從主機裝置請求存取時，更新多個映射段的存取頻率。
  19. 如請求項18所述的方法， 其中，該存取頻率的更新包括： 在從主機裝置請求存取時，透過對多個映射段中的請求從主機裝置存取的映射段施加預定權重而更新多個映射段的存取頻率。
  20. 如請求項19所述的方法， 其中，該存取頻率的更新包括： 對請求從主機裝置存取的映射段的在先映射段和後續映射段施加預定權重，並且 其中，當待應用於請求從主機裝置存取的映射段的權重是第一權重時，待應用於請求存取的映射段的後續映射段的權重是第二權重並且待應用於請求存取的映射段的在先映射段的權重是第三權重，該第一權重大於第二權重和該第三權重，並且該第二權重大於該第三權重。
  21. 如請求項19所述的方法，進一步包括： 當存取頻率中存在超過預定閾值的至少一個存取頻率或者當輸入補償信號時，減少所有的存取頻率。
TW105121073A 2016-03-10 2016-07-04 資料儲存裝置和其操作方法 TWI716417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160028781A KR102580820B1 (ko) 2016-03-10 2016-03-10 데이터 저장 장치 및 그것의 동작 방법
KR10-2016-0028781 2016-03-10

Publications (2)

Publication Number Publication Date
TW201732597A true TW201732597A (zh) 2017-09-16
TWI716417B TWI716417B (zh) 2021-01-21

Family

ID=59788611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121073A TWI716417B (zh) 2016-03-10 2016-07-04 資料儲存裝置和其操作方法

Country Status (4)

Country Link
US (1) US10509602B2 (zh)
KR (1) KR102580820B1 (zh)
CN (1) CN107179996B (zh)
TW (1) TWI716417B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707234B (zh) * 2019-05-20 2020-10-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
TWI798632B (zh) * 2020-04-28 2023-04-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法和半導體封裝

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619018B (zh) * 2016-11-10 2018-03-21 慧榮科技股份有限公司 可用於資料儲存裝置之垃圾蒐集方法
US20180349036A1 (en) * 2017-06-01 2018-12-06 Seagate Technology Llc Data Storage Map with Custom Map Attribute
US10970226B2 (en) 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
KR102507140B1 (ko) * 2017-11-13 2023-03-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP7080327B2 (ja) 2017-12-21 2022-06-03 マイクロン テクノロジー，インク． Ｎａｎｄ論理対物理テーブル領域追跡
KR20190095825A (ko) * 2018-02-07 2019-08-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102583592B1 (ko) * 2018-03-27 2023-10-06 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN110737399B (zh) * 2018-07-20 2023-09-05 伊姆西Ip控股有限责任公司 用于管理存储系统的方法、设备和计算机程序产品
KR20200088713A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
TWI709854B (zh) * 2019-01-21 2020-11-11 慧榮科技股份有限公司 資料儲存裝置及用於存取邏輯至物理位址映射表之方法
CN110413228B (zh) * 2019-07-09 2022-10-14 江苏芯盛智能科技有限公司 一种映射表管理方法、系统及电子设备和存储介质
US11294813B2 (en) * 2020-04-28 2022-04-05 Western Digital Technologies, Inc. SSD address table cache management based on probability distribution
KR20220036232A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
CN112163063B (zh) * 2020-10-22 2023-07-25 腾讯科技（深圳）有限公司 生成高精度地图的方法、装置和计算机可读存储介质
CN113672542A (zh) * 2021-07-29 2021-11-19 山东云海国创云计算装备产业创新中心有限公司 I2c总线中的数据访问方法、装置、设备及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711923B2 (en) * 2006-06-23 2010-05-04 Microsoft Corporation Persistent flash memory mapping table
KR101128234B1 (ko) * 2006-08-23 2012-03-23 엘지전자 주식회사 메모리 접근 제어 장치 및 방법
US8271736B2 (en) * 2008-02-07 2012-09-18 International Business Machines Corporation Data block frequency map dependent caching
JP2009230414A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 複数の不揮発性メモリデバイスを有する記憶装置
KR101155542B1 (ko) 2010-10-11 2012-06-18 성균관대학교산학협력단 Ｓｓｄ 장치의 매핑 테이블 관리 방법
WO2013075341A1 (zh) * 2011-11-26 2013-05-30 华为技术有限公司 缓存文件替换方法、装置及系统
CN103324637B (zh) * 2012-03-23 2017-12-12 深圳市世纪光速信息技术有限公司 一种热点信息挖掘方法和系统
CN102902628B (zh) * 2012-09-18 2016-06-01 记忆科技(深圳)有限公司 一种基于闪存实现的冷热数据自动分离方法、系统及闪存
CN102981963B (zh) * 2012-10-30 2015-12-02 华中科技大学 一种固态盘的闪存转换层的实现方法
US8984251B2 (en) * 2012-12-04 2015-03-17 Apple Inc. Hinting of deleted data from host to storage device
CN103345452B (zh) * 2013-07-18 2015-06-10 福建瑞聚信息技术股份有限公司 一种在多个缓冲存储器中根据权重信息缓存数据方法
CN103605482B (zh) * 2013-11-21 2017-02-01 浪潮电子信息产业股份有限公司 一种硬盘内数据高性能存储方法
KR102186609B1 (ko) * 2014-03-07 2020-12-03 삼성전자주식회사 무결성 검증 장치를 포함하는 전자 시스템
JP6403162B2 (ja) * 2015-07-23 2018-10-10 東芝メモリ株式会社 メモリシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707234B (zh) * 2019-05-20 2020-10-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
TWI798632B (zh) * 2020-04-28 2023-04-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法和半導體封裝
US11704234B2 (en) 2020-04-28 2023-07-18 Silicon Motion, Inc. Method for accessing flash memory module and associated package

Also Published As

Publication number Publication date
US20170262173A1 (en) 2017-09-14
US10509602B2 (en) 2019-12-17
TWI716417B (zh) 2021-01-21
KR102580820B1 (ko) 2023-09-20
KR20170105760A (ko) 2017-09-20
CN107179996B (zh) 2020-12-08
CN107179996A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
TWI716417B (zh) 資料儲存裝置和其操作方法
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
US10891236B2 (en) Data storage device and operating method thereof
US10101927B2 (en) Data storage device and operating method thereof
US8843697B2 (en) Operating method of data storage device
US9189397B2 (en) Data storage device including buffer memory
US9396108B2 (en) Data storage device capable of efficiently using a working memory device
CN106681932B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US10747462B2 (en) Data processing system and operating method thereof
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
TW201918869A (zh) 資料儲存裝置及其操作方法
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10558562B2 (en) Data storage device and operating method thereof
US11204698B2 (en) Memory controller to set operating environment of memory device, method of operating the same and storage device including the same
US20150106573A1 (en) Data processing system
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11055020B2 (en) Data storage device sharing operations with another data storage device and method of operating the same
US11586379B2 (en) Memory system and method of operating the same
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11914891B2 (en) Storage device and operating method thereof
US20230244402A1 (en) Storage device and operating method of storage device
EP4220374A1 (en) Storage device and operating method of storage device