KR102596964B1 - 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치 - Google Patents
맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치 Download PDFInfo
- Publication number
- KR102596964B1 KR102596964B1 KR1020180089226A KR20180089226A KR102596964B1 KR 102596964 B1 KR102596964 B1 KR 102596964B1 KR 1020180089226 A KR1020180089226 A KR 1020180089226A KR 20180089226 A KR20180089226 A KR 20180089226A KR 102596964 B1 KR102596964 B1 KR 102596964B1
- Authority
- KR
- South Korea
- Prior art keywords
- map
- module
- map cache
- data storage
- storage device
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 83
- 238000013500 data storage Methods 0.000 title claims abstract description 73
- 230000015654 memory Effects 0.000 claims abstract description 87
- 238000013519 translation Methods 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 32
- 238000012545 processing Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000007787 solid Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1056—Simplification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/46—Caching storage objects of specific type in disk cache
- G06F2212/466—Metadata, control data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/604—Details relating to cache allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
Abstract
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 동작을 제어하는 프로세서; 및 적어도 하나 이상의 모듈들을 포함하는 플래시 변환 계층(flash translation layer, FTL)이 로드되고, 적어도 하나 이상의 맵 세그먼트들을 캐싱하도록 구성된 맵 캐시 버퍼를 포함하는 메모리를 포함한다. 상기 적어도 하나 이상의 모듈들은 상기 맵 캐시 버퍼에 관련된 맵 캐시 데이터 구조를 관리하는 맵 모듈; 및 상기 맵 모듈을 제외한 다른 모듈로부터 상기 맵 캐시 버퍼에서 필요한 크기의 영역을 할당 받아 사용하기 위한 할당 요청을 수신하여 상기 맵 모듈로 제공하고, 상기 맵 모듈로부터 할당 가능한 크기 정보를 수신하여 상기 다른 모듈로 제공하는 맵 캐시 할당 모듈을 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 맵 캐시 버퍼의 크기를 가변시킬 수 있는 데이터 저장 장치를 제공한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 동작을 제어하는 프로세서; 및 적어도 하나 이상의 모듈들을 포함하는 플래시 변환 계층(flash translation layer, FTL)이 로드되고, 적어도 하나 이상의 맵 세그먼트들을 캐싱하도록 구성된 맵 캐시 버퍼를 포함하는 메모리를 포함한다. 상기 적어도 하나 이상의 모듈들은 상기 맵 캐시 버퍼에 관련된 맵 캐시 데이터 구조를 관리하는 맵 모듈; 및 상기 맵 모듈을 제외한 다른 모듈로부터 상기 맵 캐시 버퍼에서 필요한 크기의 영역을 할당 받아 사용하기 위한 할당 요청을 수신하여 상기 맵 모듈로 제공하고, 상기 맵 모듈로부터 할당 가능한 크기 정보를 수신하여 상기 다른 모듈로 제공하는 맵 캐시 할당 모듈을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 동작을 제어하는 프로세서; 및 플래시 변환 계층(flash translation layer, FTL)이 로드되고, 상기 불휘발성 메모리 장치의 상기 동작에 관련된 적어도 하나의 맵 세그먼트들을 캐싱하기 위한 맵 캐시 버퍼를 포함하는 메모리를 포함한다. 상기 플래시 변환 계층은, 상기 불휘발성 메모리 장치의 상기 동작을 제어하는 동작 모듈; 상기 맵 캐시 버퍼에 관련된 맵 캐시 데이터 구조를 관리하는 맵 모듈; 및 상기 동작 모듈로부터 상기 맵 캐시 버퍼에서 사용할 크기에 대한 요청을 수신하고, 상기 요청을 상기 맵 모듈로 제공하고, 상기 맵 모듈로부터 할당 가능한 크기 정보를 수신하고, 상기 할당 가능한 크기 정보를 상기 동작 모듈로 제공하는 맵 캐시 할당 모듈을 포함하고, 상기 맵 모듈은 상기 요청에 응답하여 상기 맵 캐시 버퍼의 할당 가능한 크기를 판단하고, 상기 판단된 할당 가능한 크기를 나타내는 상기 할당 가능한 크기 정보를 상기 맵 캐시 할당 모듈로 전송한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 동작을 제어하는 프로세서; 및 플래시 변환 계층(flash translation layer, FTL)이 로드되고, 상기 불휘발성 메모리 장치의 상기 동작에 관련된 적어도 하나의 맵 세그먼트들을 캐싱하기 위한 맵 캐시 버퍼를 포함하는 메모리를 포함한다. 상기 플래시 변환 계층은, 상기 불휘발성 메모리 장치의 상기 동작을 제어하는 동작 모듈; 상기 맵 캐시 버퍼에 관련된 맵 캐시 데이터 구조를 관리하는 맵 모듈; 및 상기 동작 모듈로부터 상기 맵 캐시 버퍼에서 사용할 크기에 대한 요청을 수신하고, 상기 요청을 상기 맵 모듈로 제공하고, 상기 맵 모듈로부터 할당 가능한 크기 정보를 수신하고, 상기 할당 가능한 크기 정보를 상기 동작 모듈로 제공하는 맵 캐시 할당 모듈을 포함하고, 상기 맵 모듈은 상기 요청에 응답하여 상기 맵 캐시 버퍼의 할당 가능한 크기를 판단하고, 상기 판단된 할당 가능한 크기를 나타내는 상기 할당 가능한 크기 정보를 상기 맵 캐시 할당 모듈로 전송한다.
본 실시 예에 따르면, 맵 모듈에 의해 관리되는 맵 관련 데이터 구조를 다른 모듈들이 직접적으로 액세스하여 수정하지 않아도 되므로, 다른 모듈들과 맵 모듈 간의 의존성(dependency)을 제거하여 동작 오류 발생의 위험도를 낮출 수 있다.
또한, 본 실시 예에 따르면, 다른 모듈들은 맵 관련 데이터 구조를 액세스 및 수정할 필요 없이 맵 모듈에 맵 캐시 버퍼 내의 영역 할당을 요청하고, 맵 모듈로부터 제공되는 할당 가능한 영역을 사용하는 심플한 구조로 구현됨에 따라 유지 보수 비용을 절감할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 나타낸 도면이다.
도 2는 도 1의 메모리를 나타낸 도면이다.
도 3은 도 2의 플래시 변환 계층(flash translation layer, FTL)을 나타낸 도면이다.
도 4a는 도 2의 맵 캐시 버퍼에 관련된 데이터 구조를 나타낸 도면이다.
도 4b는 도 4a의 맵 캐시 리스트를 나타낸 도면이다.
도 4c는 도 4b의 맵 캐시 인덱스(MSI)를 나타낸 도면이다.
도 4d는 도 4a의 맵 캐시 포인터를 나타낸 도면이다.
도 5a는 도 2의 맵 캐시 버퍼를 나타낸 도면이다.
도 5b는 맵 캐시 포인터가 맵 세그먼트가 캐싱될 맵 캐시 버퍼의 위치 정보를 나타내는 값으로 설정된 것을 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 맵 캐시 버퍼 할당 과정을 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 8은 도 7의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
도 2는 도 1의 메모리를 나타낸 도면이다.
도 3은 도 2의 플래시 변환 계층(flash translation layer, FTL)을 나타낸 도면이다.
도 4a는 도 2의 맵 캐시 버퍼에 관련된 데이터 구조를 나타낸 도면이다.
도 4b는 도 4a의 맵 캐시 리스트를 나타낸 도면이다.
도 4c는 도 4b의 맵 캐시 인덱스(MSI)를 나타낸 도면이다.
도 4d는 도 4a의 맵 캐시 포인터를 나타낸 도면이다.
도 5a는 도 2의 맵 캐시 버퍼를 나타낸 도면이다.
도 5b는 맵 캐시 포인터가 맵 세그먼트가 캐싱될 맵 캐시 버퍼의 위치 정보를 나타내는 값으로 설정된 것을 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 맵 캐시 버퍼 할당 과정을 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 8은 도 7의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성을 예시적으로 나타낸 도면이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 불휘발성 메모리 장치(100)를 하나의 블록으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치(100)들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치(100)들을 포함하는 데이터 저장 장치(10)에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트 장치로부터 제공된 라이트 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 리드 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치의 프로토콜에 대응하여 호스트 장치와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express) 프로토콜 중 어느 하나를 통해 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 전송된 요청을 처리할 수 있다. 호스트 장치로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 기능 블록들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(220)는 호스트 장치로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어할 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 라이트 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 리드 데이터를 임시 저장하기 위한 버퍼(buffer)를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(240)는 프로세서(220)에 의해 생성된 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 메모리 인터페이스(240)는 라이트 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 리드 데이터를 제공 받을 수 있다.
도 2는 도 1의 메모리(230)를 나타낸 도면이다.
도 2를 참조하면, 본 실시 예에 따른 메모리(230)는 플래시 변환 계층(flash translation layer, FTL)이 저장되는 제1 영역(231), 맵 캐시 데이터 구조(map cache data structure, MCDS)가 저장되는 제2 영역(232), 맵 캐시 할당 요청 큐(map cache allocation request queue, MCARQ)가 저장되는 제3 영역(233), 라이트 데이터가 임시 저장되는 라이트 데이터 버퍼(write data buffer, WDB)로 사용되는 제4 영역(234), 리드 데이터가 임시 저장되는 리드 데이터 버퍼(read data buffer, RDB)로 사용되는 제5 영역(235), 및 맵 데이터가 캐싱되는 맵 캐시 버퍼(map cache buffer, MCB)로 사용되는 제6 영역(236) 등을 포함할 수 있다. 메모리(230)는 상술한 영역들 외에 다양한 용도로 사용되는 영역들을 포함할 수 있음은 당업자에게 자명할 것이다.
플래시 변환 계층(FTL)은 프로세서(220)에 의해 구동되는 소프트웨어로서, 프로세서(220)는 플래시 변환 계층(FTL)을 구동시켜 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치에 장치 호환성을 제공할 수 있다. 플래시 변환 계층(FTL)의 구동을 통해서, 호스트 장치는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식하고 사용할 수 있다. 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터를 포함할 수 있다. 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(100)의 시스템 영역(도시되지 않음)에 저장될 수 있고, 데이터 저장 장치(10)가 파워-온 되면 불휘발성 메모리 장치(100)의 시스템 영역으로부터 독출되어 메모리(230)의 제1 영역(231)에 로드될 수 있다.
도 3은 플래시 변환 계층(FTL)을 나타낸 도면이다.
도 3을 참조하면, 플래시 변환 계층(FTL)은 리드 모듈(RM), 가비지 컬렉션 모듈(GCM), 맵 모듈(MM), 맵 캐시 할당 모듈(MCAM) 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 예를 들어, 플래시 변환 계층(FTL)은 웨어-레벨링 모듈, 배드 블록 관리 모듈, 어드레스 맵 등을 더 포함할 수 있다.
리드 모듈(RM)은 호스트 장치로부터 수신된 리드 요청을 처리하도록 불휘발성 메모리 장치(100) 및 메모리(230)를 관리할 수 있다. 프로세서(220)는 호스트 장치로부터 리드 요청이 수신되면, 리드 모듈(RM)을 구동시켜 불휘발성 메모리 장치(100)로부터 데이터를 독출하고, 독출된 리드 데이터를 리드 데이터 버퍼(RDB)에 임시 저장하고, 임시 저장된 리드 데이터를 호스트 장치로 전송하는 일련의 과정을 수행하도록 불휘발성 메모리 장치(100) 및 메모리(230)를 관리할 수 있다.
가비지 컬렉션 모듈(GCM)은 불휘발성 메모리 장치(100)의 메모리 블록들에 분산되어 저장된 유효 데이터(valid data)를 하나의 메모리 블록으로 모으고, 무효 데이터(invalid data)는 소거하는 동작을 수행하도록 불휘발성 메모리 장치(100) 및 메모리(230)를 관리할 수 있다.
플래시 메모리 장치로 구성된 불휘발성 메모리 장치(100)는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 데이터가 저장된 메모리 셀에 데이터가 다시 라이트되면, 해당 메모리 셀에 저장된 데이터의 신뢰성은 보장되지 않는다. 이에 따라, 데이터가 저장된 메모리 셀에 데이터를 라이트하기 위해서는 이레이즈(erase) 동작이 선행되어야 한다.
불휘발성 메모리 장치(100)에 대한 이레이즈 동작은 메모리 블록 단위 별로 수행되므로 상당히 긴 시간을 필요로 한다. 이에 따라, 프로세서(220)는 라이트할 어드레스에 대응하는 메모리 셀이 라이트 상태이면, 해당 메모리 셀을 이레이즈한 후 데이터를 라이트하는 대신, 이미 이레이즈 상태인 다른 메모리 셀에 데이터를 라이트한다. 이런 경우, 원래 라이트할 메모리 셀에 저장된 데이터는 무효 데이터(invalid data)가 되고, 다른 메모리 셀에 저장된 데이터는 유효 데이터(valid data)가 될 수 있다.
이에 따라, 불휘발성 메모리 장치(100)에는 유효 데이터와 무효 데이터가 혼재(mixed)하게 된다. 필요에 따라서, 프로세서(220)는 가비지 컬렉션 모듈(GCM)을 구동시켜 복수의 메모리 블록들에 분산된 유효 데이터들을 하나의 메모리 블록으로 이동시키고, 무효 데이터들을 이레이즈하는 일련의 동작을 수행할 수 있다. 이러한 일련의 동작을 가비지 컬렉션(garbage collection) 동작이라 한다.
맵 모듈(MM)은 맵 데이터에 관련된 동작들을 수행하도록 불휘발성 메모리 장치(100) 및 메모리(230)를 관리할 수 있다. 맵 데이터에 관련된 동작들은 크게 맵 캐싱 동작 및 맵 업데이트 동작을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
호스트 장치로부터 라이트 요청, 라이트할 논리 어드레스 및 라이트 데이터가 제공되면, 프로세서(220)는 맵 모듈(MM)을 구동시켜 라이트할 논리 어드레스에 라이트 데이터가 저장된 물리 어드레스를 매핑시켜 메모리(230)에 저장하고, 메모리(230)에 저장된 매핑 정보에 근거하여 불휘발성 메모리 장치(100)에 저장된 어드레스 매핑 테이블의 매핑 정보를 업데이트하는 맵 업데이트 동작을 수행할 수 있다.
또한, 프로세서(220)는 맵 모듈(MM)을 구동시켜 호스트 장치로부터 빈번하게 또는 최근에 리드 요청된 논리 어드레스에 대응하는 맵 세그먼트를 메모리(230)의 맵 캐시 버퍼(MCB)에 캐싱하는 맵 캐싱 동작을 수행할 수 있다.
맵 캐시 할당 모듈(MCAM)은 플래시 변환 계층(FTL) 내의 다른 모듈들로부터 맵 캐시 버퍼(MCB)에 대한 할당 요청을 수신하여 맵 모듈(MM)로 제공하고, 맵 모듈(MM)로부터 할당 가능 크기 정보를 수신하여 다른 모듈들로 제공할 수 있다.
메모리(230)에서 라이트 데이터 버퍼(WDB), 리드 데이터 버퍼(RDB), 및 맵 캐시 버퍼(MCB)로 사용되는 영역은 각각 기 설정된 크기로 설정될 수 있다. 이때, 호스트 장치로부터 시퀀셜 리드 요청이 수신되면 필요한 맵 데이터의 크기보다 불휘발성 메모리 장치(100)로부터 독출하여 저장할 리드 데이터의 크기가 클 수 있다. 이런 경우, 리드 모듈(RM)은 맵 모듈(MM)로부터 맵 캐시 버퍼(MCB)의 일부 영역을 할당받아 리드 데이터 버퍼(RDB)로 사용할 수 있다. 또한, 가비지 컬렉션 동작 수행 시 복수의 메모리 블록들에 분산된 유효 데이터들의 크기가 큰 경우, 가비지 컬렉션 모듈(GCM)은 맵 모듈(MM)로부터 맵 캐시 버퍼(MCB)의 일부 영역을 할당받아 가비지 컬렉션 버퍼로 사용할 수 있다.
맵 캐시 버퍼(MCB)의 일부 영역을 리드 데이터 버퍼(RDB) 또는 가비지 컬렉션 버퍼로 할당하는 경우, 할당된 영역에 캐싱된 맵 세그먼트들은 무효(invalid) 처리하고, 맵 캐시 버퍼(MCB)에 관련된 데이터 구조(MCDS)를 수정할 필요가 있다. 예를 들어, 맵 캐시 버퍼(MCB)에 관련된 데이터 구조(MCDS, 이하 ‘맵 캐시 데이터 구조’라 함)는 맵 캐시 버퍼(MCB)에 캐싱된 맵 세그먼트들의 인덱스들, 맵 세그먼트들의 개수, 맵 세그먼트를 캐싱할 다음 위치 정보 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
맵 캐시 데이터 구조(MCDS)는 맵 모듈(MM)에 의해 관리되는 데이터이다. 따라서, 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)이 맵 캐시 버퍼(MCB)의 일부 영역을 사용하기 위해 직접적으로 맵 캐시 데이터 구조(MCDS)를 액세스하여 수정하게 되면, 모듈들 간의 의존성(dependency)으로 인한 동작 오류 발생의 위험도가 증가할 수 있다.
이에 따라, 본 실시 예에 따른 플래시 변환 계층(FTL)은 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM) 같은 다른 모듈들이 맵 모듈(MM)의 맵 캐시 데이터 구조(MCDS)를 직접적으로 액세스하지 않고 맵 캐시 버퍼(MCB)의 일부 영역을 할당받아 사용할 수 있도록 맵 모듈(MM)과 다른 모듈들 간의 인터페이스 역할을 하는 맵 캐시 할당 모듈(MCAM)을 포함한다.
예를 들어, 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)은 맵 캐시 할당 모듈(MCAM)로 필요한 크기 정보를 포함하는 맵 캐시 버퍼 할당 요청(이하, ‘할당 요청’이라 함)을 전송하고, 맵 캐시 할당 모듈(MCAM)은 할당 요청에 근거하여 할당 요청된 크기 정보를 포함하는 할당 신호를 맵 모듈(MM)로 제공한다. 맵 모듈(MM)은 제공된 할당 신호에 근거하여 맵 캐시 데이터 구조(MCDS)를 참조하여 현재 할당 가능한 크기를 확인하고, 맵 캐시 할당 모듈(MCAM)로 할당 가능한 크기 정보를 제공한다.
맵 캐시 할당 모듈(MCAM)은 맵 모듈(MM)로부터 제공된 할당 가능한 크기 정보를 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)로 제공하고, 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)은 해당 크기의 영역을 할당받아 사용할지 여부를 판단한 후 맵 캐시 할당 모듈(MCAM)로 사용 허가 요청을 전송하거나 또는 원하는 크기 정보를 포함하는 할당 요청을 재전송한다.
리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)로부터 사용 허가 요청이 전송되면, 맵 캐시 할당 모듈(MCAM)은 맵 모듈(MM)로 사용 허가 요청이 수신되었음을 나타내는 신호(이하, ‘사용 허가 신호’라 함)를 제공한다. 맵 모듈(MM)은 할당할 영역에 대응하는 위치 정보(예컨대, 어드레스 정보)를 맵 캐시 할당 모듈(MCAM)로 제공하고, 맵 캐시 할당 모듈(MCAM)은 맵 모듈(MM)로부터 수신된 위치 정보를 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)로 전송한다.
한편, 리드 모듈(RM) 또는 가비지 컬렉션 모듈(GCM)로부터 할당 요청이 재전송되면, 맵 캐시 할당 모듈(MCAM)은 맵 모듈(MM)로 할당 신호를 다시 제공하고, 맵 모듈(MM)은 맵 캐시 데이터 구조(MCDS)를 참조하여 해당 시점의 할당 가능한 크기를 확인한 후 맵 캐시 할당 모듈(MCAM)로 할당 가능한 크기 정보를 다시 제공한다.
맵 캐시 할당 모듈(MCAM)로부터 사용 허가 신호가 제공되면, 맵 모듈(MM)은 맵 캐시 데이터 구조(MCDS)를 수정한 후 할당할 영역의 위치 정보 즉, 어드레스 정보를 맵 캐시 할당 모듈(MCAM)로 제공한다. 맵 모듈(MM)이 맵 캐시 데이터 구조(MCDS)를 수정하는 것은 이후 도면들을 참조하여 설명한다.
도 4a는 도 2의 맵 캐시 데이터 구조(MCDS)를 나타낸 도면이고, 도 4b는 도 4a의 맵 캐시 리스트(MCL)를 나타낸 도면이고, 도 4c는 도 4b의 맵 캐시 인덱스(MSI)를 나타낸 도면이고, 도 4d는 도 4a의 맵 캐시 포인터(MCP)를 나타낸 도면이다.
도 4a를 참조하면, 맵 캐시 데이터 구조(MCDS)는 맵 캐시 리스트(MCL) 및 맵 캐시 포인터(MCP)를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니며, 맵 캐시 데이터 구조(MCDS)는 맵 캐시 버퍼(MCB)에 관련된 다양한 메타 데이터를 포함할 수 있다.
맵 캐시 리스트(MCL)는 맵 캐시 버퍼(MCB)에 캐싱된 맵 세그먼트들의 정보(MSI)를 저장할 수 있다. 예를 들어, 도 4b에 도시한 바와 같이, 맵 캐시 리스트(MCL)는 n 개의 캐싱된 맵 세그먼트들의 정보(MSI)를 저장할 수 있다. 여기에서, n은 1 이상의 자연수일 수 있다. 캐싱된 맵 세그먼트들 각각의 정보(MSI)는 도 4c에 도시된 것처럼, 해당 맵 세그먼트의 압축 크기 및 인덱스를 포함할 수 있다.
맵 세그먼트는 복수의 L2P(logical address to physical address) 엔트리들(도시되지 않음)을 포함할 수 있다. 맵 캐시 버퍼(MCB)에는 압축된 맵 세그먼트들 및 압축되지 않은 맵 세그먼트들이 캐싱될 수 있다. 또한, 맵 캐시 버퍼(MCB)에 캐싱된 압축된 맵 세그먼트들 각각의 압축 크기는 서로 다를 수 있다.
맵 캐시 할당 모듈(MCAM)로부터 할당 신호가 제공되면, 맵 모듈(MM)은 맵 캐시 데이터 구조(MCDS)의 맵 캐시 리스트(MCL)를 참조하여 현재 맵 캐시 버퍼(MCB)에 캐싱된 맵 세그먼트들 각각의 압축 크기를 확인하고, 맵 캐시 버퍼(MCB)의 시작 위치에서 종료 위치 방향 또는 종료 위치에서 시작 위치 방향으로 할당 요청된 크기와 대응하는 크기의 영역을 할당할 수 있는지 여부를 판단한다.
할당 요청된 크기와 대응하는 크기의 영역을 할당할 수 있으면, 맵 모듈(MM)은 맵 캐시 할당 모듈(MCAM)로 요청된 크기의 영역을 할당할 수 있음을 나타내는 신호(예컨대, 할당 가능 신호)를 제공할 수 있다.
할당 요청된 크기와 대응하는 크기의 영역을 할당할 수 없으면, 맵 모듈(MM)은 현재 할당 가능한 영역의 크기를 확인한 후 맵 캐시 할당 모듈(MCAM)로 제공한다.
맵 캐시 할당 모듈(MCAM)로부터 사용 허가 신호가 제공되면, 맵 모듈(MM)은 맵 캐시 버퍼(MCB)에서 할당할 영역에 캐싱된 맵 세그먼트들을 무효(invalid) 처리하고, 맵 캐시 리스트(MCL)에서 대응하는 맵 세그먼트들의 정보(MSI)를 삭제할 수 있다. 또한, 도 4d에 도시된 맵 캐시 포인터(MCP)의 값을 맵 세그먼트가 캐싱될 다음 위치 정보를 나타내는 값으로 변경할 수 있다.
맵 캐시 포인터(MCP)는 m 개의 비트들(b0 ~ bm-1)을 포함하는 비트맵일 수 있다. 여기에서, m은 0 이상의 자연수일 수 있다. 맵 캐시 포인터(MCP)는 맵 캐시 버퍼(MCB)에서 맵 세그먼트가 캐싱될 다음 위치를 나타내는 값으로 설정될 수 있다.
도 5a는 맵 캐시 버퍼(MCB)를 나타낸 도면이고, 도 5b는 맵 캐시 포인터(MCP)가 맵 세그먼트가 캐싱될 맵 캐시 버퍼(MCB)의 위치 정보를 나타내는 값으로 설정된 것을 나타낸 도면이다.
도 5a에 도시한 바와 같이, 맵 캐시 버퍼(MCB)는 i 개의 캐싱 영역들 예컨대, 제1 내지 제i 캐싱 영역들(CR1 ~ CRi)을 포함할 수 있다. 여기에서, i는 1 이상의 자연수일 수 있다. 제1 캐싱 영역(CR1)의 시작 어드레스가 베이스 어드레스(base address)라고 할 때, 제2 캐싱 영역 내지 제i 캐싱 영역(CR2 ~ CRi) 각각의 시작 어드레스는 베이스 어드레스(base address)에 제1 내지 제i-1 오프셋들(offset 1 ~ offset i-1)을 각각 더한 값일 수 있다.
맵 캐시 포인터(MCP)는 제1 내지 제i 캐싱 영역들(CR1 ~ CRi) 각각의 시작 어드레스에 대응하는 오프셋으로 설정될 수 있으나, 특별히 이에 한정되는 것은 아니다. 예를 들어, 도 5b를 참조하면, 맵 캐시 버퍼(MCB)의 제1 및 제2 캐싱 영역(CR1 및 CR2)에 각각 맵 세그먼트가 캐싱되면, 맵 캐시 포인터(MCP)는 맵 세그먼트가 캐싱될 맵 캐시 버퍼(MCB)의 다음 위치 정보를 가리키는 ‘오프셋 2(offset 2)’를 나타내는 값으로 설정될 수 있다. 맵 모듈(MM)은 맵 캐시 동작 시 맵 캐시 포인터(MCP)를 확인하고, 제3 캐싱 영역(CR3)에 맵 세그먼트를 캐싱할 수 있다.
맵 캐시 버퍼(MCB)의 캐싱 영역들 중 다른 모듈에 할당된 캐싱 영역들에는 맵 세그먼트를 캐싱할 수 없으므로, 맵 모듈(MM)은 맵 캐시 포인터(MCP)가 비할당된 캐싱 영역들 중 하나를 가리키도록 오프셋을 설정해야 한다.
도 6은 본 발명의 실시 예에 따른 맵 캐시 버퍼 할당 과정을 나타낸 도면이다.
리드 모듈(RM) 및 가비지 컬렉션 모듈(GCM) 각각으로부터 전송된 맵 캐시 할당 요청들(MCAR_R 및 MCAR_G)은 맵 캐시 할당 요청 큐(MCARQ)에 전송된 순서대로 큐잉될 수 있다. 맵 캐시 할당 모듈(MCAM)은 맵 캐시 할당 요청 큐(MCARQ)를 주기적으로 스캔하여 큐잉된 맵 캐시 할당 요청들이 존재하는지 여부를 확인하고, 맵 캐시 할당 요청 큐(MCARQ)에 큐잉된 맵 캐시 할당 요청들이 존재하면 큐잉된 순서대로 디큐잉할 수 있다.
맵 캐시 할당 모듈(MCAM)은 맵 캐시 할당 요청 큐(MCARQ)로부터 디큐잉된 맵 캐시 할당 요청들(MCAR_R 및 MCAR_G)에 근거하여 맵 모듈(MM)로 할당할 크기 정보를 포함하는 할당 신호(REQ_AS)를 제공할 수 있다.
맵 모듈(MM)은 맵 캐시 데이터 구조(MCDS)를 참조하여 할당 가능한 영역의 크기를 확인하고, 맵 캐시 할당 모듈(MCAM)로 할당 가능한 크기 정보를 포함하는 응답 신호(RES_AS)를 제공할 수 있다. 맵 캐시 할당 모듈(MCAM)은 맵 모듈(MM)로부터 제공된 응답 신호(RES_AS)에 근거하여 리드 모듈(RM) 및 가비지 컬렉션 모듈(GCM)로 할당 가능 크기 정보(ASI)를 전송할 수 있다.
리드 모듈(RM) 및 가비지 컬렉션 모듈(GCM)은 맵 캐시 할당 모듈(MCAM)로부터 전송된 할당 가능 크기 정보(ASI)를 확인하고, 해당 영역을 사용할지 여부를 판단하고, 판단 결과에 따라 맵 캐시 할당 모듈(MCAM)로 사용 허가 요청(MCUR_R 및 MCUR_G)을 전송하거나 또는 원하는 할당 크기 정보를 포함하는 맵 캐시 할당 요청들(MCAR_R 및 MCAR_G)을 재전송할 수 있다. 재전송된 맵 캐시 할당 요청들(MCAR_R 및 MCAR_G)은 맵 캐시 할당 요청 큐(MCARQ)에 전송된 순서대로 큐잉될 수 있다.
이와 같이, 본 실시 예에서는 리드 모듈(RM) 및 가비지 컬렉션 모듈(GCM) 등과 같은 모듈들이 맵 모듈(MM) 내부의 데이터 구조, 즉, 맵 캐시 데이터 구조(MCDS)를 직접적으로 액세스하여 수정하지 않고 단지 맵 캐시 할당 모듈(MCAM)을 통해 맵 모듈(MM)로 원하는 크기 정보를 포함하는 할당 요청을 전송하고, 맵 캐시 할당 모듈(MCAM)을 통해 할당 가능한 크기 정보를 수신하여 사용 여부를 결정하고 사용한다. 이로써, 맵 캐시 데이터 구조(MCDS)에 대한 액세스 및 관리는 맵 모듈(MM)만이 수행하므로, 모듈들 간의 의존성(dependency)을 제거하여 동작 오류의 발생 위험을 낮출 수 있다.
또한, 리드 모듈(RM) 및 가비지 컬렉션 모듈(GCM)은 맵 캐시 할당 모듈(MCAM)을 통해 맵 모듈(MM)로 할당 요청을 전송하고 제공되는 할당 영역을 사용하는 매우 심플한 구조로 구현됨에 따라, 유지 보수 비용 역시 절감될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 도 7의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 8을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(10), 도 7의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200) 및 도 10의 데이터 저장 장치(4200)로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스
Claims (14)
- 불휘발성 메모리 장치;
상기 불휘발성 메모리 장치의 동작을 제어하는 프로세서; 및
적어도 하나 이상의 모듈들을 포함하는 플래시 변환 계층(flash translation layer, FTL)이 로드되고, 적어도 하나 이상의 맵 세그먼트들을 캐싱하도록 구성된 맵 캐시 버퍼를 포함하는 메모리를 포함하고,
상기 적어도 하나 이상의 모듈들은,
상기 맵 캐시 버퍼에 관련된 맵 캐시 데이터 구조를 관리하는 맵 모듈; 및
상기 맵 모듈을 제외한 다른 모듈로부터 상기 맵 캐시 버퍼에서 필요한 크기의 영역을 할당 받아 사용하기 위한 할당 요청을 수신하여 상기 맵 모듈로 제공하고, 상기 맵 모듈로부터 할당 가능한 크기 정보를 수신하여 상기 다른 모듈로 제공하는 맵 캐시 할당 모듈을 포함하는 데이터 저장 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 맵 캐시 데이터 구조는,
상기 캐싱된 맵 세그먼트들의 압축 크기들 및 인덱스들을 저장하는 맵 캐시 리스트; 및
상기 맵 캐시 버퍼에서 맵 세그먼트가 캐싱될 위치 정보를 나타내는 값이 설정되는 맵 캐시 포인터
를 포함하는 데이터 저장 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제2항에 있어서,
상기 맵 모듈은 상기 맵 캐시 할당 모듈로부터 상기 할당 요청이 수신되면 상기 맵 캐시 리스트의 상기 압축 크기들을 참조하여 상기 할당 가능한 크기 정보를 확인하는 데이터 저장 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제2항에 있어서,
상기 다른 모듈은 상기 맵 캐시 할당 모듈로부터 제공된 상기 할당 가능한 크기 정보를 확인하여 해당 영역을 사용할지 여부를 판단하고, 판단 결과에 근거하여 상기 맵 캐시 할당 모듈로 사용 허가 요청을 전송하거나 또는 원하는 크기 정보를 포함하는 상기 할당 요청을 재전송하는 데이터 저장 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제4항에 있어서,
상기 맵 캐시 할당 모듈은 상기 다른 모듈로부터 수신된 상기 사용 허가 요청을 상기 맵 모듈로 제공하고,
상기 맵 모듈은 상기 맵 캐시 버퍼에서 할당할 영역에 대한 위치 정보를 상기 맵 캐시 할당 모듈로 제공하는 데이터 저장 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 맵 모듈은 상기 맵 캐시 리스트에서 상기 할당할 영역에 캐싱된 맵 세그먼트들에 대응하는 정보를 삭제하고, 상기 맵 캐시 포인터를 상기 맵 캐시 버퍼의 비할당된 영역들 중 적어도 하나의 위치 정보를 나타내는 값으로 변경하는 데이터 저장 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 다른 모듈은 리드 모듈 및 가비지 컬렉션 모듈 중 적어도 하나를 포함하는 데이터 저장 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 다른 모듈은 상기 필요한 크기에 대한 정보를 포함하는 상기 할당 요청을 상기 맵 캐시 할당 모듈로 전송하는 데이터 저장 장치. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 맵 모듈은 상기 맵 캐시 데이터 구조를 참조하여 상기 맵 캐시 버퍼에서 상기 필요한 크기에 대응하는 크기의 할당 가능한 영역이 존재하는지 여부를 확인하고,
상기 필요한 크기에 대응하는 크기의 상기 할당 가능한 영역이 존재하면 상기 맵 캐시 할당 모듈로 할당 가능 신호를 제공하는 데이터 저장 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제9항에 있어서,
상기 필요한 크기에 대응하는 크기의 상기 할당 가능한 영역이 존재하지 않으면 현재 할당 가능한 영역의 크기를 확인한 후 상기 할당 가능한 크기 정보를 상기 맵 캐시 할당 모듈로 제공하는 데이터 저장 장치. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 플래시 변환 계층(FTL)에 포함된 상기 적어도 하나 이상의 모듈들은 상기 프로세서에 의해 구동되는 데이터 저장 장치. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 메모리는 상기 다른 모듈로부터 전송된 상기 할당 요청을 전송된 순서대로 큐잉하는 맵 캐시 할당 요청 큐를 더 포함하는 데이터 저장 장치. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 맵 캐시 할당 모듈은 상기 맵 캐시 할당 요청 큐를 주기적으로 스캔하여 큐잉된 할당 요청이 존재하는지 여부를 확인하고, 상기 큐잉된 할당 요청이 존재하면 상기 큐잉된 할당 요청을 큐잉된 순서대로 디큐잉하는 데이터 저장 장치. - 불휘발성 메모리 장치;
상기 불휘발성 메모리 장치의 동작을 제어하는 프로세서; 및
플래시 변환 계층(flash translation layer, FTL)이 로드되고, 상기 불휘발성 메모리 장치의 상기 동작에 관련된 적어도 하나의 맵 세그먼트들을 캐싱하기 위한 맵 캐시 버퍼를 포함하는 메모리를 포함하고,
상기 플래시 변환 계층은,
상기 불휘발성 메모리 장치의 상기 동작을 제어하는 동작 모듈;
상기 맵 캐시 버퍼에 관련된 맵 캐시 데이터 구조를 관리하는 맵 모듈; 및
상기 동작 모듈로부터 상기 맵 캐시 버퍼에서 사용할 크기에 대한 요청을 수신하고, 상기 요청을 상기 맵 모듈로 제공하고, 상기 맵 모듈로부터 할당 가능한 크기 정보를 수신하고, 상기 할당 가능한 크기 정보를 상기 동작 모듈로 제공하는 맵 캐시 할당 모듈을 포함하고,
상기 맵 모듈은 상기 요청에 응답하여 상기 맵 캐시 버퍼의 할당 가능한 크기를 판단하고, 상기 판단된 할당 가능한 크기를 나타내는 상기 할당 가능한 크기 정보를 상기 맵 캐시 할당 모듈로 전송하는 데이터 저장 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180089226A KR102596964B1 (ko) | 2018-07-31 | 2018-07-31 | 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치 |
| US16/214,268 US10684953B2 (en) | 2018-07-31 | 2018-12-10 | Data storage apparatus capable of varying map cache buffer size |
| CN201811565349.4A CN110781093B (zh) | 2018-07-31 | 2018-12-20 | 能够改变映射高速缓存缓冲器大小的数据存储设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180089226A KR102596964B1 (ko) | 2018-07-31 | 2018-07-31 | 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200013956A KR20200013956A (ko) | 2020-02-10 |
| KR102596964B1 true KR102596964B1 (ko) | 2023-11-03 |
Family
ID=69228745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180089226A KR102596964B1 (ko) | 2018-07-31 | 2018-07-31 | 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10684953B2 (ko) |
| KR (1) | KR102596964B1 (ko) |
| CN (1) | CN110781093B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200068944A (ko) * | 2018-12-06 | 2020-06-16 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
| US10977174B2 (en) | 2018-12-31 | 2021-04-13 | Micron Technology, Inc. | Using a common pool of blocks for user data and a system data structure |
| US11604080B2 (en) * | 2019-01-05 | 2023-03-14 | Telenav, Inc. | Navigation system with an adaptive map pre-caching mechanism and method of operation thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040064664A1 (en) | 2002-09-30 | 2004-04-01 | Gil Mercedes E. | Buffer management architecture and method for an infiniband subnetwork |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590751B1 (ko) * | 1999-02-23 | 2006-06-15 | 삼성전자주식회사 | 데이터라인크기변경시엔트리갯수가동일한캐시메모리시스템 |
| KR100725390B1 (ko) * | 2005-01-06 | 2007-06-07 | 삼성전자주식회사 | 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법 |
| KR100818797B1 (ko) * | 2006-10-19 | 2008-04-01 | 삼성전자주식회사 | 메모리 용량 조절 방법과 메모리 용량 조절 장치 |
| CN103269361A (zh) * | 2013-05-03 | 2013-08-28 | 北京理工大学 | 一种用于深空通信的文件传输装置及其设计方法 |
| KR102354848B1 (ko) | 2014-11-28 | 2022-01-21 | 삼성전자주식회사 | 캐시 메모리 장치 및 이를 포함하는 전자 시스템 |
| US20170017571A1 (en) * | 2015-07-17 | 2017-01-19 | Samsung Electronics Co., Ltd. | Method and apparatus fori n-line deduplication in storage devices |
| US9990304B2 (en) * | 2015-11-13 | 2018-06-05 | Samsung Electronics Co., Ltd | Multimode storage management system |
| KR102457179B1 (ko) | 2016-03-02 | 2022-10-21 | 한국전자통신연구원 | 캐시 메모리 및 그것의 동작 방법 |
| CN107797759B (zh) * | 2016-09-05 | 2021-05-18 | 北京忆恒创源科技有限公司 | 访问缓存信息的方法、装置与驱动器 |
| KR20180080589A (ko) * | 2017-01-04 | 2018-07-12 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
-
2018
- 2018-07-31 KR KR1020180089226A patent/KR102596964B1/ko active IP Right Grant
- 2018-12-10 US US16/214,268 patent/US10684953B2/en active Active
- 2018-12-20 CN CN201811565349.4A patent/CN110781093B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040064664A1 (en) | 2002-09-30 | 2004-04-01 | Gil Mercedes E. | Buffer management architecture and method for an infiniband subnetwork |
Also Published As
| Publication number | Publication date |
|---|---|
| US10684953B2 (en) | 2020-06-16 |
| CN110781093A (zh) | 2020-02-11 |
| KR20200013956A (ko) | 2020-02-10 |
| US20200042455A1 (en) | 2020-02-06 |
| CN110781093B (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11216362B2 (en) | Data storage device and operating method thereof | |
| US10891236B2 (en) | Data storage device and operating method thereof | |
| US10789161B2 (en) | Data storage device to identify and process a sequential read request and operating method thereof | |
| US11249897B2 (en) | Data storage device and operating method thereof | |
| US20190227931A1 (en) | Data storage device and operating method thereof | |
| KR20200095103A (ko) | 데이터 저장 장치 및 그 동작 방법 | |
| KR102507140B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200085967A (ko) | 데이터 저장 장치 및 그 동작 방법 | |
| US20200057725A1 (en) | Data storage device and operating method thereof | |
| KR20190120573A (ko) | 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법 | |
| KR102595233B1 (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
| KR20200139433A (ko) | 컨트롤러의 동작 방법 및 메모리 시스템 | |
| KR20200121645A (ko) | 컨트롤러 및 그것의 동작 방법과 메모리 시스템 | |
| KR20200114212A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR102596964B1 (ko) | 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치 | |
| KR20200114052A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20210144249A (ko) | 저장 장치 및 이의 동작 방법 | |
| US20150106573A1 (en) | Data processing system | |
| KR20200114086A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| CN113885782A (zh) | 存储装置及其操作方法 | |
| KR20210156010A (ko) | 저장 장치 및 그 동작 방법 | |
| KR102434840B1 (ko) | 데이터 저장 장치 | |
| KR20210156061A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20210001206A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20210011198A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right |