JPH11219299A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH11219299A JPH11219299A JP10021305A JP2130598A JPH11219299A JP H11219299 A JPH11219299 A JP H11219299A JP 10021305 A JP10021305 A JP 10021305A JP 2130598 A JP2130598 A JP 2130598A JP H11219299 A JPH11219299 A JP H11219299A
- Authority
- JP
- Japan
- Prior art keywords
- program
- boot
- ram
- interrupt
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 ブートプログラムを使ってＲＡＭに転送し
た、フラッシュＲＯＭの消去・書き込みを行うＥ／Ｗプ
ログラムから割り込み処理を行うことができなかった。 【解決手段】 フラッシュＲＯＭ３のデータを書き換え
るためのＥ／Ｗプログラムを、外部からＲＡＭに転送す
るためのブートプログラムを、ブートＲＯＭ４からＲＡ
Ｍ２に転送し、ＣＰＵ１よりそのＲＡＭ２に転送された
ブートプログラムを読み出して実行するブートモードで
は、リセット割り込みベクタをブートＲＯＭ４内に、そ
れ以外の全ての割り込みベクタをＲＡＭ２内にそれぞれ
配置することによって、ＲＡＭ２に転送されたＥ／Ｗプ
ログラムからの割り込み処理の実行を可能としたもので
ある。
た、フラッシュＲＯＭの消去・書き込みを行うＥ／Ｗプ
ログラムから割り込み処理を行うことができなかった。 【解決手段】 フラッシュＲＯＭ３のデータを書き換え
るためのＥ／Ｗプログラムを、外部からＲＡＭに転送す
るためのブートプログラムを、ブートＲＯＭ４からＲＡ
Ｍ２に転送し、ＣＰＵ１よりそのＲＡＭ２に転送された
ブートプログラムを読み出して実行するブートモードで
は、リセット割り込みベクタをブートＲＯＭ４内に、そ
れ以外の全ての割り込みベクタをＲＡＭ２内にそれぞれ
配置することによって、ＲＡＭ２に転送されたＥ／Ｗプ
ログラムからの割り込み処理の実行を可能としたもので
ある。
Description
【０００１】
【発明の属する技術分野】この発明は、ワンチップで書
き換え可能なフラッシュＲＯＭと、ブートプログラムを
格納するブートＲＯＭ、ＲＡＭ、およびシリアルＩ／Ｏ
を内蔵するマイクロコンピュータに関し、特に、ブート
プログラムを使用して外部からプログラムをＲＡＭに転
送し、その転送したプログラムを用いてフラッシュＲＯ
Ｍの書き換えを行うマイクロコンピュータに関するもの
である。
き換え可能なフラッシュＲＯＭと、ブートプログラムを
格納するブートＲＯＭ、ＲＡＭ、およびシリアルＩ／Ｏ
を内蔵するマイクロコンピュータに関し、特に、ブート
プログラムを使用して外部からプログラムをＲＡＭに転
送し、その転送したプログラムを用いてフラッシュＲＯ
Ｍの書き換えを行うマイクロコンピュータに関するもの
である。
【０００２】
【従来の技術】通常のマイクロコンピュータでは、ユー
ザ側にて使用できる割り込みベクタはユーザに解放され
たメモリ領域（以下、ユーザ解放領域という）に設定さ
れている。そのため、あるユーザのプログラムを動作さ
せている最中に何らかの割り込みが発生した場合、ユー
ザ解放領域内のユーザが作成した割り込み処理によって
解決される。このように、通常のマイクロコンピュータ
は１つのユーザプログラムで閉じられた系となってい
る。
ザ側にて使用できる割り込みベクタはユーザに解放され
たメモリ領域（以下、ユーザ解放領域という）に設定さ
れている。そのため、あるユーザのプログラムを動作さ
せている最中に何らかの割り込みが発生した場合、ユー
ザ解放領域内のユーザが作成した割り込み処理によって
解決される。このように、通常のマイクロコンピュータ
は１つのユーザプログラムで閉じられた系となってい
る。
【０００３】このような条件で、ブートＲＯＭ内に格納
されているメーカ側が作成したブートプログラムを使っ
て、ユーザが作成したフラッシュＲＯＭのデータの書き
換えをＣＰＵで行うための消去・書き込みプログラム
（以下、Ｅ／Ｗプログラムという）をＲＡＭに転送する
場合について考える。
されているメーカ側が作成したブートプログラムを使っ
て、ユーザが作成したフラッシュＲＯＭのデータの書き
換えをＣＰＵで行うための消去・書き込みプログラム
（以下、Ｅ／Ｗプログラムという）をＲＡＭに転送する
場合について考える。
【０００４】この場合、全ての割り込みベクタは最初に
起動するブートプログラムのあるブートＲＯＭ側に存在
している。なお、このブートプログラム自身も割り込み
処理を必要としており、その割り込み処理もそのプログ
ラム内に書かれている。したがって、ＲＡＭに転送した
Ｅ／Ｗプログラムでは割り込み処理ができなくなり、ま
た仮に割り込み処理が可能であったとしても、メーカ側
の作成した割り込み処理しか実行することができず、ユ
ーザ側はＥ／Ｗプログラムの作成に関して規制を受ける
ことになる。
起動するブートプログラムのあるブートＲＯＭ側に存在
している。なお、このブートプログラム自身も割り込み
処理を必要としており、その割り込み処理もそのプログ
ラム内に書かれている。したがって、ＲＡＭに転送した
Ｅ／Ｗプログラムでは割り込み処理ができなくなり、ま
た仮に割り込み処理が可能であったとしても、メーカ側
の作成した割り込み処理しか実行することができず、ユ
ーザ側はＥ／Ｗプログラムの作成に関して規制を受ける
ことになる。
【０００５】また、ＲＡＭへ転送した後、Ｅ／Ｗプログ
ラム側で割り込み処理を行えるようにするために、何ら
かの手段を用いてモード切り替えを行い、ＲＡＭ側へ全
ての割り込みベクタを移す機能があったとしても、Ｅ／
Ｗプログラム実行中のエラー等によってブートプログラ
ムを再度実行する必要が生じた場合には、またモードを
切り替えてブートプログラムから起動させなければなら
なくなる。Ｅ／Ｗプログラムのデバッグ中などにおいて
は、何度もモードを遷移させる場合が出てくる可能性も
ある。
ラム側で割り込み処理を行えるようにするために、何ら
かの手段を用いてモード切り替えを行い、ＲＡＭ側へ全
ての割り込みベクタを移す機能があったとしても、Ｅ／
Ｗプログラム実行中のエラー等によってブートプログラ
ムを再度実行する必要が生じた場合には、またモードを
切り替えてブートプログラムから起動させなければなら
なくなる。Ｅ／Ｗプログラムのデバッグ中などにおいて
は、何度もモードを遷移させる場合が出てくる可能性も
ある。
【０００６】なお、このような従来のマイクロコンピュ
ータに関連のある記載がある文献としては、特開平４−
２０５０４７号公報、特開平２−１１４２９３号公報、
特開平２−６６６６４号公報などがある。ここで、上記
特開平４−２０５０４７号公報には、マルチプロセッサ
システムにおいて、メインプロセッサがサブプロセッサ
用のプログラムと割り込みベクタをデュアルポートＲＡ
Ｍにロードし、サブプロセッサがそれを実行する技術が
開示されており、また、特開平２−１１４２９３号公報
には、リセットベクタ領域を有する共用メモリにダウン
ロードプログラムをダウンロードする例が、特開平２−
６６６６４号公報には、初期プログラムと割り込みアド
レスを保持するレジスタを準備する例が開示されてい
る。しかしながら、それらにはフラッシュＲＯＭのＥ／
Ｗプログラムに相当するものについては全く言及されて
いない。
ータに関連のある記載がある文献としては、特開平４−
２０５０４７号公報、特開平２−１１４２９３号公報、
特開平２−６６６６４号公報などがある。ここで、上記
特開平４−２０５０４７号公報には、マルチプロセッサ
システムにおいて、メインプロセッサがサブプロセッサ
用のプログラムと割り込みベクタをデュアルポートＲＡ
Ｍにロードし、サブプロセッサがそれを実行する技術が
開示されており、また、特開平２−１１４２９３号公報
には、リセットベクタ領域を有する共用メモリにダウン
ロードプログラムをダウンロードする例が、特開平２−
６６６６４号公報には、初期プログラムと割り込みアド
レスを保持するレジスタを準備する例が開示されてい
る。しかしながら、それらにはフラッシュＲＯＭのＥ／
Ｗプログラムに相当するものについては全く言及されて
いない。
【０００７】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、ＲＡＭに転
送したＥ／Ｗプログラムでは割り込み処理を行うことが
できず、仮に割り込み処理が可能であったとしても、ユ
ーザ側はＥ／Ｗプログラムの作成に関して規制を受ける
という課題があり、また、何らかの手段でモード切り替
えを行い、ＲＡＭ側へ全ての割り込みベクタを移したと
しても、Ｅ／Ｗプログラムのデバッグ中などにおいて
は、モードを何度も遷移させる必要が出てくる可能性が
あるという課題もあった。
ュータは以上のように構成されているので、ＲＡＭに転
送したＥ／Ｗプログラムでは割り込み処理を行うことが
できず、仮に割り込み処理が可能であったとしても、ユ
ーザ側はＥ／Ｗプログラムの作成に関して規制を受ける
という課題があり、また、何らかの手段でモード切り替
えを行い、ＲＡＭ側へ全ての割り込みベクタを移したと
しても、Ｅ／Ｗプログラムのデバッグ中などにおいて
は、モードを何度も遷移させる必要が出てくる可能性が
あるという課題もあった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、ブートプログラム（メーカ主体）
とＥ／Ｗプログラム（ユーザ主体）の２つのプログラム
の性質上の違いから、割り込み処理の内容を分担して、
ブートプログラム実行からＥ／Ｗプログラム実行に至る
までの流れを簡潔にするとともに、Ｅ／Ｗプログラム側
からも自由な割り込み処理を可能にするマイクロコンピ
ュータを得ることを目的とする。
めになされたもので、ブートプログラム（メーカ主体）
とＥ／Ｗプログラム（ユーザ主体）の２つのプログラム
の性質上の違いから、割り込み処理の内容を分担して、
ブートプログラム実行からＥ／Ｗプログラム実行に至る
までの流れを簡潔にするとともに、Ｅ／Ｗプログラム側
からも自由な割り込み処理を可能にするマイクロコンピ
ュータを得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、フラッシュＲＯＭのデータ書き換え用
のＥ／Ｗプログラムを外部からＲＡＭに転送するため
の、ブートＲＯＭに格納されているブートプログラムを
ＲＡＭに転送し、転送されたブートプログラムの実行を
当該ＲＡＭの上で行い、その際、割り込みベクタをその
ＲＡＭに転送することによって、当該ＲＡＭ上での割り
込み処理の実行を可能としたものである。
コンピュータは、フラッシュＲＯＭのデータ書き換え用
のＥ／Ｗプログラムを外部からＲＡＭに転送するため
の、ブートＲＯＭに格納されているブートプログラムを
ＲＡＭに転送し、転送されたブートプログラムの実行を
当該ＲＡＭの上で行い、その際、割り込みベクタをその
ＲＡＭに転送することによって、当該ＲＡＭ上での割り
込み処理の実行を可能としたものである。
【００１０】この発明に係るマイクロコンピュータは、
ブートモードでは、リセット割り込みベクタをブートＲ
ＯＭ内に、それ以外の割り込みベクタをＲＡＭ内にそれ
ぞれ配置したものである。
ブートモードでは、リセット割り込みベクタをブートＲ
ＯＭ内に、それ以外の割り込みベクタをＲＡＭ内にそれ
ぞれ配置したものである。
【００１１】この発明に係るマイクロコンピュータは、
ブートモードでは、ノンマスカブル割り込みベクタをブ
ートＲＯＭ内に、マスカブル割り込みベクタをＲＡＭ内
にそれぞれ配置したものである。
ブートモードでは、ノンマスカブル割り込みベクタをブ
ートＲＯＭ内に、マスカブル割り込みベクタをＲＡＭ内
にそれぞれ配置したものである。
【００１２】この発明に係るマイクロコンピュータは、
ブートモードにおけるブートＲＯＭ上でのブートプログ
ラムの実行によりＥ／ＷプログラムをＲＡＭに転送し、
当該Ｅ／Ｗプログラムの転送完了時点で、ブートモード
から消去・書き込みモード（以下、Ｅ／Ｗモードとい
う）へのモードの切り替えを行い、割り込みベクタをそ
のＲＡＭに転送することによって、当該ＲＡＭ上での割
り込み処理の実行を可能としたものである。
ブートモードにおけるブートＲＯＭ上でのブートプログ
ラムの実行によりＥ／ＷプログラムをＲＡＭに転送し、
当該Ｅ／Ｗプログラムの転送完了時点で、ブートモード
から消去・書き込みモード（以下、Ｅ／Ｗモードとい
う）へのモードの切り替えを行い、割り込みベクタをそ
のＲＡＭに転送することによって、当該ＲＡＭ上での割
り込み処理の実行を可能としたものである。
【００１３】この発明に係るマイクロコンピュータは、
ブートプログラムを用いたＥ／ＷプログラムのＲＡＭへ
の転送中には、全ての割り込みベクタをブートＲＯＭ内
に配置しておき、当該転送の完了時点でモード切り替え
を行って、リセット割り込みベクタを除く全ての割り込
みベクタをＲＡＭへ再配置するようにしたものである。
ブートプログラムを用いたＥ／ＷプログラムのＲＡＭへ
の転送中には、全ての割り込みベクタをブートＲＯＭ内
に配置しておき、当該転送の完了時点でモード切り替え
を行って、リセット割り込みベクタを除く全ての割り込
みベクタをＲＡＭへ再配置するようにしたものである。
【００１４】この発明に係るマイクロコンピュータは、
ブートプログラムを用いたＥ／ＷプログラムのＲＡＭへ
の転送中には、全ての割り込みベクタをブートＲＯＭ内
に配置しておき、当該転送の完了時点でモード切り替え
を行って、ノンマスカブル割り込みベクタ以外のマスカ
ブル割り込みベクタをＲＡＭへ再配置するようにしたも
のである。
ブートプログラムを用いたＥ／ＷプログラムのＲＡＭへ
の転送中には、全ての割り込みベクタをブートＲＯＭ内
に配置しておき、当該転送の完了時点でモード切り替え
を行って、ノンマスカブル割り込みベクタ以外のマスカ
ブル割り込みベクタをＲＡＭへ再配置するようにしたも
のである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータの構成を示すブロック図である。図
において、１は当該マイクロコンピュータの全体制御を
行うＣＰＵであり、２はこのＣＰＵ１がワークメモリ等
として使用するＲＡＭである。３はワンチップでデータ
の書き換えが可能なフラッシュＲＯＭであり、４はこの
フラッシュＲＯＭ３のデータの書き換えをＣＰＵ１で行
うためのＥ／Ｗプログラムを、外部からＲＡＭ２に転送
することを目的とするブートプログラムを格納しておく
ためのブートＲＯＭである。５は外部とのデータの入出
力を制御するシリァルＩ／Ｏであり、６はこのシリアル
Ｉ／Ｏ５が接続されたＩ／Ｏポートである。７はこのマ
イクロコンピュータへのリセット信号が入力されるリセ
ットポートであり、８はＲＡＭ２、フラッシュＲＯＭ
３、ブートＲＯＭ４、シリアルＩ／Ｏ５などとＣＰＵ１
とを接続している内部バスである。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータの構成を示すブロック図である。図
において、１は当該マイクロコンピュータの全体制御を
行うＣＰＵであり、２はこのＣＰＵ１がワークメモリ等
として使用するＲＡＭである。３はワンチップでデータ
の書き換えが可能なフラッシュＲＯＭであり、４はこの
フラッシュＲＯＭ３のデータの書き換えをＣＰＵ１で行
うためのＥ／Ｗプログラムを、外部からＲＡＭ２に転送
することを目的とするブートプログラムを格納しておく
ためのブートＲＯＭである。５は外部とのデータの入出
力を制御するシリァルＩ／Ｏであり、６はこのシリアル
Ｉ／Ｏ５が接続されたＩ／Ｏポートである。７はこのマ
イクロコンピュータへのリセット信号が入力されるリセ
ットポートであり、８はＲＡＭ２、フラッシュＲＯＭ
３、ブートＲＯＭ４、シリアルＩ／Ｏ５などとＣＰＵ１
とを接続している内部バスである。
【００１６】なお、ブートＲＯＭ４には既にブートプロ
グラムが格納されており、外部からＩ／Ｏポート６に転
送されてくるＥ／Ｗプログラムを、シリアルＩ／Ｏ５で
受信してＲＡＭ２へ格納するプログラムが組まれてい
る。
グラムが格納されており、外部からＩ／Ｏポート６に転
送されてくるＥ／Ｗプログラムを、シリアルＩ／Ｏ５で
受信してＲＡＭ２へ格納するプログラムが組まれてい
る。
【００１７】図２は上記ブートＲＯＭ４に格納されてい
るブートプログラムを読み出して実行する、ブートモー
ド時の割り込みベクタの配置例を示す説明図である。図
において、１１は当該マイクロコンピュータのアドレス
空間上で、フラッシュＲＯＭ３に割り当てられたフラッ
シュＲＯＭ領域であり、１２は同じくＲＡＭ２に割り当
てられたＲＡＭ領域、１３は同じくブートＲＯＭ４に割
り当てられたブートＲＯＭ領域である。１４はＲＡＭ領
域１２内のブートプログラムやＥ／Ｗプログラムが転送
されるプログラム領域であり、１５はＲＡＭ領域１２内
のリセット割り込み以外の割り込みベクタが格納される
割り込みベクタ格納領域である。１６はブートＲＯＭ領
域１３内のあらかじめブートプログラムが格納されてい
るブートプログラム領域であり、１７はブートＲＯＭ領
域１３内のリセット割り込みベクタが格納されるリセッ
ト割り込みベクタ領域である。
るブートプログラムを読み出して実行する、ブートモー
ド時の割り込みベクタの配置例を示す説明図である。図
において、１１は当該マイクロコンピュータのアドレス
空間上で、フラッシュＲＯＭ３に割り当てられたフラッ
シュＲＯＭ領域であり、１２は同じくＲＡＭ２に割り当
てられたＲＡＭ領域、１３は同じくブートＲＯＭ４に割
り当てられたブートＲＯＭ領域である。１４はＲＡＭ領
域１２内のブートプログラムやＥ／Ｗプログラムが転送
されるプログラム領域であり、１５はＲＡＭ領域１２内
のリセット割り込み以外の割り込みベクタが格納される
割り込みベクタ格納領域である。１６はブートＲＯＭ領
域１３内のあらかじめブートプログラムが格納されてい
るブートプログラム領域であり、１７はブートＲＯＭ領
域１３内のリセット割り込みベクタが格納されるリセッ
ト割り込みベクタ領域である。
【００１８】次に動作について説明する。まず最初に、
その動作モードが、ブートプログラム領域１６内のブー
トプログラムを使って動作するブートモードに遷移す
る。次に、リセットポート７に対してリセット解除がな
されると、ＣＰＵ１はブートＲＯＭ領域１３内にあるリ
セット割り込みベクタ領域１７に書かれている番地に対
して命令フェッチを行い、ブートプログラムの実行を開
始させる。図３はそのブートプログラムによる処理の手
順を示したフローチャートである。
その動作モードが、ブートプログラム領域１６内のブー
トプログラムを使って動作するブートモードに遷移す
る。次に、リセットポート７に対してリセット解除がな
されると、ＣＰＵ１はブートＲＯＭ領域１３内にあるリ
セット割り込みベクタ領域１７に書かれている番地に対
して命令フェッチを行い、ブートプログラムの実行を開
始させる。図３はそのブートプログラムによる処理の手
順を示したフローチャートである。
【００１９】ここで、ブートプログラム自身も割り込み
処理ルーチンを持っているので、当該ブートプログラム
の実行が開始されると、図３に示すステップＳＴ１にお
いて、まずブートプログラム自体をＲＡＭ２へ転送す
る。このＲＡＭ２に転送されたブートプログラムのデー
タは、ＲＡＭ領域１２のプログラム領域１４に格納され
る。このブートプログラムのＲＡＭ２への転送が完了す
ると、その時点で処理をステップＳＴ２へ進めてシリア
ルＩ／Ｏ５の起動を行い、シリアルＩ／Ｏポート６を介
して外部からＥ／Ｗプログラムを受信する。受信された
Ｅ／Ｗプログラムのデータは、そのまま内部バス８を介
してＲＡＭ２へ転送され、ＲＡＭ２ではプログラム領域
１４の前記ブートプログラムを格納したエリアとは重な
らないエリアに、このＥ／Ｗプログラムを格納する。最
終的にＥ／Ｗプログラムの転送が終了した時点で処理を
ステップＳＴ３に進め、Ｅ／Ｗプログラムの開始番地に
ジャンプして、ブートプログラムからＥ／Ｗプログラム
にソフトウェア的に移行してＥ／Ｗモードに遷移する。
処理ルーチンを持っているので、当該ブートプログラム
の実行が開始されると、図３に示すステップＳＴ１にお
いて、まずブートプログラム自体をＲＡＭ２へ転送す
る。このＲＡＭ２に転送されたブートプログラムのデー
タは、ＲＡＭ領域１２のプログラム領域１４に格納され
る。このブートプログラムのＲＡＭ２への転送が完了す
ると、その時点で処理をステップＳＴ２へ進めてシリア
ルＩ／Ｏ５の起動を行い、シリアルＩ／Ｏポート６を介
して外部からＥ／Ｗプログラムを受信する。受信された
Ｅ／Ｗプログラムのデータは、そのまま内部バス８を介
してＲＡＭ２へ転送され、ＲＡＭ２ではプログラム領域
１４の前記ブートプログラムを格納したエリアとは重な
らないエリアに、このＥ／Ｗプログラムを格納する。最
終的にＥ／Ｗプログラムの転送が終了した時点で処理を
ステップＳＴ３に進め、Ｅ／Ｗプログラムの開始番地に
ジャンプして、ブートプログラムからＥ／Ｗプログラム
にソフトウェア的に移行してＥ／Ｗモードに遷移する。
【００２０】なお、ステップＳＴ２の処理中に割り込み
が発生した場合には、ステップＳＴ４に分岐して、ブー
トプログラム専用の割り込み処理を実行する。ただし、
発生した割り込みがリセット割り込みであった場合に
は、ブートＲＯＭ領域１３のリセット割り込みベクタ領
域１７に格納されたリセット割り込みベクタ番地に基づ
いて、当該ブートプログラムの起動開始から処理をやり
直す。
が発生した場合には、ステップＳＴ４に分岐して、ブー
トプログラム専用の割り込み処理を実行する。ただし、
発生した割り込みがリセット割り込みであった場合に
は、ブートＲＯＭ領域１３のリセット割り込みベクタ領
域１７に格納されたリセット割り込みベクタ番地に基づ
いて、当該ブートプログラムの起動開始から処理をやり
直す。
【００２１】また、図４は上記Ｅ／Ｗプログラムによる
処理の手順を示すフローチャートである。処理がブート
モードからＥ／Ｗモードに遷移すると、Ｅ／Ｗプログラ
ムはまず初めに、ステップＳＴ５にて割り込みベクタの
書き換えを行う。すなわち、ＲＡＭ領域１２の割り込み
ベクタ領域１５のリセット割り込み以外の割り込みベク
タを、ブートプログラムの割り込み飛び先番地からＥ／
Ｗプログラム割り込みの飛び先番地に書き換えて、ブー
トプログラム用のものからＥ／Ｗプログラム用のものに
変更する。こうすることで、Ｅ／Ｗプログラムからの自
由な割り込み処理が可能となる。その後、ステップＳＴ
６において、シリアルＩ／Ｏ５を起動して外部からのデ
ータを受信し、そのデータに基づいてフラッシュＲＯＭ
３に対して書き込みを行い、あるいはデータの消去を行
う。
処理の手順を示すフローチャートである。処理がブート
モードからＥ／Ｗモードに遷移すると、Ｅ／Ｗプログラ
ムはまず初めに、ステップＳＴ５にて割り込みベクタの
書き換えを行う。すなわち、ＲＡＭ領域１２の割り込み
ベクタ領域１５のリセット割り込み以外の割り込みベク
タを、ブートプログラムの割り込み飛び先番地からＥ／
Ｗプログラム割り込みの飛び先番地に書き換えて、ブー
トプログラム用のものからＥ／Ｗプログラム用のものに
変更する。こうすることで、Ｅ／Ｗプログラムからの自
由な割り込み処理が可能となる。その後、ステップＳＴ
６において、シリアルＩ／Ｏ５を起動して外部からのデ
ータを受信し、そのデータに基づいてフラッシュＲＯＭ
３に対して書き込みを行い、あるいはデータの消去を行
う。
【００２２】なお、ステップＳＴ６の処理中に割り込み
が発生した場合には、ステップＳＴ７に分岐し、ステッ
プＳＴ５で書き換えられたＲＡＭ領域１２の割り込みベ
クタ領域１５に格納された割り込みベクタ番地に基づい
て、Ｅ／Ｗプログラム専用の割り込み処理を実行する。
ただし、その割り込みがリセット割り込みの場合には、
ブートＲＯＭ領域１３のリセット割り込みベクタ領域１
７に格納されたリセット割り込みベクタ番地に基づい
て、図３に示したブートプログラムの起動開始から処理
をやり直す。
が発生した場合には、ステップＳＴ７に分岐し、ステッ
プＳＴ５で書き換えられたＲＡＭ領域１２の割り込みベ
クタ領域１５に格納された割り込みベクタ番地に基づい
て、Ｅ／Ｗプログラム専用の割り込み処理を実行する。
ただし、その割り込みがリセット割り込みの場合には、
ブートＲＯＭ領域１３のリセット割り込みベクタ領域１
７に格納されたリセット割り込みベクタ番地に基づい
て、図３に示したブートプログラムの起動開始から処理
をやり直す。
【００２３】このように、この実施の形態１によれば、
ブートモードにおいては、リセット割り込みベクタをブ
ートＲＯＭ４内に、それ以外の割り込みベクタをＲＡＭ
２内にそれぞれ配置しているので、フラッシュＲＯＭ３
の消去・書き込み用のＥ／Ｗプログラムをブートプログ
ラムを用いてＲＡＭ２に転送して実行する場合、ブート
プログラム実行からＥ／Ｗプログラム実行に至るまでの
流れを簡潔なものにすることができ、Ｅ／Ｗプログラム
側からでも自由な割り込み処理を行うことが可能で、ブ
ートモード時の割り込み処理が効率的に行えるマイクロ
コンピュータが得られる効果がある。
ブートモードにおいては、リセット割り込みベクタをブ
ートＲＯＭ４内に、それ以外の割り込みベクタをＲＡＭ
２内にそれぞれ配置しているので、フラッシュＲＯＭ３
の消去・書き込み用のＥ／Ｗプログラムをブートプログ
ラムを用いてＲＡＭ２に転送して実行する場合、ブート
プログラム実行からＥ／Ｗプログラム実行に至るまでの
流れを簡潔なものにすることができ、Ｅ／Ｗプログラム
側からでも自由な割り込み処理を行うことが可能で、ブ
ートモード時の割り込み処理が効率的に行えるマイクロ
コンピュータが得られる効果がある。
【００２４】実施の形態２．図５はこの発明の実施の形
態２によるマイクロコンピュータにおける、ブートモー
ド時の割り込みベクタの配置例を示す説明図である。図
において、１１はフラッシュＲＯＭ領域、１２はＲＡＭ
領域、１３はブートＲＯＭ領域、１４はプログラム領
域、１６はブートプログラム領域であり、これらは図２
に同一符号を付して示した実施の形態１におけるそれら
と同様のものであるため、詳細な説明は省略する。ま
た、１８はＲＡＭ領域１２内のマスカブル割り込みベク
タが格納されるマスカブル割り込みベクタ格納領域であ
り、１９はブートＲＯＭ領域１３内のノンマスカブル割
り込みベクタが格納されるリセット割り込みノンマスカ
ブルベクタ領域である。
態２によるマイクロコンピュータにおける、ブートモー
ド時の割り込みベクタの配置例を示す説明図である。図
において、１１はフラッシュＲＯＭ領域、１２はＲＡＭ
領域、１３はブートＲＯＭ領域、１４はプログラム領
域、１６はブートプログラム領域であり、これらは図２
に同一符号を付して示した実施の形態１におけるそれら
と同様のものであるため、詳細な説明は省略する。ま
た、１８はＲＡＭ領域１２内のマスカブル割り込みベク
タが格納されるマスカブル割り込みベクタ格納領域であ
り、１９はブートＲＯＭ領域１３内のノンマスカブル割
り込みベクタが格納されるリセット割り込みノンマスカ
ブルベクタ領域である。
【００２５】なお、この実施の形態２は基本的に実施の
形態１と同じで、割り込みベクタの配置が異なるだけな
ので、図５にベクタ配置のみを示し、マイクロコンピュ
ータの構成と、ブートプログラムおよびＥ／Ｗプログラ
ムの処理手順についてはその図示を省略する。
形態１と同じで、割り込みベクタの配置が異なるだけな
ので、図５にベクタ配置のみを示し、マイクロコンピュ
ータの構成と、ブートプログラムおよびＥ／Ｗプログラ
ムの処理手順についてはその図示を省略する。
【００２６】次に動作について説明する。実施の形態１
の場合と同様に、まずブートモードに遷移して、ブート
プログラムを起動し、当該ブートプログラム自体をＲＡ
Ｍ２へ転送してＲＡＭ領域１２のプログラム領域１４に
格納する。次に、シリアルＩ／Ｏ５を介して外部から受
信したＥ／Ｗプログラムを、プログラム領域１４の上記
ブートプログラムとは重ならないエリアに格納する。そ
の後、ソフトウェア的にブートプログラムからＥ／Ｗプ
ログラムに移行してＥ／Ｗモードに遷移する。Ｅ／Ｗプ
ログラムでは、ＲＡＭ領域１２のマスカブル割り込みベ
クタ格納領域１８のマスカブル割り込みベクタを、ブー
トプログラム割り込みの飛び先番地からＥ／Ｗプログラ
ム割り込みの飛び先番地に書き換えてＥ／Ｗプログラム
用に変更することで、Ｅ／Ｗプログラムから自由な割り
込み処理を可能とする。
の場合と同様に、まずブートモードに遷移して、ブート
プログラムを起動し、当該ブートプログラム自体をＲＡ
Ｍ２へ転送してＲＡＭ領域１２のプログラム領域１４に
格納する。次に、シリアルＩ／Ｏ５を介して外部から受
信したＥ／Ｗプログラムを、プログラム領域１４の上記
ブートプログラムとは重ならないエリアに格納する。そ
の後、ソフトウェア的にブートプログラムからＥ／Ｗプ
ログラムに移行してＥ／Ｗモードに遷移する。Ｅ／Ｗプ
ログラムでは、ＲＡＭ領域１２のマスカブル割り込みベ
クタ格納領域１８のマスカブル割り込みベクタを、ブー
トプログラム割り込みの飛び先番地からＥ／Ｗプログラ
ム割り込みの飛び先番地に書き換えてＥ／Ｗプログラム
用に変更することで、Ｅ／Ｗプログラムから自由な割り
込み処理を可能とする。
【００２７】なお、実施の形態１の場合と同様に、この
一連の処理の流れ中に発生した割り込みがノンマスカブ
ル割り込みであれば、ブートＲＯＭ領域１３のリセット
割り込みノンマスカブルベクタ領域１９に格納されてい
る番地に基づいて、ブートプログラムの起動開始から処
理をやり直す。なお、それ以外のマスカブル割り込みに
ついては、ＲＡＭ領域１２のマスカブル割り込みベクタ
格納領域１８に格納されている番地に分岐して、それぞ
れの割り込み処理を実行する。
一連の処理の流れ中に発生した割り込みがノンマスカブ
ル割り込みであれば、ブートＲＯＭ領域１３のリセット
割り込みノンマスカブルベクタ領域１９に格納されてい
る番地に基づいて、ブートプログラムの起動開始から処
理をやり直す。なお、それ以外のマスカブル割り込みに
ついては、ＲＡＭ領域１２のマスカブル割り込みベクタ
格納領域１８に格納されている番地に分岐して、それぞ
れの割り込み処理を実行する。
【００２８】このように、この実施の形態２によれば、
ブートプログラムをブートＲＯＭ４よりＲＡＭ２に転送
してＲＡＭ２上で実行し、Ｅ／ＷプログラムをＲＡＭ２
に転送するマイクロコンピュータにて、リセットのよう
な直接的な割り込み以外の、システム的な要因で発生し
たエラー割り込み時においても、ブート作業を一からや
り直すことが可能となる効果がある。
ブートプログラムをブートＲＯＭ４よりＲＡＭ２に転送
してＲＡＭ２上で実行し、Ｅ／ＷプログラムをＲＡＭ２
に転送するマイクロコンピュータにて、リセットのよう
な直接的な割り込み以外の、システム的な要因で発生し
たエラー割り込み時においても、ブート作業を一からや
り直すことが可能となる効果がある。
【００２９】実施の形態３．図６はこの発明の実施の形
態３によるマイクロコンピュータの構成を示すブロック
図である。図において、１はＣＰＵ、２はＲＡＭで、３
はフラッシュＲＯＭ、４はブートＲＯＭ、５はシリアル
Ｉ／Ｏ、６はＩ／Ｏポート、７はリセットポート、８は
内部バスであり、これらは図１に同一符号を付して示し
た各部に相当する部分であるため、詳細な説明は省略す
る。また、９はブートプログラムからＥ／Ｗプログラム
への移行時に、Ｅ／Ｗプログラムによってセットされる
モード切り替えレジスタであり、１０はこのモード切り
替えレジスタ９がセットされたときにアサートされる割
り込みベクタアドレス制御信号である。
態３によるマイクロコンピュータの構成を示すブロック
図である。図において、１はＣＰＵ、２はＲＡＭで、３
はフラッシュＲＯＭ、４はブートＲＯＭ、５はシリアル
Ｉ／Ｏ、６はＩ／Ｏポート、７はリセットポート、８は
内部バスであり、これらは図１に同一符号を付して示し
た各部に相当する部分であるため、詳細な説明は省略す
る。また、９はブートプログラムからＥ／Ｗプログラム
への移行時に、Ｅ／Ｗプログラムによってセットされる
モード切り替えレジスタであり、１０はこのモード切り
替えレジスタ９がセットされたときにアサートされる割
り込みベクタアドレス制御信号である。
【００３０】なお、この実施の形態３においても実施の
形態１の場合と同様に、ブートＲＯＭ４には既にブート
プログラムが格納されており、外部からＩ／Ｏポート６
に転送されてくるＥ／Ｗプログラムを、シリアルＩ／Ｏ
５で受信してＲＡＭ２へ格納するプログラムが組まれて
いる。また、ブートモード時の割り込みベクタの配列
も、図２に示した実施の形態１の場合と同様である。
形態１の場合と同様に、ブートＲＯＭ４には既にブート
プログラムが格納されており、外部からＩ／Ｏポート６
に転送されてくるＥ／Ｗプログラムを、シリアルＩ／Ｏ
５で受信してＲＡＭ２へ格納するプログラムが組まれて
いる。また、ブートモード時の割り込みベクタの配列
も、図２に示した実施の形態１の場合と同様である。
【００３１】次に動作について説明する。この場合も実
施の形態１の場合と同様に、まずブートモードに遷移
し、リセット解除後に、ＣＰＵ１がブートＲＯＭ領域１
３内のリセット割り込みベクタ領域１７に書かれている
番地に対して命令フェッチを行い、ブートプログラムの
実行を開始する。ここで、実施の形態１の場合とは異な
り、最初はブートＲＯＭ領域１３内に全ての割り込みベ
クタが配置されているため、ブートプログラムをＲＡＭ
２に転送する必要がない。したがって、そのままブート
ＲＯＭ領域１３でブートプログラムを実行させる。図７
はそのブートプログラムによる処理の手順を示すフロー
チャートである。
施の形態１の場合と同様に、まずブートモードに遷移
し、リセット解除後に、ＣＰＵ１がブートＲＯＭ領域１
３内のリセット割り込みベクタ領域１７に書かれている
番地に対して命令フェッチを行い、ブートプログラムの
実行を開始する。ここで、実施の形態１の場合とは異な
り、最初はブートＲＯＭ領域１３内に全ての割り込みベ
クタが配置されているため、ブートプログラムをＲＡＭ
２に転送する必要がない。したがって、そのままブート
ＲＯＭ領域１３でブートプログラムを実行させる。図７
はそのブートプログラムによる処理の手順を示すフロー
チャートである。
【００３２】ブートプログラムが開始されると、ステッ
プＳＴ１１において、まずシリアルＩ／Ｏ５を起動して
外部からＥ／Ｗプログラムを受信する。このシリアルＩ
／Ｏ５で転送するＥ／ＷプログラムもＲＡＭ２上に転送
することが可能であり、受信されたＥ／Ｗプログラムの
データは、そのまま内部バス８を介してＲＡＭ２へ転送
され、ＲＡＭ領域１２のプログラム領域１４に格納され
る。最終的にＥ／Ｗプログラムの転送が終了した時点で
処理をステップＳＴ１２に進め、Ｅ／Ｗプログラムの開
始番地にジャンプして、ブートプログラムからＥ／Ｗプ
ログラムにソフトウェア的に移行し、Ｅ／Ｗモードに遷
移する。なお、ステップＳＴ１１の処理中に割り込みが
発生した場合には、ステップＳＴ１３に分岐して、ブー
トプログラム専用の割り込み処理を実行する。このブー
トモード時においては、ブートＲＯＭ領域１３に配置さ
れた割り込みベクタが有効となる。
プＳＴ１１において、まずシリアルＩ／Ｏ５を起動して
外部からＥ／Ｗプログラムを受信する。このシリアルＩ
／Ｏ５で転送するＥ／ＷプログラムもＲＡＭ２上に転送
することが可能であり、受信されたＥ／Ｗプログラムの
データは、そのまま内部バス８を介してＲＡＭ２へ転送
され、ＲＡＭ領域１２のプログラム領域１４に格納され
る。最終的にＥ／Ｗプログラムの転送が終了した時点で
処理をステップＳＴ１２に進め、Ｅ／Ｗプログラムの開
始番地にジャンプして、ブートプログラムからＥ／Ｗプ
ログラムにソフトウェア的に移行し、Ｅ／Ｗモードに遷
移する。なお、ステップＳＴ１１の処理中に割り込みが
発生した場合には、ステップＳＴ１３に分岐して、ブー
トプログラム専用の割り込み処理を実行する。このブー
トモード時においては、ブートＲＯＭ領域１３に配置さ
れた割り込みベクタが有効となる。
【００３３】また、図８は上記Ｅ／Ｗプログラムによる
処理の手順を示すフローチャートである。処理がブート
モードからＥ／Ｗモードに遷移すると、Ｅ／Ｗプログラ
ムはまず初めに、ステップＳＴ１４においてモード切り
替えレジスタ９の値を書き換えてそれをセットする。モ
ード切り替えレジスタ９がセットされると、割り込みベ
クタアドレス制御信号１０がアサートされて、リセット
割り込みベクタを除く全ての割り込みベクタがＲＡＭ２
に再配置される。すなわち、リセット割り込み以外の割
り込みベクタはＲＡＭ領域１２内に再配置され、リセッ
ト割り込みベクタはブートＲＯＭ領域１３内に配置され
ることとなる。こうすることで、Ｅ／Ｗプログラムから
の自由な割り込み処理が可能となる。なお、このモード
切り替えレジスタ９はリセットポート７にリセットがか
かると初期化される構成で、もしＥ／Ｗプログラム動作
中にリセット割り込みがかかると再びブートモードに遷
移する。その後、ステップＳＴ１５において、シリアル
Ｉ／Ｏ５を起動して外部からのデータを受信し、そのデ
ータに基づいてフラッシュＲＯＭ３に対して書き込みを
行い、あるいはデータの消去を行う。
処理の手順を示すフローチャートである。処理がブート
モードからＥ／Ｗモードに遷移すると、Ｅ／Ｗプログラ
ムはまず初めに、ステップＳＴ１４においてモード切り
替えレジスタ９の値を書き換えてそれをセットする。モ
ード切り替えレジスタ９がセットされると、割り込みベ
クタアドレス制御信号１０がアサートされて、リセット
割り込みベクタを除く全ての割り込みベクタがＲＡＭ２
に再配置される。すなわち、リセット割り込み以外の割
り込みベクタはＲＡＭ領域１２内に再配置され、リセッ
ト割り込みベクタはブートＲＯＭ領域１３内に配置され
ることとなる。こうすることで、Ｅ／Ｗプログラムから
の自由な割り込み処理が可能となる。なお、このモード
切り替えレジスタ９はリセットポート７にリセットがか
かると初期化される構成で、もしＥ／Ｗプログラム動作
中にリセット割り込みがかかると再びブートモードに遷
移する。その後、ステップＳＴ１５において、シリアル
Ｉ／Ｏ５を起動して外部からのデータを受信し、そのデ
ータに基づいてフラッシュＲＯＭ３に対して書き込みを
行い、あるいはデータの消去を行う。
【００３４】なお、ステップＳＴ１５の処理中に割り込
みが発生した場合には、ステップＳＴ１６に分岐して、
Ｅ／Ｗプログラム専用の割り込み処理を実行する。ただ
し、その割り込みがリセット割り込みの場合には、図７
に示したブートプログラムの起動開始から処理をやり直
す。なお、このＥ／Ｗモード時においては、リセット割
り込みの場合にはブートＲＯＭ領域１３に配置されたリ
セット割り込みベクタが有効となり、それ以外の割り込
みの場合にはＲＡＭ領域１２に再配置された割り込みベ
クタが有効となる。
みが発生した場合には、ステップＳＴ１６に分岐して、
Ｅ／Ｗプログラム専用の割り込み処理を実行する。ただ
し、その割り込みがリセット割り込みの場合には、図７
に示したブートプログラムの起動開始から処理をやり直
す。なお、このＥ／Ｗモード時においては、リセット割
り込みの場合にはブートＲＯＭ領域１３に配置されたリ
セット割り込みベクタが有効となり、それ以外の割り込
みの場合にはＲＡＭ領域１２に再配置された割り込みベ
クタが有効となる。
【００３５】このように、この実施の形態３によれば、
Ｅ／ＷプログラムをＲＡＭ２へ転送中は全ての割り込み
ベクタをブートＲＯＭ４内に配置しておき、当該転送が
完了するとモードを切り替えて、リセット割り込みベク
タを除く全ての割り込みベクタをＲＡＭ２へ再配置する
ようにしているので、フラッシュＲＯＭ３の消去・書き
込み用のＥ／Ｗプログラムをブートプログラムを用いて
ＲＡＭ２に転送して実行する場合に、ブートプログラム
実行からＥ／Ｗプログラム実行に至るまでの流れを簡潔
なものにすることができ、Ｅ／Ｗプログラム側からでも
自由な割り込み処理を行うことが可能で、ブートモード
時の割り込み処理が効率的に行えるマイクロコンピュー
タが得られる効果がある。
Ｅ／ＷプログラムをＲＡＭ２へ転送中は全ての割り込み
ベクタをブートＲＯＭ４内に配置しておき、当該転送が
完了するとモードを切り替えて、リセット割り込みベク
タを除く全ての割り込みベクタをＲＡＭ２へ再配置する
ようにしているので、フラッシュＲＯＭ３の消去・書き
込み用のＥ／Ｗプログラムをブートプログラムを用いて
ＲＡＭ２に転送して実行する場合に、ブートプログラム
実行からＥ／Ｗプログラム実行に至るまでの流れを簡潔
なものにすることができ、Ｅ／Ｗプログラム側からでも
自由な割り込み処理を行うことが可能で、ブートモード
時の割り込み処理が効率的に行えるマイクロコンピュー
タが得られる効果がある。
【００３６】実施の形態４．上記実施の形態３で示した
マイクロコンピュータにおいて、Ｅ／ＷプログラムのＲ
ＡＭ２への転送が完了した時点で、リセット割り込みベ
クタを除く全ての割り込みベクタをＲＡＭ２に再配置す
る代わりに、ノンマスカブル割り込みベクタ以外のマス
カブル割り込みベクタをＲＡＭ２に再配置するようにし
てもよい。この発明の実施の形態４はそのようなマイク
ロコンピュータに関するもので、基本的には実施の形態
３と同一であり、割り込みベクタの配置が異なるだけで
ある。したがって、マイクロコンピュータの構成と、ブ
ートプログラムおよびＥ／Ｗプログラムの処理手順につ
いてはその図示を省略する。なお、ブートモード時の割
り込みベクタの配列も、図５に示した実施の形態２の場
合と同様である。
マイクロコンピュータにおいて、Ｅ／ＷプログラムのＲ
ＡＭ２への転送が完了した時点で、リセット割り込みベ
クタを除く全ての割り込みベクタをＲＡＭ２に再配置す
る代わりに、ノンマスカブル割り込みベクタ以外のマス
カブル割り込みベクタをＲＡＭ２に再配置するようにし
てもよい。この発明の実施の形態４はそのようなマイク
ロコンピュータに関するもので、基本的には実施の形態
３と同一であり、割り込みベクタの配置が異なるだけで
ある。したがって、マイクロコンピュータの構成と、ブ
ートプログラムおよびＥ／Ｗプログラムの処理手順につ
いてはその図示を省略する。なお、ブートモード時の割
り込みベクタの配列も、図５に示した実施の形態２の場
合と同様である。
【００３７】次に動作について説明する。実施の形態３
の場合と同様に、まずブートモードに遷移して、ブート
プログラムを起動し、当該ブートプログラムをブートＲ
ＯＭ４上で実行することによって、外部から受信したＥ
／ＷプログラムをＲＡＭ領域１２に格納する。その後、
ソフトウェア的にブートプログラムからＥ／Ｗプログラ
ムに移行してＥ／Ｗモードに遷移する。Ｅ／Ｗプログラ
ムでは、モード切り替えレジスタ９をセットして割り込
みベクタアドレス制御信号をアサートし、ブートＲＯＭ
領域１３に配置されている、ノンマスカブル割り込みベ
クタ以外のマスカブル割り込みベクタを、ＲＡＭ領域１
２に再配置することで、Ｅ／Ｗプログラムから自由な割
り込み処理を可能とする。
の場合と同様に、まずブートモードに遷移して、ブート
プログラムを起動し、当該ブートプログラムをブートＲ
ＯＭ４上で実行することによって、外部から受信したＥ
／ＷプログラムをＲＡＭ領域１２に格納する。その後、
ソフトウェア的にブートプログラムからＥ／Ｗプログラ
ムに移行してＥ／Ｗモードに遷移する。Ｅ／Ｗプログラ
ムでは、モード切り替えレジスタ９をセットして割り込
みベクタアドレス制御信号をアサートし、ブートＲＯＭ
領域１３に配置されている、ノンマスカブル割り込みベ
クタ以外のマスカブル割り込みベクタを、ＲＡＭ領域１
２に再配置することで、Ｅ／Ｗプログラムから自由な割
り込み処理を可能とする。
【００３８】なお、実施の形態３の場合と同様に、この
一連の処理の流れ中に発生した割り込みがノンマスカブ
ル割り込みであれば、ブートＲＯＭ領域１３に配置され
ているノンマスカブル割り込みベクタ番地に基づいて、
ブートプログラムの起動開始から処理をやり直す。な
お、それ以外のマスカブル割り込みについては、ブート
モードであれば、ブートＲＯＭ領域１３に配置されてい
るマスカブル割り込みベクタ番地に分岐して、またＥ／
Ｗモードであれば、ＲＡＭ領域１２に再配置されている
マスカブル割り込みベクタ番地に分岐して、それぞれの
割り込み処理を実行する。
一連の処理の流れ中に発生した割り込みがノンマスカブ
ル割り込みであれば、ブートＲＯＭ領域１３に配置され
ているノンマスカブル割り込みベクタ番地に基づいて、
ブートプログラムの起動開始から処理をやり直す。な
お、それ以外のマスカブル割り込みについては、ブート
モードであれば、ブートＲＯＭ領域１３に配置されてい
るマスカブル割り込みベクタ番地に分岐して、またＥ／
Ｗモードであれば、ＲＡＭ領域１２に再配置されている
マスカブル割り込みベクタ番地に分岐して、それぞれの
割り込み処理を実行する。
【００３９】このように、この実施の形態４によれば、
ブートプログラムをそのままブートＲＯＭ４上で実行し
て、Ｅ／ＷプログラムをＲＡＭ２に転送するマイクロコ
ンピュータにて、リセットのような直接的な割り込み以
外の、システム的な要因で発生したエラー割り込み時に
おいても、ブート作業を一からやり直すことが可能とな
る効果がある。
ブートプログラムをそのままブートＲＯＭ４上で実行し
て、Ｅ／ＷプログラムをＲＡＭ２に転送するマイクロコ
ンピュータにて、リセットのような直接的な割り込み以
外の、システム的な要因で発生したエラー割り込み時に
おいても、ブート作業を一からやり直すことが可能とな
る効果がある。
【００４０】
【発明の効果】以上のように、この発明によれば、Ｅ／
ＷプログラムをＲＡＭに転送するためのブートＲＯＭに
格納されているブートプログラムをＲＡＭに転送し、Ｒ
ＡＭ上でそのブートプログラムを実行する際、割り込み
ベクタをＲＡＭに転送するようにしたので、ブートプロ
グラムの実行からＥ／Ｗプログラムの実行に至るまでの
流れが簡潔なものとなり、ＲＡＭ上のＥ／Ｗプログラム
側からでも自由な割り込み処理を行うことが可能なマイ
クロコンピュータが得られる効果がある。
ＷプログラムをＲＡＭに転送するためのブートＲＯＭに
格納されているブートプログラムをＲＡＭに転送し、Ｒ
ＡＭ上でそのブートプログラムを実行する際、割り込み
ベクタをＲＡＭに転送するようにしたので、ブートプロ
グラムの実行からＥ／Ｗプログラムの実行に至るまでの
流れが簡潔なものとなり、ＲＡＭ上のＥ／Ｗプログラム
側からでも自由な割り込み処理を行うことが可能なマイ
クロコンピュータが得られる効果がある。
【００４１】また、この発明によれば、ブートモードに
おいて、ブートＲＯＭ内にリセット割り込みベクタを配
置し、ＲＡＭ内にそれ以外の割り込みベクタを配置する
ようにしたので、ブートプログラムの実行からＥ／Ｗプ
ログラムの実行に至るまでの流れが簡潔なものとなっ
て、ＲＡＭ上のＥ／Ｗプログラム側からも自由な割り込
み処理を行うことができる効果がある。
おいて、ブートＲＯＭ内にリセット割り込みベクタを配
置し、ＲＡＭ内にそれ以外の割り込みベクタを配置する
ようにしたので、ブートプログラムの実行からＥ／Ｗプ
ログラムの実行に至るまでの流れが簡潔なものとなっ
て、ＲＡＭ上のＥ／Ｗプログラム側からも自由な割り込
み処理を行うことができる効果がある。
【００４２】また、この発明によれば、ブートモードに
おいて、ブートＲＯＭ内にノンマスカブル割り込みベク
タを配置し、ＲＡＭ内にマスカブル割り込みベクタを配
置するようにしたので、ブートプログラムをＲＡＭに転
送してそのＲＡＭ上で実行し、Ｅ／ＷプログラムをＲＡ
Ｍに転送するマイクロコンピュータにおいて、リセット
等の直接的な割り込み以外の、システム的な要因で発生
したエラー割り込み時であっても、ブート作業を一から
やり直すことが可能になる効果がある。
おいて、ブートＲＯＭ内にノンマスカブル割り込みベク
タを配置し、ＲＡＭ内にマスカブル割り込みベクタを配
置するようにしたので、ブートプログラムをＲＡＭに転
送してそのＲＡＭ上で実行し、Ｅ／ＷプログラムをＲＡ
Ｍに転送するマイクロコンピュータにおいて、リセット
等の直接的な割り込み以外の、システム的な要因で発生
したエラー割り込み時であっても、ブート作業を一から
やり直すことが可能になる効果がある。
【００４３】また、この発明によれば、Ｅ／Ｗプログラ
ムをＲＡＭに転送するためのブートプログラムをブート
ＲＯＭ上で実行し、Ｅ／Ｗプログラムの転送完了時点で
モードの切り替えを行って、割り込みベクタをＲＡＭに
転送するようにしたので、ブートプログラムの実行から
Ｅ／Ｗプログラムの実行に至るまでの流れが簡潔なもの
となり、ＲＡＭ上のＥ／Ｗプログラム側からでも自由な
割り込み処理を行うことが可能なマイクロコンピュータ
が得られる効果がある。
ムをＲＡＭに転送するためのブートプログラムをブート
ＲＯＭ上で実行し、Ｅ／Ｗプログラムの転送完了時点で
モードの切り替えを行って、割り込みベクタをＲＡＭに
転送するようにしたので、ブートプログラムの実行から
Ｅ／Ｗプログラムの実行に至るまでの流れが簡潔なもの
となり、ＲＡＭ上のＥ／Ｗプログラム側からでも自由な
割り込み処理を行うことが可能なマイクロコンピュータ
が得られる効果がある。
【００４４】また、この発明によれば、ＲＡＭへのＥ／
Ｗプログラムの転送中は、ブートＲＯＭ内に全ての割り
込みベクタを配置しておき、当該転送の完了時にモード
を切り替えて、リセット割り込みベクタ以外の割り込み
ベクタをＲＡＭへ再配置するようにしたので、ブートプ
ログラムの実行からＥ／Ｗプログラムの実行に至るまで
の流れが簡潔なものとなって、ＲＡＭ上のＥ／Ｗプログ
ラム側からも自由な割り込み処理を行うことができる効
果がある。
Ｗプログラムの転送中は、ブートＲＯＭ内に全ての割り
込みベクタを配置しておき、当該転送の完了時にモード
を切り替えて、リセット割り込みベクタ以外の割り込み
ベクタをＲＡＭへ再配置するようにしたので、ブートプ
ログラムの実行からＥ／Ｗプログラムの実行に至るまで
の流れが簡潔なものとなって、ＲＡＭ上のＥ／Ｗプログ
ラム側からも自由な割り込み処理を行うことができる効
果がある。
【００４５】また、この発明によれば、ＲＡＭへのＥ／
Ｗプログラムの転送中は、ブートＲＯＭ内に全ての割り
込みベクタを配置しておき、当該転送の完了時にモード
を切り替えて、ＲＡＭへマスカブル割り込みベクタを再
配置するようにしたので、ブートＲＯＭ上でブートプロ
グラムを実行して、Ｅ／ＷプログラムをＲＡＭに転送す
るマイクロコンピュータにおいて、リセット等の直接的
な割り込み以外の、システム的な要因で発生したエラー
割り込み時であっても、ブート作業を一からやり直すこ
とが可能になる効果がある。
Ｗプログラムの転送中は、ブートＲＯＭ内に全ての割り
込みベクタを配置しておき、当該転送の完了時にモード
を切り替えて、ＲＡＭへマスカブル割り込みベクタを再
配置するようにしたので、ブートＲＯＭ上でブートプロ
グラムを実行して、Ｅ／ＷプログラムをＲＡＭに転送す
るマイクロコンピュータにおいて、リセット等の直接的
な割り込み以外の、システム的な要因で発生したエラー
割り込み時であっても、ブート作業を一からやり直すこ
とが可能になる効果がある。
【図１】 この発明の実施の形態１によるマイクロコン
ピュータの構成を示すブロック図である。
ピュータの構成を示すブロック図である。
【図２】 この発明の実施の形態１および実施の形態３
におけるブートモード時の割り込みベクタの配置例を示
す説明図である。
におけるブートモード時の割り込みベクタの配置例を示
す説明図である。
【図３】 この発明の実施の形態１におけるブートプロ
グラムの処理の手順を示すフローチャートである。
グラムの処理の手順を示すフローチャートである。
【図４】 この発明の実施の形態１におけるＥ／Ｗプロ
グラムの処理の手順を示すフローチャートである。
グラムの処理の手順を示すフローチャートである。
【図５】 この発明の実施の形態２および実施の形態４
におけるブートモード時の割り込みベクタの配置例を示
す説明図である。
におけるブートモード時の割り込みベクタの配置例を示
す説明図である。
【図６】 この発明の実施の形態３によるマイクロコン
ピュータの構成を示すブロック図である。
ピュータの構成を示すブロック図である。
【図７】 この発明の実施の形態３におけるブートプロ
グラムの処理の手順を示すフローチャートである。
グラムの処理の手順を示すフローチャートである。
【図８】 この発明の実施の形態３におけるＥ／Ｗプロ
グラムの処理の手順を示すフローチャートである。
グラムの処理の手順を示すフローチャートである。
１ ＣＰＵ、２ ＲＡＭ、３ フラッシュＲＯＭ、４
ブートＲＯＭ。
ブートＲＯＭ。
Claims (6)
- 【請求項１】 ワンチップでデータの書き換えが可能な
フラッシュＲＯＭ、および前記フラッシュＲＯＭのデー
タの書き換えをＣＰＵで行うための消去・書き込みプロ
グラムを、外部からＲＡＭに転送することを目的とする
ブートプログラムを格納しておくためのブートＲＯＭを
内蔵するマイクロコンピュータにおいて、 前記ＣＰＵが前記ブートプログラムを読み出して実行す
るブートモードでは、前記ブートプログラムを前記ブー
トＲＯＭより前記ＲＡＭに転送して当該ＲＡＭ上で実行
し、 前記ＲＡＭ上でのブートプログラムの実行に際して、前
記ＲＡＭに割り込みベクタを転送することを特徴とする
マイクロコンピュータ。 - 【請求項２】 ＣＰＵがブートプログラムを読み出して
実行するブートモードでは、 ブートＲＯＭ内にリセット割り込みベクタを配置し、 ＲＡＭ内には前記リセット割り込みベクタを除く全ての
割り込みベクタを配置したことを特徴とする請求項１記
載のマイクロコンピュータ。 - 【請求項３】 ＣＰＵがブートプログラムを読み出して
実行するブートモードでは、 ブートＲＯＭ内にノンマスカブル割り込みベクタを配置
し、 ＲＡＭ内には前記ノンマスカブル割り込みベクタ以外の
マスカブル割り込みベクタを配置したことを特徴とする
請求項１記載のマイクロコンピュータ。 - 【請求項４】 ワンチップでデータの書き換えが可能な
フラッシュＲＯＭ、および前記フラッシュＲＯＭのデー
タの書き換えをＣＰＵで行うための消去・書き込みプロ
グラムを、外部からＲＡＭに転送することを目的とする
ブートプログラムを格納しておくためのブートＲＯＭを
内蔵するマイクロコンピュータにおいて、 前記ＣＰＵが前記ブートプログラムを読み出して実行す
るブートモードでは、前記ブートプログラムを当該ブー
トＲＯＭ上で実行して、前記消去・書き込みプログラム
を前記ＲＡＭに転送し、 前記消去・書き込みプログラムの前記ＲＡＭへの転送が
完了した時点で、モードを前記ブートモードから、前記
ＲＡＭから消去・書き込みプログラムを読み出して実行
する消去・書き込みモードに切り替えて、前記ＲＡＭに
割り込みベクタの転送を行うことを特徴とするマイクロ
コンピュータ。 - 【請求項５】 ブートプログラムを使用して消去・書き
込みプログラムをＲＡＭに転送している間は、全ての割
り込みベクタを前記ブートプログラムが格納されている
ブートＲＯＭ内に配置しておき、 前記消去・書き込みプログラムの前記ＲＡＭへの転送完
了時点でモードを切り替えて、リセット割り込みベクタ
を除く全ての割り込みベクタを前記ＲＡＭへ再配置する
ことを特徴とする請求項４記載のマイクロコンピュー
タ。 - 【請求項６】 ブートプログラムを使用して消去・書き
込みプログラムをＲＡＭに転送している間は、全ての割
り込みベクタを前記ブートプログラムが格納されている
ブートＲＯＭ内に配置しておき、 前記消去・書き込みプログラムの前記ＲＡＭへの転送完
了時点でモードを切り替えて、ノンマスカブル割り込み
ベクタ以外のマスカブル割り込みベクタを前記ＲＡＭへ
再配置することを特徴とする請求項４記載のマイクロコ
ンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021305A JPH11219299A (ja) | 1998-02-02 | 1998-02-02 | マイクロコンピュータ |
| US09/119,577 US6154837A (en) | 1998-02-02 | 1998-07-21 | Microcomputer enabling an erase/write program of a flash memory to interrupt by transferring interrupt vectors from a boot ROM to a RAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021305A JPH11219299A (ja) | 1998-02-02 | 1998-02-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219299A true JPH11219299A (ja) | 1999-08-10 |
Family
ID=12051451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10021305A Pending JPH11219299A (ja) | 1998-02-02 | 1998-02-02 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6154837A (ja) |
| JP (1) | JPH11219299A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017934A1 (de) * | 2000-04-11 | 2001-08-09 | Fujitsu Siemens Computers Gmbh | Schaltungsanordnung mit einem Prozessor und einem System-Bus-Interface |
| KR20020021001A (ko) * | 2000-09-12 | 2002-03-18 | 가나이 쓰토무 | 데이터 처리시스템 및 데이터 처리방법 |
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492833B1 (en) | 1998-04-30 | 2002-12-10 | Altera Corporation | Configurable memory design for masked programmable logic |
| US6301656B1 (en) * | 1999-01-11 | 2001-10-09 | Alcatel Usa Sourcing, L.P. | Method and apparatus for initial programming of flash based firmware |
| JP3727485B2 (ja) * | 1999-04-02 | 2005-12-14 | シャープ株式会社 | 不揮発性メモリ内蔵マイクロコンピュータ |
| JP2000322282A (ja) * | 1999-05-13 | 2000-11-24 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6473853B1 (en) * | 1999-06-21 | 2002-10-29 | Intel Corporation | Method and apparatus for initializing a computer system that includes disabling the masking of a maskable address line |
| US6889279B2 (en) * | 2000-12-11 | 2005-05-03 | Cadence Design Systems, Inc. | Pre-stored vector interrupt handling system and method |
| JP4162863B2 (ja) * | 2001-03-30 | 2008-10-08 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
| US6633964B2 (en) | 2001-03-30 | 2003-10-14 | Intel Corporation | Method and system using a virtual lock for boot block flash |
| US6772307B1 (en) | 2001-06-11 | 2004-08-03 | Intel Corporation | Firmware memory having multiple protected blocks |
| US7073094B1 (en) * | 2002-05-09 | 2006-07-04 | Winbond Electronics Corporation | Method and systems for programming and testing an embedded system |
| US6795872B2 (en) | 2002-05-09 | 2004-09-21 | Renesas Technology America, Inc. | Maintaining at least partial functionality of a device as defined by a hardware configuration at a USB bus enumeration while the device memory is programmed |
| US7340566B2 (en) * | 2002-10-21 | 2008-03-04 | Microsoft Corporation | System and method for initializing a memory device from block oriented NAND flash |
| JP2004213102A (ja) * | 2002-12-26 | 2004-07-29 | Fujitsu Ltd | マイクロコンピュータ |
| US7457943B2 (en) * | 2003-06-12 | 2008-11-25 | Fuji Xerox Co., Ltd. | Controller, image processing apparatus, and method of controlling execution of program |
| US7707472B1 (en) | 2004-05-17 | 2010-04-27 | Altera Corporation | Method and apparatus for routing efficient built-in self test for on-chip circuit blocks |
| US7296143B2 (en) * | 2004-06-22 | 2007-11-13 | Lenovo (Singapore) Pte. Ltd. | Method and system for loading processor boot code from serial flash memory |
| US7305544B2 (en) * | 2004-12-10 | 2007-12-04 | Intel Corporation | Interleaved boot block to support multiple processor architectures and method of use |
| JP2008134736A (ja) * | 2006-11-27 | 2008-06-12 | Fujifilm Corp | 電子機器 |
| US9558012B2 (en) * | 2013-02-21 | 2017-01-31 | Applied Micro Circuits Corporation | System boot with external media |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
| JP3292864B2 (ja) * | 1995-02-07 | 2002-06-17 | 株式会社日立製作所 | データ処理装置 |
-
1998
- 1998-02-02 JP JP10021305A patent/JPH11219299A/ja active Pending
- 1998-07-21 US US09/119,577 patent/US6154837A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017934A1 (de) * | 2000-04-11 | 2001-08-09 | Fujitsu Siemens Computers Gmbh | Schaltungsanordnung mit einem Prozessor und einem System-Bus-Interface |
| KR20020021001A (ko) * | 2000-09-12 | 2002-03-18 | 가나이 쓰토무 | 데이터 처리시스템 및 데이터 처리방법 |
| US6941505B2 (en) * | 2000-09-12 | 2005-09-06 | Hitachi, Ltd. | Data processing system and data processing method |
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
Also Published As
| Publication number | Publication date |
|---|---|
| US6154837A (en) | 2000-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11219299A (ja) | マイクロコンピュータ | |
| US5974528A (en) | Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory | |
| US7886141B2 (en) | Method and systems for advanced reprogrammable boot codes and in-application programming of embedded microprocessor systems | |
| JP3623840B2 (ja) | データ処理装置及びマイクロプロセッサ | |
| JP3186905B2 (ja) | コンピュータブート用両エンディアンファームウェアシステム | |
| KR100272937B1 (ko) | 마이크로프로세서및멀티프로세서시스템 | |
| KR100604877B1 (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| KR100465610B1 (ko) | 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법 | |
| JP4958201B2 (ja) | マイクロコンピュータ | |
| JP2004348327A (ja) | デジタル信号処理装置及びデジタル信号処理方法 | |
| JP2001195261A (ja) | 外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ | |
| JP3097602B2 (ja) | データ処理装置 | |
| JP2002541582A (ja) | エミュレータシステム内のユーザメモリを更新する方法およびシステム | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JPH08101794A (ja) | ファームウェアのプログラム書き換え方式 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JP2731618B2 (ja) | エミュレータ | |
| JP2003162411A (ja) | データプロセッサ | |
| JP2004334593A (ja) | メモリブリッジ装置 | |
| JP5519191B2 (ja) | 半導体集積回路およびテレビ | |
| JP3997505B2 (ja) | プログラマブルコントローラのシステムプログラム書き換え方法 | |
| JP2000105701A (ja) | データ処理装置 | |
| JPH0561659B2 (ja) | ||
| KR100631396B1 (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |